Capacitación

Electrónica Digital

Orientado a profesores
de enseñanza Técnico Profesional
en el módulo de Electrónica Digital.

Claudio Morales Díaz

morales.claudioivan@gmail.com

Duración: 20 horas
 Objetivos generales

• Profundizar en conceptos teóricos y prácticos relativos al estudio de los circuitos digitales

combinacionales y secuenciales: características eléctricas de las compuertas, configuraciones
básicas y aplicaciones, herramientas para diseño, simulación y análisis de circuitos digitales.
• Potenciar el uso del computador como herramienta de apoyo al estudio de la electrónica digital,
tanto en ambiente de simulación como en la adquisición y análisis de datos experimentales.
• Experimentar estrategias didácticas adecuadas al estudio de la electrónica digital discreta.

Metodología

Mediante el análisis de documentación técnica y mediciones de laboratorio se profundiza en

conceptos y consideraciones prácticas relativas al trabajo en electrónica digital discreta.
Seguidamente se presentan distintas herramientas de software y dispositivos de fácil
construcción que permiten utilizar el computador como herramienta de apoyo al estudio de la
electrónica digital. Estas herramientas son utilizadas para experimentar con diversas estrategias
didácticas que facilitan el estudio de los circuitos digitales combinacionales y secuenciales, al
tiempo que se profundiza en conceptos teóricos y prácticos por medio del diseño y análisis de
soluciones digitales sencillas para uso en comunicaciones, automatización y control. Finalmente
se identifican potencialidades y limitaciones de las distintas estrategias didácticas aplicables al
estudio de la electrónica digital.
 Planificación
Objetivos
Clase 1 (4 horas) - Profundizar en
Consideraciones conceptos y aplicaciones
de las distintas ramas de
en el trabajo con
la electrónica digital.
circuitos
digitales - Desarrollar criterios
técnicos para trabajar con
circuitos digitales a partir
del estudio de las
características eléctricas
de las compuertas
lógicas.
Clase 2 (4 horas) - Potenciar el uso de
Herramientas computador como
herramienta de apoyo en
computacionales
el estudio de los circuitos
para el estudio
digitales, tanto en
de los circuitos
ambiente de simulación
digitales
como en la adquisición y
análisis de datos
experimentales.
Clase 3 (4 horas) - Conocer y aplicar
Diseño y análisis herramientas para el
diseño de circuitos
de circuitos
lógicos combinacionales
digitales
en aplicaciones de
combinacionales
automatización y control.
Clase 4 (4 horas) - Aplicar herramientas de
Herramientas análisis de circuitos
digitales en el estudio de
para el análisis
un caso típico: un sistema
de circuitos
de comunicaciones serie.
digitales
secuenciales
Clase 5 (4 horas) - Identificar estrategias
Estrategias didácticas aplicables al
módulo de Electrónica
didácticas
Digital.
aplicables al
estudio de la
electrónica
digital
Contenidos
- Conceptos y aplicaciones de
circuitos digitales: lógica
combinacional, lógica secuencial y
lógica programable.
- Características eléctricas de los
circuitos integrados digitales TTL y
CMOS. Interpretación de catálogos
técnicos.
- Criterios para el diseño de
interfaces electrónicas de
entrada/salida en circuitos
digitales.
- Introducción al software de
simulación Logisim (freeware).
- Técnicas de diseño y análisis de
circuitos digitales: tablas de
verdad, diagramas de tiempo,
diagramas de estado.
- Herramientas para el diseño de
circuitos combinacionales: tablas
de verdad, mapas de Karnaugh.
- Técnicas para el análisis de
circuitos combinacionales
utilizando tablas de verdad y
datalogger.
- Análisis de circuitos lógicos
secuenciales utilizando diagramas
de tiempo.
- Estudio de un sistema
experimental de comunicaciones
serie y análisis de funcionamiento
utilizando datalogger.
- Potencialidades y limitaciones de
distintas estrategias de
aprendizaje en electrónica digital:
desarrollo de proyectos, análisis
de casos, etc.
- Uso de TIC’s en el estudio de la
electrónica digital.
Actividades prácticas
- Pruebas eléctricas sobre
compuertas lógicas de
familia TTL y CMOS.
- Diseño y pruebas de
funcionamiento de interfaces
electrónicas de
entrada/salida para circuitos
digitales.
- Simulación de circuitos
digitales por medio del
software Logisim.
- Desarrollo de un circuito de
fácil construcción que
permite utilizar el
computador como analizador
lógico y generador de
patrones.
- Diseño, simulación,
implementación y pruebas
de funcionamiento de un
circuito digital combinacional
para aplicaciones en
automatización y control.
- Diseño, simulación,
implementación y pruebas
de funcionamiento de un
sistema experimental de
comunicaciones serie.
- Propuesta de estrategias
didácticas útiles para el
módulo de Electrónica
Digital.
Clase 1 - Consideraciones en el trabajo con circuitos digitales

Objetivos:
- Profundizar en conceptos y aplicaciones de las distintas ramas de la electrónica digital.
- Desarrollar criterios técnicos para trabajar con circuitos digitales a partir del estudio de las
características eléctricas de las compuertas lógicas.

1.- El estudio de los circuitos digitales

El estudio de la electrónica se ha dividido tradicionalmente en dos grandes áreas -electrónica analógica y
electrónica digital- de acuerdo a la caracterización matemática del tipo de variables eléctricas que
manipula.
Según este criterio, el campo de la electrónica analógica se ubica en la manipulación de señales
eléctricas de naturaleza continua, aquellas que pueden adoptar un número infinito de valores dentro de
un rango posible. Puesto que la mayoría de las variables físicas son de naturaleza continua (al menos a
nivel macroscópico), la electrónica analógica es y será irreemplazable en la detección y manipulación
directa de variables físicas como velocidad, temperatura y presión, las cuales usualmente pasan a ser
representadas directamente por medio de niveles de tensión o corriente.
La electrónica digital, por su parte, es aplicable a la manipulación de variables eléctricas de naturaleza
discreta que representan información sobre cantidades o estados. Los niveles de tensión y corriente en
electrónica digital no representan directamente magnitudes del mundo físico, sino que representan
información sobre éstas magnitudes en forma de números binarios que pueden ser almacenados y
procesados mediante operaciones aritméticas y lógicas. Esta característica de la electrónica digital hace
que su estudio sea algo complejo, pues requiere desarrollar en los estudiantes altos niveles de
abstracción.
Para abordar el estudio de la electrónica digital se comienza habitualmente por conocer el sistema de los
números binarios y las operaciones aritméticas y lógicas definidas para este sistema numérico. Con esto
se introduce el concepto de operadores lógicos y los dispositivos electrónicos capaces de realizar estas
operaciones -las compuertas lógicas- con las cuales se desarrolla la rama de los circuitos digitales
combinacionales, ampliamente utilizados en soluciones electrónicas para automatización y control.
El estudio de la electrónica digital continúa analizando algunas configuraciones especiales de compuertas
lógicas que constituyen un tipo especial de dispositivos denominados flip-flop o biestables, los cuales
tienen la característica de contar con “memoria”. Con estos dispositivos es posible construir los
denominados circuitos secuenciales, de amplia aplicación en las comunicaciones y en general en
sistemas que pueden ser modelados mediante variables de estado.
Las compuertas lógicas que constituyen los circuitos combinacionales y los flip-flops utilizados en los
circuitos secuenciales constituyen la base de la electrónica digital y son, de hecho, la base para el estudio
de los sistemas digitales. La evolución de estos dispositivos y circuitos será la que desemboque en el
desarrollo de una tercera rama de la electrónica digital, los circuitos programables, que pueden ser
utilizados para múltiples tareas de procesamiento aritmético, lógico y de orden, posibilitando su
utilización en prácticamente cualquier tipo de aplicación y cuyo estudio ya no se centra tanto en los
circuitos sino en técnicas de programación.
Como vemos, el estudio tradicional de la electrónica digital utiliza el correcto método de ir de lo general
a lo particular (del álgebra de Boole a las compuertas lógicas) y de allí nuevamente a lo general (los
circuitos y sistemas), al tiempo que aborda los contenidos desde lo simple a lo complejo. Pero la gran
cantidad de conceptos que deben abordarse en un breve período de tiempo mantiene constantemente
la tendencia a una formación basada en la memorización, lo cual se contradice con la necesidad de
desarrollar elevados niveles de abstracción para comprender cómo estos sistemas (en esencia
numéricos) pueden finalmente manipular magnitudes físicas cualquiera (de naturaleza analógica).
La enseñanza tradicional de los sistemas digitales se centra en reproducir los circuitos básicos sin llegar
en general, al nivel de adaptación y diseño, no obstante el diseño de soluciones digitales para problemas
de automatización y control resulta en general mucho más simple que el diseño de sistemas analógicos
al no involucrar grandes fórmulas matemáticas. El mismo concepto de sistema es más fácilmente
abordable en electrónica digital que en la electrónica analógica. Estas características presentan la
posibilidad de desarrollar en los estudiantes numerosas habilidades mentales de orden superior.
Considerando además que la tendencia actual en educación es desarrollar habilidades en los estudiantes
más que enseñar contenidos (a los cuáles tienen acceso a través de múltiples vías de información), todas
las reflexiones anteriores derivan en la necesidad de desarrollar nuevas estrategias didácticas para
abordar la enseñanza de los circuitos digitales. Este es precisamente el objetivo de este curso.
Se presentarán diversas propuestas para la enseñanza de los dispositivos, circuitos y sistemas digitales,
desarrolladas bajo dos ejes orientadores: 1) considerar que la electrónica digital es parte integrante de
los sistemas electrónicos en general, y que por tanto su estudio teórico debe complementarse con
conceptos eléctricos y en el contexto de interacción con los sistemas analógicos y 2) aprovechar las
facilidades que da el estudio de los sistemas digitales para desarrollar el concepto de sistema y el diseño
de soluciones electrónicas para automatización y control.
2.- Características eléctricas de circuitos integrados digitales TTL y CMOS

Si bien el estudio de los sistemas digitales debe comenzar necesariamente por el análisis funcional de las
compuertas lógicas, no debe nunca perderse de vista que éstas son a su vez circuitos electrónicos
construidos con componentes discretos (diodos, transistores, resistencias, etc.).
Incluir el estudio de las características eléctricas de las compuertas lógicas permite:
- Profundizar conceptos de electrónica analógica como el funcionamiento de diodos y transistores.
- Profundizar conceptos de análisis de circuitos con transistores, particularmente el
funcionamiento del transistor trabajando en corte y saturación.
- Ejercitar el uso de instrumentos electrónicos (multitester , osciloscopio) y la interpretación de
magnitudes eléctricas.
- Comprender las características de las compuertas lógicas y la necesidad de interfaces de
acoplamiento con circuitos de electrónica analógica.
A continuación se introducen los principales parámetros eléctricos asociados a las compuertas lógicas,
centrando su estudio en el análisis comparativo entre las compuertas de las familias TTL y CMOS a partir
de las características constructivas de cada una.

Familia lógica TTL: características constructivas

La familia de compuertas lógicas TTL (Transistor Transistor Logic) se construye mediante tecnología de
transistores bipolares. Trabaja a tensión nominal de 5V, tiene gran extensión en el ámbito de los circuitos
integrados digitales y es habitualmente la primera con la que el estudiante tiene contacto. En la figura se
muestra un circuito TTL estándar para un inversor. Q1 es el transistor de acoplamiento de entrada y D1
es el diodo de fijación de nivel de entrada (diodo clamp). El transistor Q2 es el divisor de fase y la
combinación Q3 y Q4 forma el circuito de salida, a menudo denominado como disposición totem-pole.

Compuerta NOT con salida Totem-Pole construida con tecnología TTL estándar
La puerta NAND TTL es equivalente al inversor, con la excepción de que el transistor Q1 se convierte en
un transistor con dos emisores (transistor multiemisor)
La mayoría de las pastillas de la familia TTL tiene salidas del tipo totem-pole, que permiten inyectar o
drenar corrientes pequeñas a una carga conectada a la salida (que puede ser otra compuerta lógica u
otro dispositivo). Cuando se requiere manejar cargas un poco mayores, la familia TTL dispone de otro
tipo de salida, denominada en colector abierto, open-collector. En la siguiente figura se muestra un
inversor TTL estándar con salida en colector abierto.

Compuerta NOT con salida Open-Collector construida con tecnología TTL estándar

Notemos que la salida es el colector del transistor Q3 sin nada conectado, de ahí el nombre de colector
abierto. Para obtener los niveles lógicos alto y bajo a la salida del circuito se conecta una resistencia de
pull-up a la tensión de alimentación Vcc desde el colector de Q3. Cuando Q3 no conduce, la salida es
llevada a Vcc a través de la resistencia externa. Cuando Q3 se satura, la salida se lleva a un potencial
próximo a tierra a través del transistor saturado.

Puertas con salidas triestado.

La salida triestado combina las ventajas de los circuitos totem-pole y de colector abierto. Los tres estados
de salida son: alto, bajo y alta impedancia (alta Z). Cuando se selecciona el funcionamiento lógico
normal, mediante la entrada de habilitación, el circuito triestado funciona de la misma forma que una
puerta normal. Cuando el modo de funcionamiento es de alta impedancia, la salida se desconecta del
resto del circuito. La siguiente figura ilustra el circuito básico de un inversor triestado TTL. Cuando la
entrada de habilitación está a nivel bajo, Q2 no conduce y el circuito de salida funciona en la
configuración totem-pole normal. Cuando la entrada de habilitación está a nivel alto, Q2 conduce.
Entonces en el segundo emisor de Q1 se produce un nivel bajo, haciendo que Q3 y Q5 se bloqueen y el
diodo D1 se polarice en directa, lo que hace que Q4 se bloquee también.
En este caso los transistores totem-pole actúan como un circuito abierto y la salida está desconectada
por completo de la circuitería interna.
 Compuerta NOT con salida Tri-estado construida con tecnología TTL estándar

Otras series de la familia TTL

Existen cuatro categorías en las que esta familia se ha clasificado: TTL estándar (serie 54/74), TTL de alta
velocidad (54H/74H), TTL de baja potencia (serie 54L/74L) y TTL schottky (serie 54S/74S). No obstante las
series de alta velocidad y baja potencia fueron diseñadas para aplicaciones específicas, las cuatro series
de la familia son compatibles y pueden ser interconectadas entre sí.
La serie L se distingue por su bajo consumo de potencia (L=LOW POWER). Ello se consigue aumentando
siginificativamente los valores de las resistencias de polarización de los diferentes transistores, con lo
que se disminuye la corriente que circula por el sistema y con ello la potencia disipada. Si la potencia
disipada en una puerta típica de la familia 54/74 es de 10 mW la de la puerta equivalente en la versión
54L/74L es de 1 mW. El ahorro de potencia se paga con una pérdida en la velocidad: de los 10ns de
tiempo de retardo típicos en la familia original se pasa a unos 33 ns de retardo en esta familia.
La serie S proporciona unos tiempos de conmutación menor, gracias a la incorporación de diodos
Schottky que evitan que los transistores entren en saturación, disminuyendo el tiempo que tarda el
transistor en entrar y salir de la conducción. El retardo típico es de 3ns. Y la disipación de potencia de
19mW.
Existe una serie TTL Schottky de bajo consumo (54LS/74LS), que proporciona un compromiso entre
velocidad y baja disipación de potencia utilizando altos valores de resistencias y transistores de tipo
Schottky. La disipación de potencia típica de una puerta es de 2 mW y el retardo de prropagación de 10
nsg.
Por último existen las series Schottky avanzada y Shottky de bajo consumo avanzada (AS/ALS), que
suponen versiones avanzadas de las series S y LS. La disipación de potencia estática típica es de 8,5mW
para la serie AS y 1mW para la serie ALS. Los tiempos de retardo de propagación típicos son de 1,5ns
para AS y 4ns para ALS. Existe una versión AS que se denomina F o FAST (rápida).

Familia lógica CMOS: características constructivas

Aunque los transistores de efecto de campo se habían descubierto antes, los transistores bipolares
fueron los primeros en fabricarse y por ello toda la electrónica transistorizada se configuró con ellos. No
fue hasta la década de los 60 cuando la tecnología de fabricación de circuitos estuvo lo suficientemente
madura y conseguir la pureza de materiales que este tipo de dispositivos necesita.
En la actualidad el escenario es completamente diferente. Las tecnologías de integración de transistores
de efecto de campo son más eficientes que las bipolares, más uniformes en cuanto al proceso de
integración y requieren un menor número de etapas. Además, frente a las tecnologías bipolares se
obtienen una mayor densidad de integración y un menor consumo.
La primera serie CMOS utilizó el indicativo 40. Admite un amplio intervalo de tensiones de alimentación,
desde 3 a 18 voltios. Su velocidad depende de la alimentación:
• Para Vcc=3 V., el retardo de puerta es de 200 nsg (1 MHz de frec. de reloj).
• Para Vcc= 15 V., el retardo es de tan sólo 20 nsg. (10 MHz de frec. de reloj).
La gran difusión que previamente había tenido la familia TTL obligó a fabricar circuitos CMOS con la
misma disposición de las puertas en los circuitos integrados (líneas de alimentación, terminales, número
de patillas, etc.) lo que generó la familia 74C (compatible). Las características de esta serie son muy
parecidas a la familia 40, pero con las mejoras en los procesos de fabricación se desarrolló la serie 74HC
(alta velocidad) y 74HCT (alta velocidad compatible con los niveles TTL). Estas series ofrecen
características muy similares a la serie LS, pero con unos consumos mucho menores. Por este motivos
son las que más se utilizan en la actualidad.

Los transistores de efecto de campo son los elementos activos de conmutación de los circuitos CMOS.
Los símbolos para los MOSFET de canal-n t de canal-p se indican en la figura.

Cuando la tensión de puerta de un MOSFET canal-n es más positiva que la de fuente, el transistor
conduce (ON) y la resistencia drenador-fuente es pequeña. Cuando la tensión entre puerta y fuente es
cero, el transistor no conduce y la resistencia es muy grande. Los MOSFET de canal-p funcionan con
polaridades de tensión opuestas. Idealmente las resistencias, tanto en conducción como en corte se
pueden despreciar por lo que podemos considerar a estos transistores como un interruptor cerrado
cuando conduce y abierto cuando no lo hace.
Para la configuración de puertas lógicas interesan aquellos tipos de transistores de efecto de campo en
que la tensión de puerta es del mismo signo que la de drenaje (referidas ambas a la fuente): los
transistores MOS de acumulación canal-n, los cuales, además, presentan la ventaja de ofrecer mayores
velocidades de respuesta.
En los siguientes esquemas presentamos algunas puertas lógicas básicas con tecnología MOS:
Estas puertas presentan una muy alta impedancia de entrada (intensidad de entrada nula), por lo que
disminuye considerablemente su consumo en régimen de operación estático.
Por el contrario el efecto capacitivo puerta-canal limita su velocidad de trabajo y los valores altos de
impedancias repercuten frente al ruido. Otro problema lo encontramos en la manipulación de estos
circuitos: la delgada capa de óxido de las entradas se pueden perforar con facilidad, incluso con la propia
carga estática acumulada en el cuerpo del operador.
La reducción del área de integración se consigue, en buena medida, sustituyendo la resistencia que
limita la intensidad por otro transistor MOS polarizado en conducción, lo que permite ahorrar la gran
cantidad de área que necesita una resistencia integrada en un circuito, sobre todo si su impedancia es
alta.
El consumo reducido permite acumular gran cantidad de transistores sobre un mismo sustrato sin los
problemas de disipación de potencia: en un primer momento se pasó de las 20 puertas/mm2 que
permitía la tecnología bipolar a más de 100 puertas/mm2. En la actualidad se integran varios miles de
puertas/mm2.
Otra ventaja de esta tecnología frente a la bipolar es el menor número de pasos o etapas en el proceso
de fabricación (del orden de la mitad).
La familia CMOS utiliza la lógica MOS complementaria, esto es, la combinación de MOSFET de canal-n y
de canal-p. Esta configuración es de una gran simetría estructural y reduce el consumo estático a valores
prácticamente nulos; en cambio se produce un consumo no despreciable cuando la puerta conmuta
debido a los procesos de carga y de descarga de las capacidades puerta-canal; además, durante un
instante conducen los dos transistores a la vez.
 Compuertas lógicas construidas con tecnología CMOS

Para proteger las entradas respecto de sobreoscilaciones y cargas electrostáticas se integran un filtro de
tipo RC (una resistencia en serie con un diodo, que actúa como diodo rectificador de tensiones negativas
y como un pequeño condensador de filtrado de frecuencias muy altas).
Por este motivo la entrada no conectada equivale a un valor lógico bajo, pero de nuevo nos encontramos
con los efectos nocivos de la radiación electromagnética, amplificada por las altas impedancias de
entrada de estas puertas. Con un diseño adecuado se consigue que la función de transferencia sea
simétrica, con la conmutación entre los estados muy próxima a Vcc/2. No obstante los fabricantes no
aseguran un comportamiento adecuado de la puerta en un intervalo comprendido entre el 30% y el 70%
de la tensión de alimentación.
Parámetros eléctricos para las compuertas lógicas

Para comparar las características de cada compuerta los fabricantes entregan abundante información
técnica en sus catálogos. A continuación se resumen las características más importantes.

Tensión de alimentación continua

El valor nominal de alimentación continua (DC) para los dispositivos TTL y CMOS es de +5V, aunque se
permiten variaciones según la familia.

Niveles lógicos
Las compuertas lógicas trabajan con niveles de tensión denominados Alto (H) y Bajo (L). Los niveles de
tensión características para los niveles H y L tanto para tensión de entrada (Vi) como para tensión de
salida (Vo) se muestran en la siguiente tabla:

Inmunidad al ruido. Margen de ruido

El ruido es una tensión no deseada que se induce en los circuitos eléctricos y que puede ser una amenaza
para el correcto funcionamiento del circuito. Los cables y otros conductores pueden captar las
radiaciones electromagnéticas de alta frecuencia de conductores adyacentes o de otras fuentes externas
al sistema. Para no verse afectados, los circuitos deben tener cierta inmunidad al ruido, que se define
como la capacidad para tolerar ciertas fluctuaciones de tensión no deseadas en sus entradas sin que
cambie el estado de salida.
La medida de la inmunidad al ruido de un circuito se denomina margen de ruido y se expresa en voltios
VNH y VNL. VNH Se define como la diferencia entre la salida a nivel alto menor posible de una puerta
excitadora y la entrada a nivel alto menor posible que la puerta de carga puede tolerar. Análogamente
para VNL.
Disipación de potencia
Por una puerta lógica circula en todo momento una corriente procedente de una fuente de alimentación
continua, cuya magnitud depende principalmente del valor lógico de su salida. Cuando el estado de
salida de la puerta es un nivel alto, circula la corriente ICCH, mientras que en estado de salida bajo circula
la corriente ICCL. Cuando se aplican impulsos, su salida conmuta entre los estados alto y bajo, por lo que
podemos definir ICC como el promedio entre ambas intensidades La disipación de potencia media se
define como

Según las diferentes familias encontramos grandes diferencias de consumo. La disipación en un circuito
TTL es esencialmente constante dentro de su rango de operación. Sin embargo, la disipación de potencia
en CMOS depende de la frecuencia. En condiciones estáticas es extremadamente baja y aumenta al
aumentar la frecuencia.

Retardo de propagación
Cuando una señal se propaga a través de un circuito lógico, siempre experimenta un retardo de tiempo.
Un cambio del nivel de salida siempre se produce un cierto tiempo más tarde después de que se ha
realizado un cambio de nivel en la entrada, lo que se denomina tiempo de retardo de propagación, el
cual suele un valor para la transición de nivel bajo a nivel alto tPLH y otro valor en la transición de nivel
alto a nivel bajo tPHL.

El retardo de propagación de una puerta limita la frecuencia a la que puede trabajar. Cuanto mayor es el
retardo de propagación, menor es la frecuencia máxima.
Producto Velocidad-Potencia
Cuando en una aplicación son importantes tanto el retardo de propagación como la disipación de
potencia para la selección de la familia lógica a utilizar, el producto velocidad-potencia es una base
adecuada para la comparación de circuitos lógicos. Su unidad es el picoJoule (pJ) y mide la energía que se
pierde en la compuerta por efecto de la conmutación. Típicamente se buscan valores pequeños. En
general, los circuitos CMOS tienen valores para este parámetro mucho menores que los circuitos TTL, ya
que su disipación de potencia es mucho más baja: Ej un HCMOS tiene un producto velocidad-potencia de
1,4 pJ a 100 KHz mientras que un TTL de bajo consumo tiene un valor de 20 pJ.

Carga y fan-out
Cuando la salida de una puerta lógica se conecta a una o más entradas de otras puertas, como
mostramos en la figura, se genera una carga en la puerta excitadora.
Existe un límite para el número de entradas de puertas de carga que una cierta puerta puede excitar.
Este límite se denomina abanico de salida o fan-out de la puerta.

Carga TTL: Una puerta excitadora TTL entrega corriente (fuente) a las entradas de las puertas de carga en
el estado alto (IIH) y absorbe corriente (sumiedro) de las puertas de carga en el estado bajo (IIL) en la
siguiente figura mostramos el funcionamiento simplificado como fuente de corriente y como sumidero
de corriente. Las resistencias representan las resistencias internas de entrada y salida de la puerta.

Una entrada de la misma familia lógica que la puerta excitadora se denomina unidad de carga. Ej la
Familia TTL Schottky de bajo consumo (LS) tienen un fan-out de 20 unidades de carga. La corriente total
de sumidero (absorbida) también aumenta con cada puerta de carga que se añade. Al aumentar esta
corriente, la caída de tensión interna de la puerta excitadora aumenta, haciendo que VOL aumente. Si se
añaden demasiadas unidades de carga VOL será mayor que VOLmax.
En TTL, la capacidad de la corriente de sumidero (estado bajo) es el factor más crítico en la
determinación del fan-out.
Carga CMOS. La carga en CMOS difiere de la de TTL en que la lógica CMOS utiliza transistores de efecto
de campo (FET), que presenta una carga predominantemente capacitiva a la puerta excitadora. En este
caso las limitaciones vienen dadas por los tiempos de carga y de descarga asociados con la resistencia de
salida de la puerta de salida y la capacidad equivalente de la puerta de carga.
Cuando la salida de la puerta excitadora se encuentra en nivel alto, el condensador de entrada de la
puerta de carga se carga, mientras que en caso contrario se descarga. Al aumentar el número de cargas
en paralelo, el valor de la capacidad equivalente aumenta en la misma medida por lo que la frecuencia
máxima de operación disminuye.

Comparación TTL-CMOS

En la tabla siguiente se muestran los datos más importantes de las series analizadas para evidenciar las
diferencias de comportamiento tanto en consumo como en frecuencia de operación.

Por otra parte, los circuitos CMOS tienen una mejor inmunidad al ruido que cualquiera de la serie TTL
como se puede observar en la siguiente tabla de margen de ruido, tanto para valor alto como para valor
bajo

3.- Consideraciones prácticas sobre el uso de compuertas TTL

La familia TTL es aún la más utilizada para las prácticas de electrónica digital durante el periodo de
aprendizaje, debido principalmente a que la lógica de transistores bipolares con que están construidas
las compuertas TTL es suficientemente robusta para soportar polaridades erróneas, sobrecargas e
incluso cortocircuitos temporales.
Pero no obstante esta robustez, es importante exponer algunas precauciones en el trabajo con estas
pastillas. Analizaremos con más profundidad los conceptos de fuente y sumidero de corriente para
determinar algunas consideraciones prácticas en el trabajo con circuitos integrados TTL. En la siguiente
figura se muestran dos inversores TTL conectados en cascada.

Cuando la puerta excitadora tiene un estado de salida alto actúa como fuente de corriente para la carga
(flecha sólida). La entrada a la carga es como un diodo en polarización inversa, por lo que la corriente es
mínima (típicamente 40 μA). Por otra parte, cuando la puerta excitadora se encuentra en estado bajo
(línea discontinua) actúa como un sumidero de corriente. Esta corriente es mucho mayor, ya que el
diodo base-emisor de la carga se encuentra en directa (típicamente 1,6 mA.). Además el sentido de la
corriente es hacia afuera de la compuerta, por lo que en las hojas de característica aparece con un signo
negativo.
Las salida totem-pole no se pueden conectar juntas, ya que dicha conexión produce una corriente
excesiva, que daña los dispositivos.

Circuitos en colector abierto

Un circuito TTL en totem-pole tiene limitada la cantidad de corriente que puede absorber en el estado
bajo (IOLmax) a 16 mA para la serie estándar y a 20 para la serie AS. En muchas aplicaciones es necesario
excitar dispositivos como relés, lámparas, LEDs, etc., que necesitan de un consumo mayor Para estos
dispositivos se utilizan salidas en colector abierto, debido a su mayor capacidad de manejo de corriente y
tensión. Una puerta buffer en colector abierto típica puede absorber hasta 40 mA pero hay que tener en
cuenta que no puede inyectar corriente.
La configuración de colector abierto permite acoplar la salida de la compuerta incluso directamente a
cargas que requieran una tensión de alimentación distinta de 5V, cuidando por supuesto de no
sobrepasar el límite de corriente que puede drenar el transistor de salida. Tal característica permite la
utilización de estas compuertas para manejar directamente dispositivos de señalización como lámparas o
display e incluso pequeños relés.

Entradas TTL no utilizadas.

Una entrada desconectada TTL actúa como un nivel lógico alto, ya que la unión emisor-base en el
transistor de entrada está polarizado en inversa. No obstante es mejor no dejar desconectadas las
entradas no utilizadas, ya que son muy sensibles al ruido. Para ello existen varias alternativas.
Entradas unidas. Es el método más común y consiste en conectar las entradas a una entrada que sí se
use. Este método tiene el inconveniente que para las puertas excitadoras estas entradas suponen cargas
adicionales, por lo que aumenta los requerimientos de consumo de las mismas.
Entradas conectadas a Vcc o a tierra. Las entras no utilizadas en las puertas NAND o AND se pueden
conectar a Vcc a través de una resistencia de 1 Kohm. Las entradas no utilizadas de las puertas OR o NOR
se conectan a tierra.
Entradas conectadas a una salida no utilizada. Este método es adecuado cuando se disponen de puertas
no utilizadas en el circuito. De nuevo la salida de la puerta utilizada debe ser un nivel alto constante para
las entradas no utilizadas de puertas AND y NAND y un nivel bajo para las puertas NOR y OR.
Conexiones entre familias lógicas

El la conexión entre distintos tipos de compuertas lógicas el principal aspecto a cuidar son los niveles de
tensión para cada uno de los niveles lógicos H y L.

La siguiente tabla nos ayudará a comprender mejor la forma correcta de conectar puertas lógicas de
diferente familias. En la misma se recogen los valores típicos del peor caso de los parámetros de entrada
y salida para varias familias.

Interfaz CMOS-TTL
Observando la tabla vemos que, en este caso, VOH(min)=4,9 de la puerta CMOS es mayor que VIH(min)=2 de
la puerta TTL. Entonces CMOS es compatible con TTL para el estado alto. Por otra parte VOL(max)=0,1 de la
puerta CMOS es menor que VIL(max)=0,8, por lo que también es compatible para el estado bajo.
En términos de corrientes, CMOS puede absorber 4 mA para el estado de salida bajo. Cuando excita a
una puerta TTL, la puerta CMOS debe absorber 1,6 mA de cada entrada TTL. Esto limita el fan-out de la
puerta CMOS a dos entradas TTL. De forma análoga el fan-out para el resto de familias es: 10para LS; 2
para S y 2 para AS.

Interfaz TTL-CMOS
En este caso las tensiones mínimas de salida para el nivel alto en una TTL VOH(min) son de 2,4 a 2,7 voltios,
mientras que la tensión mínima requerida para la entrada en nivel alto de la serie CMOS es de 3,15.
Luego la tensión de salida TTL no es suficiente para excitar un dispositivo CMOS. En el estado bajo, sin
embargo, las tensiones son compatibles.
Para establecer la adecuada interfaz TL-CMOS se debe añadir una resistencia de pull-up (Rp) conectada a
Vcc

El valor de la resistencia Rp se debe calcular en función de la intensidad que debe absorber la puerta
excitadora tanto de las entradas CMOS a las que se encuentra conectada como la corriente de la
resistencia

donde n es el número de entradas CMOS que están conectadas a la puerta excitadora.

El mismo criterio de los niveles de tensión es necesario tener presente en el diseño de interfaces de
entrada y salida para interconectar circuitos digitales con sistemas analógicos.

Bibliografía

Sistemas Electrónicos Digitales

Escuela Universitaria Politécnica de Teruel, Universidad de Zaragoza, 2000

Curso Práctico de Electrónica Digital Moderna

Ediciones CEKIT, 1999
Actividad 1 – Estudio de las familias lógicas TTL y CMOS

Objetivos:
- Reconocer las diferencias en las características de funcionamiento de las compuertas lógicas TTL
y CMOS .
- Interpretar información de los catálogos técnicos de compuertas lógicas..

1.- Función de transferencia del C.I. 74LS00 (familia TTL)

Conecte el circuito de la figura. Ajuste el generador de señales para que entregue una forma de onda
sinusoidal de 5V de amplitud y frecuencia 100 Hz.
Ajuste el osciloscopio en modo X-Y 0.5V/DIV para el canal X y 1 V/DIV para el canal Y. Seleccione el
origen del gráfico en la esquina inferior izquierda de la pantalla.
Cierre el interruptor SW y grafique en detalle el trazo obtenido en el osciloscopio. El cual debe ser similar
al mostrado en la figura siguiente. Anote los valores correspondientes al 0 y 1 lógico.

Sustituya la resistencia R de 1KΩ por otra de 100KΩ. Cambie el osciloscopio a modo normal (voltaje v/s
tiempo) para observar lo que ocurre. Comente el efecto producido en relación a la configuración interna
de la compuerta..

2.- Corriente de entrada y corriente de consumo del C.I.

Implemente el circuito de la figura.
Con SW en posición 5V (H) mida los valores de las corrientes INH e ICCH. Luego con SW en posición tierra
(L) mida los valores de las corrientes INL e ICCL.
Con las lecturas registradas calcular las corrientes de entrada y de consumo de acuerdo a las siguientes
fórmulas:

3.- Tiempo de propagación

Implemente el circuito de la figura. Observe que el circuito no tiene entrada, pues es un oscilador.

Mita el periodo T de la señal de salida con el osciloscopio calibrado a 1 V/DIV, en C.A. y con la base de
tiempo en el menor rango. Probablemente necesitará magnificar la base de tiempo para medir
correctamente el periodo.

Calcule el tiempo de propagación según:

4.- Características del C.I. 4011 (familia CMOS)

Repita las mediciones anteriores para obtener datos comparativos. En cada caso realice mediciones con
VCC=5V y VCC=10V.

Compare las diferencias entre las distintas familias y comente acerca de la posibilidad de interconectar
compuertas de familias TTL y CMOS.
Actividad 2 – Diseño de circuitos combinacionales

Objetivos:
- Ejercitar un procedimiento de diseño de circuitos digitales combinacionales.
- Simular la solución desarrollada en software de simulación Logisim
- Implementar el circuito diseñado con compuertas lógicas y verificar su funcionamiento.

El diseño de circuitos digitales aplicados a la automatización implica encontrar una solución simple y
segura a partir de los requerimientos dados. Puesto que los circuitos digitales trabajan con variables
binarias (entradas y salidas que sólo pueden tomar dos valores opuestos y bien definidos), el diseño
debe comenzar por definir cuáles serán estas variables y cuál será el significado de estos valores.

1.- Planteamiento del problema y definición de las variables

Se requiere un circuito digital para controlar un montacargas de dos niveles. El montacargas se accionará
por medio de un interruptor en el nivel inferior y un interruptor de seguridad en el nivel superior.
Adicionalmente, el sistema cuenta con dos interruptores de final de carrera para detectar la posición del
montacargas. Los interruptores y su ubicación se muestran en la figura 1.

Figura 1 - Entradas al circuito de control

Las entradas se han denominado L1, L2, H1 y H2, y sus valores quedan representados como sigue:

0 : Bajar (llamada)
L1 = 
 1 : Subir (envío)
 1 : Está abajo
L2 = 
0 : No está abajo

 0 : Acti var
H1 = 
1 : Bloqueo

 1 : Está arriba
H2 = 
0 : No está arriba
El circuito comandará el motor, al cuál habrá que darle dos instrucciones, según sea el caso:

 0 : Detener motor
S1 = 
1 : Accionar motor

 0 : Bajar ( giro izq.)

S2 = 
1 : Subir ( giro derecha)
Esto significa que las mismas cuatro entradas comandarán dos circuitos: uno que controlará el encendido
y apagado del motor y otro que determinará el sentido de giro del motor.

Con las variables ya definidas, se debe determinar en qué condiciones se debe accionar el motor y en
que sentido debe girar. Esto se hace completando una tabla de verdad.

2.- Definición de la función lógica por medio de una tabla de verdad

El circuito que resultará del diseño depende completamente de los criterios con que se construya la tabla
de verdad. Puesto que una tabla de verdad define los valores de salida para todas las posibles
combinaciones de entrada, se debe definir que hará el circuito frente a entradas contradictorias o
anómalas.

Para nuestro diseño definiremos tres criterios:

• El interruptor de bloqueo impide que el montacargas baje si es llamado mientras está en el nivel
superior.

• El interruptor de bloqueo queda desactivado si el montacargas está en el nivel inferior o en

movimiento.

• Frente a una condición de error el montacargas debe detenerse.

Con estos criterios, la tabla de verdad quedará definida como sigue:

L1 L2 H1 H2 S1 S2 Significado

0 0 0 0 1 0 Bajar

0 0 0 1 1 0 Bajar

0 0 1 0 1 0 Bajar

0 0 1 1 0 X Bloqueo

0 1 0 0 0 X Está abajo

0 1 0 1 0 X Error en sensores

0 1 1 0 0 X Está abajo

0 1 1 1 0 X Error en sensores

1 0 0 0 1 1 Subir

1 0 0 1 0 X Está arriba

1 0 1 0 1 1 Subir

1 0 1 1 0 X Bloqueo

1 1 0 0 1 1 Subir

1 1 0 1 0 X Error de sensores

1 1 1 0 1 1 Subir

1 1 1 1 0 X Error de sensores

Nota: En la tabla de verdad, las “X” representan una

variable “don’t care” (irrelevante). Esta variable puede
tomar indistintamente un valor 0 o 1 según convenga
para simplificar la función.

Paso 1.- Simplificar las funciones mediante mapas de karnaugh.

A partir de las funciones definidas en la tabla de verdad, construir los mapas de Karnaugh
correspondientes y obtener las funciones simplificadas para S1 y S2.

S1: S2:
Paso 2: Trazar el diagrama lógico para las funciones obtenidas y simular su
funcionamiento en Logisim
Utilizando únicamente compuertas básicas (AND, OR y NOT), construir el diagrama lógico para las
funciones simplificadas. Simular el funcionamiento del circuito en software Logisim.
Paso 3: Trazar el layout para los circuitos obtenidos
Utilizando las compuertas TTL 7404 (Inverter), 7408 (AND) y 7432 (OR), trazar el diagrama de
conexiones a implementar en el protoboard.

Utilice para las entradas un dipswitch con resistencias pull-up y para las salidas una resistencia y
un led, como indica la figura:

Paso 4: Implementar el circuito en protoboard

Implementar el circuito en el protoboard y verificar la tabla de verdad siguiendo el encendido y
apagado de los LED. Finalmente, probar el funcionamiento del circuito con la maqueta de
montacargas disponible en el laboratorio.
Actividad 3 – Estudio de un sistema básico de transmisión de datos

Objetivos:
- Reconocer las distintas etapas que componen un sistema de conversión de datos paralelo
a serie y viceversa.
- Implementar un sistema experimental de transmisión de datos.

Actividad:
1.- Implementar y probar por separado cada una de las etapas del sistema de transmisión de
datos.
2.- Unir los distintos bloques del sistema y verificar su funcionamiento.
3.- Analizar teóricamente el funcionamiento de cada etapa mediante diagramas de tiempo.
Importante: No olvidar los terminales de los flip-flop no indicados en el esquema (alimentación,
preset, clear, enable, strobe, etc.)
Anexo: Configuración de terminales de los circuitos integrados a utilizar.

Doble multiplexor 4 a 1 Contador binario

7493

74175
Evaluación Nro1.
Montaje de una Interfaz para adquisición de datos

Nombre:

Evaluación del prototipo

Categoría Excelente Satisfactorio Aceptable Deficiente

(4 puntos) (3 puntos) (2 puntos) (1 puntos)

1 Funcionamiento del
prototipo

2 Conecta
correctamente

3 Calidad de la
soldadura

4 Aspectos estéticos
y de seguridad

Máximo: 16 Puntaje obtenido:

puntos
Nota:
Evaluación Nro2.
Análisis de funcionamiento de un sistema secuencial

Nombre:

Utilizar el sistema de adquisición de datos para registrar los diagramas de tiempo que permitan
verificar el funcionamiento de las distintas etapas del sistema de comunicaciones serie.

Actividad 1: Diseñe una prueba que permita obtener el diagrama de tiempo que sea útil para
verificar el funcionamiento del multiplexor. Realice la prueba. Dibuje las conexiones que realizó y
el diagrama de tiempo obtenido.

Actividad 2: Diseñe una prueba que permita obtener el diagrama de tiempo que sea útil para
verificar el funcionamiento del registro de desplazamiento. Dibuje las conexiones que realizó y el
diagrama de tiempo obtenido.