Você está na página 1de 219

Marcos Balduino de Alvarenga

Estratégia de Modulação PWM Aplicada em


Conversores Multiníveis Tipo Cascata Simétrica para o
Balanceamento das Tensões nos Barramentos CC e
Minimização das Comutações

Campinas
2013

i
ii
Universidade Estadual de Campinas
Faculdade de Engenharia Elétrica e de Computação

Marcos Balduino de Alvarenga

Estratégia de Modulação PWM Aplicada em


Conversores Multiníveis Tipo Cascata Simétrica para o
Balanceamento das Tensões nos Barramentos CC e
Minimização das Comutações

Orientador: Prof. Dr. José Antenor Pomilio

Tese apresentada ao Programa de Pós-Graduacão em Engenharia Elétrica


da Faculdade de Engenharia Elétrica e de Computação da Universidade Estadual de
Campinas como parte dos requisitos exigidos para a obtencão do título de Doutor em
Engenharia Elétrica. Área de concentração: Energia Elétrica.

ESTE EXEMPLAR CORRESPONDE À VERSÃO FINAL DA TESE DEFENDIDA


PELO ALUNO MARCOS BALDUINO DE ALVARENGA E ORIENTADA PELO
PROF. DR. JOSÉ ANTENOR POMILIO.

____________________________________

iii
Ficha catalográfica
Universidade Estadual de Campinas
Biblioteca da Área de Engenharia e Arquitetura
Rose Meire da Silva - CRB 8/5974

Alvarenga, Marcos Balduino de, 1967-


AL86e Estratégia de modulação PWM aplicada em conversores multiníveis tipo
cascata simétrica para o balanceamento das tensões nos barramentos CC e
minimização das comutações / Marcos Balduino de Alvarenga. – Campinas, SP :
[s.n.], 2013.

Orientador: José Antenor Pomilio.


Tese (doutorado) – Universidade Estadual de Campinas, Faculdade de
Engenharia Elétrica e de Computação.

1. Eletrônica de potência. 2. Conversores de energia elétrica. 3. Inversores


elétricos. 4. Filtros elétricos ativos. 5. Modulação de duração do pulso. I. Pomilio,
José Antenor,1960-. II. Universidade Estadual de Campinas. Faculdade de
Engenharia Elétrica e de Computação. III. Título.

Informações para Biblioteca Digital

Título em outro idioma: Modulation strategy applied in symmetrical cascaded multilevel


converters for DC buses voltage regulation and minimization of commutations
Palavras-chave em inglês:
Power electronics
Electric power converters
Electric inverters
Active electric filters
Pulse width modulation
Área de concentração: Energia Elétrica
Titulação: Doutor em Engenharia Elétrica
Banca examinadora:
José Antenor Pomilio [Orientador]
Marcos Antônio Severo Mendes
Domingos Sávio Lyrio Simonetti
Ernesto Ruppert Filho
Sérgio Santos Muhlen
Data de defesa: 05-07-2013
Programa de Pós-Graduação: Engenharia Elétrica

iv
v
vi
Dedico este trabalho à minha esposa, Joelma,
pelos incentivos, paciência e companhia nos
principais momentos de minha vida.

vii
viii
Agradecimentos

Em primeiro lugar, agradeço a Deus e a todos os mentores espirituais pela luz


estendida no caminho, sem a qual nenhum passo seria dado. Além deles, rendo graças pelas
pessoas com as quais tive a oportunidade de conviver e amadurecer entre elas.
Ao professor José Antenor Pomilio, pela oportunidade e pela credibilidade dada
ao desenvolvimento do trabalho, pela segurança transmitida em suas orientações,
apontando os erros sem impor os caminhos.
Ao professor Luiz Carlos Pereira da Silva, pelas apresentações que facultaram o
acesso à Unicamp e pela acolhida na cidade de Campinas.
Aos professores do programa de pós-graduação da Faculdade de Engenharia
Elétrica e de Computação e a todos os profissionais da Unicamp – secretárias,
bibliotecárias, técnicos, auxiliares que de um modo geral colaboraram para a realização
deste trabalho. Em especial, aos professores Ernesto Ruppert Filho e Elnatan Chagas
Ferreira, pelas sugestões apresentadas na qualificação deste trabalho.
Aos colegas do Laboratório de Condicionamento de Energia Elétrica, Prof.
Edson Adriano Vendrusculo e aos acadêmicos Helmo Kelis Morales Paredes, Ernesto Kenji
Luna, Sérgio Pires Pimentel, Rodolfo Moreno Martinez, Jakson Bonaldo, Newton da Silva,
Fellipe Saldanha Garcia, Juliana Lopes, Filipe de Nassau e Braga, Douglas Pagani, Diego
Tardivo Rodrigues, Tiago Davi Curi Busarello, Wellington Avelino, Marina Gabriela
Sadith Perez Paredes e Joel Filipe Guerreiro pelo ambiente cooperativo e pelos agradáveis
momentos.
Aos colegas do Instituto Federal de Educação, Ciência e Tecnologia do
Tocantins – IFTO, pelo suporte às atividades do doutorado, bem como a CAPES pela bolsa
de estudo concedida durante meu afastamento.
Ao meu pai, Santecler Carlos Alvarenga (in memoriam) pelo estudo
oportunizado do qual não desfrutou em sua infância. À minha mãe, D. Nena pela educação
e ensinamentos transmitidos que valorizam a vida e suas fervorosas orações com as quais
todos os obstáculos são vencidos. Aos meus irmãos, amigos e familiares pelas intensas
manifestações de apoio e solidariedade.

ix
Agradeço, especialmente, à minha esposa, Joelma, por ter estimulado galgar
este degrau e suportar as dificuldades vivenciadas. Por escutar, pacientemente, minhas
elucubrações sobre os estudos elaborados e pelos sábios conselhos ministrados. Por estar
sempre presente e compreender minha ausência.

x
“Não é a cerração que desorienta o viajor,
ante as veredas que se bifurcam. É a falta da
bússola.”

Albino Teixeira

xi
xii
Resumo

Esta tese apresenta contribuições para o emprego de inversor multinível em


cascata simétrica como filtro ativo de potência. O balanceamento das tensões nos
barramentos CC é feito a partir de informação de um único bit obtido em cada módulo do
conversor. O balanceamento é realizado através da postergação ou da supressão dos pulsos
e, também, pela organização da ordem de acionamento das chaves semicondutoras de
potência. A estratégia de modulação desenvolvida permite também a equalização dos
pulsos de chaveamento entre os diversos módulos do inversor e suprime um porcentual de
comutações redundantes ou irrelevantes, minimizando as perdas do conversor. Toma-se
como parâmetro de qualidade a distorção harmônica decorrente de tais procedimentos. A
técnica desenvolvida viabiliza a inserção de células em redundância, o que aumenta a
confiabilidade da operação, favorecendo sua aplicação em filtros ativos de potência e
dispositivos de condicionamento aplicados em redes de energia elétrica. O controle da
corrente do filtro ativo e o controle das tensões nos barramentos CC são executados por
dois controladores independentes, cujos projetos são detalhados e equacionados. A
estratégia foi avaliada em um protótipo experimental de baixa tensão, constituído de um
conversor multinível composto por quatro células simétricas, sendo uma em redundância,
comandadas por um microcontrolador. Foram realizadas, também, simulações,
considerando um alimentador de distribuição com 22,5 MVA e 13,8 kV. Nas análises dos
resultados, são considerados os valores estabelecidos por normas relativas ao limite de
harmônicas de corrente.

Palavras-chave: Eletrônica de Potência, Conversores de Energia Elétrica,


Inversor Multinível, Modulação por Largura de Pulso, Filtro Ativo de Potência.

xiii
xiv
Abstract

The present thesis shows contributions to the use of symmetrical cascaded


multilevel inverter as active power filter. The balancing of the voltages on the DC bus is
made from a single bit of information obtained in each converter module. Balancing is
performed by postponement or suppression pulses and also for organizing the order of
activation of the power semiconductor switches. The modulation strategy developed also
allows the equalization of switching pulses between different inverter modules and removes
a percentage of redundant or irrelevant switching, minimizing the losses of the converter.
Taken as the quality parameter was the harmonic distortion resulting from such procedures.
The technique developed enables the insertion of cells in redundancy, which increases
reliability of the operation, in favor of their use in active power filters and conditioning
devices used in power grids. The current control of active filter and control voltages in DC
buses are performed by two independent controllers, whose projects are detailed and
calculated. The strategy was evaluated in an experimental prototype low-voltage, consisting
of a multilevel converter composed of four symmetrical cells, one redundancy, controlled
by a microcontroller. It was also performed simulations considering a distribution feeder
with 22.5 MVA and 13.8 kV. In the analysis of the results it was taken into account
established values by standards for harmonic current limit.

Keywords: Power Electronics, Electric Power Converters, Multilevel Inverter,


Pulse Width Modulation, Active Power Filter.

xv
xvi
Lista de figuras

Figura 2.1 – Inversores de tensão (a) e de corrente (b) [12]................................................... 9


Figura 2.2 – Estrutura elementar de um conversor multinível. ............................................ 10
Figura 2.3 – Classificação da modulação dos inversores multiníveis. ................................. 11
Figura 2.4 – Arranjo de uma célula inversora multinível. .................................................... 12
Figura 2.5 – Topologia do inversor multinível em cascata. ................................................. 14
Figura 2.6 – Modulação PWM tradicional. .......................................................................... 16
Figura 2.7 – Modulação PWM bipolar. ................................................................................ 17
Figura 2.8 – Modulação PS-PWM multinível. ..................................................................... 18
Figura 2.9 – Configuração básica do filtro ativo série. ........................................................ 19
Figura 2.10 – Configuração básica do filtro ativo em derivação.......................................... 20
Figura 2.11 – Filtro ativo em derivação com conversor tipo fonte de tensão. ..................... 21
Figura 3.1 – Diagrama simplificado do sistema proposto. ................................................... 23
Figura 3.2 – Fluxograma simplificado do algoritmo de chaveamento. ................................ 24
Figura 3.3 – Circuito modulador PS-PWM. ......................................................................... 25
Figura 3.4 – Transições redundantes na modulação PS-PWM. ........................................... 26
Figura 3.5 – Intersecção da primeira portadora no sistema com 2 células (a) e 3
células (b). ....................................................................................................... 27
Figura 3.6 – Estado padrão da célula, para análise do chaveamento condicional. ............... 28
Figura 3.7 – Relações favoráveis para o chaveamento condicional. .................................... 28
Figura 3.8 – Relações desfavoráveis para o chaveamento condicional. ............................... 29
Figura 3.9 – Regras para o chaveamento condicional, parte 1. ............................................ 30
Figura 3.10 – Regras para o chaveamento condicional, parte 2. .......................................... 31
Figura 3.11 – Detalhes do pulso rápido de chaveamento. .................................................... 34
Figura 3.12 – Largura do ciclo estreito de comutação, δ, para um sistema com n + r
células. ............................................................................................................ 36
Figura 3.13 – Composição do sinal PWM multinível (a) através de moduladores sem
(b) e com célula redundante (c). ..................................................................... 37
Figura 3.14 – Diagrama simplificado da fila cruzada de comutação. .................................. 38
Figura 3.15 – Disposição da fila cruzada de comutação, após a primeira comutação
negativa. .......................................................................................................... 39
Figura 3.16 – Salto da célula na fila cruzada de comutação................................................. 40
Figura 4.1 – Diagrama em blocos da planta de controle do sistema proposto. .................... 42
Figura 4.2 – Diagrama em blocos simplificado da planta de controle da corrente do
filtro. ............................................................................................................... 43
Figura 4.3 – Diagrama simplificado do modulador PWM com portadora triangular
simétrica. Adaptado de [37]. ........................................................................... 46
Figura 4.4 – Diagrama dos elementos da rede feedforward. ................................................ 47
Figura 4.5 – Controle tradicional da tensão nos barramentos CC. ....................................... 50
Figura 4.6 – Controle da tensão nos barramentos CC através da média discreta. ................ 51
Figura 4.7 – Detalhamento do cálculo da média discreta. .................................................... 54
Figura 4.8 – Variações da média discreta. ............................................................................ 55

xvii
Figura 4.9 – Substituição da média discreta pela constante KMD. ........................................ 56
Figura 4.10 – Diagrama em blocos do filtro passa-baixa tipo janela móvel. ....................... 57
Figura 4.11 – Versão simplificada da malha de controle da tensão no barramento CC....... 59
Figura 5.1 – Organização funcional dos módulos do circuito experimental. ....................... 61
Figura 5.2 – Estação experimental TMS320C2000 e microcontrolador. ............................. 63
Figura 5.3 – Visão geral do protótipo montado. ................................................................... 63
Figura 5.4 – Registros de transições/comutações e distorções do sinal na saída. ................ 65
Figura 5.5 – Formas de onda no tempo e espectro para RCm = 0 s (alto), 10 µs, 80 µs
e 640 µs. .......................................................................................................... 67
Figura 5.6 – Limites de correntes harmônicas da Norma IEEE-519/92 atendidos pelo
sistema. ........................................................................................................... 69
Figura 5.7 – Histogramas da duração dos pulsos de chaveamento. ..................................... 70
Figura 5.8 – Diagramas da frequência acumulada da duração dos pulsos de
chaveamento. .................................................................................................. 71
Figura 5.9 – Registros de transições/comutações, DHT e frequência média de
chaveamento em função do salto máximo dos elementos na fila cruzada
de comutação. ................................................................................................. 73
Figura 5.10 – Formas de onda no tempo para RCm = 10 µs e SFm = 3. ............................. 74
Figura 5.11 – Espectro de VC1 para RCm = 10 µs e SFm = 3. ............................................. 75
Figura 5.12 – Formas de onda no tempo e espectros de VC1 para SFm = 0 e SFm = 3. ...... 75
Figura 5.13 – Relação entre a frequência média e da tensão CA de VC1 com o valor
do salto máximo dos elementos na fila de comutação. ................................... 76
Figura 5.14 – Respostas ao degrau de carga sem alterações nos parâmetros do
sistema. ........................................................................................................... 77
Figura 5.15 – Respostas ao degrau de carga com alteração no ganho do controlador. ........ 78
Figura 5.16 – Respostas ao degrau de carga com alteração no ganho do controlador. ........ 79
Figura 5.17 – Formas de onda no tempo e espectro para RCm = 0 s (alto), 10 µs e
80 µs................................................................................................................ 81
Figura 5.18 – Limites de correntes harmônicas da Norma IEEE-519/92 atendidos pelo
sistema com retificador e filtro indutivo na carga. ......................................... 83
Figura 5.19 – Formas de onda no tempo e espectro com carga retificada em meia
onda. ................................................................................................................ 84
Figura 5.20 – Formas de onda no tempo e espectro com carga retificada em meia
onda e alteração no ganho do controlador. ..................................................... 85
Figura 5.21 – Inserção de curto-circuito para operação em contingência. ........................... 87
Figura 5.22 – Registros de transições/comutações e frequência média sob operação
normal e em contingência. .............................................................................. 88
Figura 5.23 – Formas de onda no tempo e espectro durante a operação em
contingência. ................................................................................................... 90
Figura 5.24 – Limites de correntes harmônicas da Norma IEEE-519/92 atendidos pelo
sistema em contingência comparados com a operação normal. ..................... 91
Figura 6.1 – Circuito de referência para a aplicação simulada. ............................................ 93
Figura 6.2 – Circuito elaborado para simulação computacional. ......................................... 95
Figura 6.3 – Circuito de estudo (Equivalente monofásico), sem o filtro ativo de
potência. .......................................................................................................... 96

xviii
Figura 6.4 – Possibilidades avaliadas para determinação do ponto ótimo. .......................... 99
Figura 6.5 – Resposta do circuito de estudo do controlador da corrente do filtro.............. 100
Figura 6.6 – Influência do modo de operação na qualidade da corrente da rede. .............. 102
Figura 6.7 – Registros de transições/comutações e distorções do sinal na saída. .............. 104
Figura 6.8 – Formas de onda no tempo para RCm = 0 (alto), 40 µs e 320 µs. .................. 105
Figura 6.9 – Espectros e distorções da corrente da rede em função de RCm. .................... 106
Figura 6.10 – Registros de transições/comutações, DHT e frequência média de
chaveamento em função do salto máximo dos elementos na fila cruzada
de comutação. ............................................................................................... 109
Figura 6.11 – Relação entre a frequência média e da tensão CA de VC1 com o valor
do salto máximo dos elementos na fila de comutação. ................................. 110
Figura 6.12 – Registros de transições/comutações e distorções do sinal na saída, em
função de fa. .................................................................................................. 112
Figura 6.13 – Operação do sistema com bloqueio do chaveamento condicional. .............. 114
Figura A2.1 – Diagrama operacional simplificado dos módulos. ...................................... 132
Figura A2.2 – Circuito de monitoração da tensão VC+ e proteção contra sobretensão. .... 134
Figura A2.3 – Circuito de proteção contra sobretensão e sobrecorrente. ........................... 135
Figura A2.4 – Circuito de condicionamento da corrente do filtro...................................... 136
Figura A2.5 – Circuito de condicionamento da tensão da rede, da corrente do filtro e
acionamento dos relés. .................................................................................. 137
Figura A2.6 – Fluxograma da operação da proteção e partida. .......................................... 138
Figura A7.1 – Circuito equivalente monofásico. ................................................................ 187
Figura A7.2 – Circuito simplificado de alimentação do PAC(a) e diagrama
vetorial(b)...................................................................................................... 189

xix
xx
Lista de tabelas

Tabela 1.1 – Limites máximos de distorção da corrente conforme Norma


IEEE-519/92. .................................................................................................... 6
Tabela 2.1 – Comparações entre as topologias dos conversores multiníveis. ...................... 11
Tabela 2.2 – Possíveis estados da célula do inversor multinível. ......................................... 13
Tabela 3.1 – Evolução da possibilidade de ocorrer uma transição redundante no
sistema PS-PWM. ........................................................................................... 27
Tabela 3.2 – Relacionamento entre VC, VC* e IC para o chaveamento condicional. ........... 30
Tabela 5.1 – Funções dos módulos do circuito experimental............................................... 62
Tabela 5.2 – Registros de transições/comutações e distorções do sinal na saída. ................ 65
Tabela 5.3 – Registros de transições/comutações, distorções, frequência média de
chaveamento e tensão CA no capacitor da célula 1 em função do salto
máximo dos elementos na fila cruzada de comutação. ................................... 73
Tabela 5.4 – Distorções da corrente da rede com alteração no ganho do controlador. ........ 86
Tabela 5.5 – Registros de transições/comutações e frequência média. ................................ 89
Tabela 6.1 – Valores regulares do sistema equivalente monofásico. ................................... 96
Tabela 6.2 – Valores dos componentes do circuito de estudo. ............................................. 96
Tabela 6.3 – Influência de “L_rede” na qualidade da energia.............................................. 97
Tabela 6.4 – Influência do modo de operação na qualidade da corrente da rede. .............. 101
Tabela 6.5 – Registros de transições/comutações e distorções do sinal na saída. .............. 103
Tabela 6.6 – Registros de transições/comutações, distorções do sinal na saída,
frequência média e componente alternada da tensão VC1, em função de
SFm. .............................................................................................................. 108
Tabela 6.7 – Registros de transições/comutações e distorções do sinal na saída em
função de fa. .................................................................................................. 111
Tabela A2.1 – Características dos elementos adicionais. ................................................... 132
Tabela A2.2 – Características da carga. ............................................................................. 133

xxi
xxii
Lista de abreviaturas, siglas, símbolos e acrônimos

(Em ordem alfabética. Inclui a página onde o intitulativo é citado pela primeira vez)

fs – Frequência média de chaveamento (p. 4)


ChA – Chave do ramo “A”, complementar (p. 12)
AF – Alta Frequência (p. 11)
BF – Baixa Frequência (p. 11)
C – Capacitância da célula do conversor multinível (p. 59)
ChA – Chave do ramo “A” (p. 12)
ChB – Chave do ramo “B” (p. 13)
DHT – Distorção Harmônica Total (p. 4)
DHTp – Distorção Harmônica Total ponderada (p. 4)
difiltro – Derivada da corrente do filtro de acoplamento (p. 44)
DLL – Dynamic Link Library (biblioteca de vínculo dinâmico) (p. 95)
DT – Distorção Total (p. 3)
f1 – Frequência fundamental da corrente da rede (p. 44)
fa – Frequência de amostragem (p. 58)
FIR – Finite Impulse Response (resposta ao impulso finita) (p. 57)
fPWM – Frequência do modulador PWM (p. 44)
GIrede – Ganho do transdutor da corrente da rede (p. 49)
GVrede – Ganho do transdutor da tensão da rede (p. 48)
IC – Corrente instantânea na célula (p. 28)
icarga – Corrente na carga do sistema (p. 20)
Icélula – Corrente na célula (p. 13)
ierro – Erro de corrente (p. 98)
ifiltro – Corrente no filtro ativo de potência (p. 20)
IfonteCC – Corrente no barramento CC da célula (p. 13)
IL – Corrente na carga (p. 5)
irede – Corrente na rede de alimentação (p. 20)
ISC – Corrente de curto circuito (p. 5)
k – Número de níveis (p. 15)
Kffw – Constante da rede feedforward (p. 48)
KiCF – Constante integral do controlador da corrente do filtro (p. 48)
KiVC – Constante integral do controlador da tensão nos capacitores (p. 59)
KMD – Constante de linearização da média discreta (p. 55)
KpCF – Constante proporcional do controlador da corrente do filtro (p. 48)
KpVC – Constante proporcional do controlador da tensão nos capacitores (p. 59)
Lf – Indutância do filtro de acoplamento (p. 44)
Lj – Largura da janela do filtro de média móvel (p. 57)
m(t) – Sinal modulante (p. 46)

xxiii
ma(t) – Sinal modulante amostrado (p. 46)
mf – Índice de modulação em frequência (p. 44)
n – Número de células (p. 15)
N_am – Número de amostras (p. 64)
N_ce – Número de comutações executadas (p. 64)
N_cn – Número de ciclos neutros (p. 64)
N_tp – Número de transições postergadas (p. 64)
N_tr – Número de transições redundantes (p. 64)
N_ts – Número de transições suprimidas (p. 64)
nMD – Número de níveis lógicos da média discreta (p. 55)
Nptr – Número de instantes com possibilidade de ocorrer transição redundante
(p. 27)
Ɵ – Defasagem angular (p. 17)
P1 – Portadora de número um (p. 25)
PAC – Ponto de Acoplamento Comum (p. 21)
PICF – Controlador da corrente do filtro ativo (p. 41)
PIVC – Controlador da tensão nos capacitores das células (p. 41)
PS-PWM – Phase shifted Pulse Width Modulation (PWM de fase deslocada) (p. 16)
Q – Fator de qualidade do indutor de acoplamento (p. 45)
r – Número de células em redundância (p. 35)
RCm – Retardo Máximo da Comutação (p. 31)
RefI – Chave seletora da referência da forma de onda da corrente da rede (p. 42)
Rf – Resistência do fio do indutor de acoplamento (p. 45)
Rfoc – Referência para a forma de onda da corrente da rede (p. 42)
S – Potência aparente do sistema (p. 44)
SBU – Sistema de Bibliotecas da Unicamp (p. 6)
SFm – Máximo de saltos na fila cruzada de comutação (p. 40)
STATCOM – Static Synchronous Compensator (Compensador síncrono estático) (p. 33)
T – Período (p. 16)
t0 – Instante inicial de uma transição (p. 29)
Ta – Período de amostragem (p. 46)
TDD – Total Demand Distortion (distorção demandada total) (p. 5)
VC MD – Média linearizada dos valores das tensões nos capacitores (p. 56)
VC – Tensão instantânea no capacitor da célula (p. 28)
VC’ – Valor lógico da tensão no capacitor (p. 54)
VC’MD – Média discreta dos valores lógicos das tensões nos capacitores (p. 55)
VC1 – Flutuação da tensão no capacitor da célula 1 (p. 74)
vcarga – Tensão na carga do sistema (p. 19)
Vcélula – Tensão na saída da célula (p. 13)
vFAP – Tensão do filtro ativo de potência (p. 21)
vFAS – Tensão do filtro ativo série (p. 19)
vffw – Tensão de excitação da rede feedforward (p. 47)
vfiltro – Tensão no indutor de acoplamento e filtragem (p. 21)
vrede – Tensão na rede de alimentação (p. 19)
vref – Tensão de referência (p. 25)

xxiv
vseno – Tensão senoidal de referência (p. 48)
δ – Razão cíclica (p. 16)
δe – Ciclo estreito de comutação (p. 35)
ΔIcarga – Variação da corrente da carga (p. 44)
ΔIFAP – Variação da corrente do filtro ativo de potência (p. 44)
ΣCF – Sinal do controlador da corrente do filtro (p. 48)
ϕMCF – Margem de fase do controlador da corrente da rede (p. 50)
ϕMVC – Margem de fase do controlador da tensão nos capacitores (p. 60)
ωcCF – Frequência de corte do controlador da corrente da rede (p. 49)
ωcVC – Frequência de corte do controlador da tensão nos capacitores (p. 59)
ωf – Frequência de operação do filtro de janela móvel (p. 58)

xxv
xxvi
Sumário

Agradecimentos ..................................................................................................................... ix
Resumo ................................................................................................................................ xiii
Abstract................................................................................................................................. xv
Lista de figuras ................................................................................................................... xvii
Lista de tabelas .................................................................................................................... xxi
Lista de abreviaturas, siglas, símbolos e acrônimos .......................................................... xxiii
Sumário............................................................................................................................. xxvii
Capítulo 1 ............................................................................................................................... 1
Apresentação ......................................................................................................................... 1
1.1 Contexto ....................................................................................................................... 1
1.2 Organização do Texto................................................................................................... 2
1.2.1. Definição dos termos ........................................................................................ 2
1.2.2. Figuras de mérito .............................................................................................. 3
1.2.3. Organização do conteúdo ................................................................................. 6
1.3 Publicações Associadas ................................................................................................ 7
Capítulo 2 ............................................................................................................................... 9
Inversores Multiníveis e Filtros Ativos de Potência.............................................................. 9
2.1 Inversores multiníveis ................................................................................................ 10
2.1.1. Conversor multinível em cascata.................................................................... 12
2.1.2. Modulação por deslocamento da fase da portadora........................................ 16
2.2 Filtros ativos de potência ............................................................................................ 18
2.2.1. Filtro ativo série .............................................................................................. 19
2.2.2. Filtro ativo em derivação (shunt).................................................................... 20
Capítulo 3 ............................................................................................................................. 23
Sistema Proposto ................................................................................................................. 23
3.1 Algoritmo de chaveamento......................................................................................... 24
3.1.1. Transições redundantes................................................................................... 25
3.1.2. Regras para o chaveamento condicional ........................................................ 27
3.2 Adição de células sobressalentes ativas em redundância ........................................... 32
3.2.1. Equalização da largura dos pulsos .................................................................. 34

xxvii
3.2.2. Organização da ordem de chaveamento ......................................................... 37
Capítulo 4 ............................................................................................................................. 41
Técnicas de Controle ........................................................................................................... 41
4.1 Controle da corrente do filtro ativo ............................................................................ 43
4.1.1. Cálculo do filtro indutivo de acoplamento. .................................................... 43
4.1.2. Modelo do modulador PWM. ......................................................................... 45
4.1.3. Considerações sobre a ação feedforward........................................................ 47
4.1.4. Especificações do controlador da corrente do filtro ativo. ............................. 48
4.2 Controle da tensão nos capacitores das células .......................................................... 50
4.2.1. Cálculo dos capacitores dos barramentos CC. ............................................... 51
4.2.2. Considerações sobre o controlador de corrente C(s). ..................................... 53
4.2.3. Cálculo da média discreta. .............................................................................. 53
4.2.4. Equacionamento do filtro passa-baixa............................................................ 56
4.2.5. Especificações do controlador das tensões nos barramentos CC. .................. 58
Capítulo 5 ............................................................................................................................. 61
Montagem e Resultados Experimentais .............................................................................. 61
5.1 Circuito montado em laboratório ................................................................................ 61
5.1.1. Organização dos módulos............................................................................... 61
5.2 Resultados experimentais ........................................................................................... 64
5.2.1. Influência do retardo máximo da comutação ................................................. 64
5.2.2. Influência do salto máximo dos elementos na fila cruzada de comutação ..... 72
5.2.3. Análise da resposta ao degrau de carga .......................................................... 77
5.2.4. Avaliação de outros tipos de carga e influência do controlador da tensão na
qualidade do sinal ........................................................................................... 80
5.2.5. Operação em contingência.............................................................................. 86
Capítulo 6 ............................................................................................................................. 93
Simulações da Aplicação em Média Tensão Industrial ....................................................... 93
6.1 Plataforma de simulação............................................................................................. 94
6.2 Avaliação do alimentador e carga .............................................................................. 96
6.3 Análise da ação feedforward e do sinal de referência para a forma de onda da
corrente da rede ................................................................................................................ 97
6.3.1. Avaliação do controlador de corrente do filtro ............................................... 98
6.3.2. Avaliação da influência do modo de operação na qualidade da corrente da
rede ............................................................................................................... 101

xxviii
6.4 Respostas computacionais ........................................................................................ 103
6.4.1. Influência do retardo máximo da comutação ............................................... 103
6.4.2. Influência do salto máximo dos elementos na fila cruzada de comutação ... 107
6.4.3. Análise da resposta do sistema em função da frequência de amostragem ... 110
6.4.4. Resposta do sistema com o bloqueio do chaveamento condicional ............. 113
Capítulo 7 ........................................................................................................................... 115
Conclusões ......................................................................................................................... 115
7.1 Conclusões Finais ..................................................................................................... 115
7.2 Principais contribuições do trabalho......................................................................... 116
7.3 Sugestões para trabalhos futuros .............................................................................. 117
Referências ......................................................................................................................... 121
Apêndices ........................................................................................................................... 125
A1 Listagem do programa YokoGraf ............................................................................. 125
A2 Descrição do circuito montado no laboratório.......................................................... 132
A3 Código fonte do programa SRCC ............................................................................. 140
A4 Especificações dos componentes do esquema de simulação .................................... 162
A5 Script de cálculo da DHT, espectrograma e frequência média de chaveamento ...... 165
A6 Código fonte da DLL do esquema de simulação ...................................................... 170
A7 Avaliação dos parâmetros do usuário #3 .................................................................. 187

xxix
xxx
Capítulo 1

Capítulo 1

Apresentação

1.1 Contexto
A presença intensiva de cargas elétricas não-lineares tem levado as distorções
harmônicas a níveis não aceitáveis para uma operação de qualidade do sistema elétrico [1]
devido, principalmente, à consequente distorção da tensão [2].
Soluções para os sistemas de energia elétrica são, atualmente, desenvolvidas
por meio da eletrônica de potência, acompanhando o amadurecimento da tecnologia dos
semicondutores de potência e os arranjos que os permitem trabalharem com maiores
valores de corrente e tensão. Nestas soluções, estão os filtros ativos de potência para a
compensação de reativos e harmônicos e os dispositivos de condicionamento aplicados em
redes de energia, que permitem, dentre várias funções, controlar a tensão, aumentar a
capacidade de transmissão, melhorar a estabilidade transitória através da injeção ou
absorção de energia reativa do sistema de alimentação etc. [3].
Em processos industriais, com vistas a atingir níveis mais altos de produção,
com maior eficiência e redução dos custos, é uma questão-chave que os sistemas sejam
tolerantes a falhas e tenham a confiabilidade garantida. Em tais situações, quando se fazem
necessários conversores eletrônicos de potência, especialmente em aplicações em média
tensão industrial, os inversores multiníveis são particularmente adequados por causa da sua
capacidade de distribuir a tensão a ser bloqueada entre vários dispositivos conectados em
série, o que permite operar com tensões mais altas. Além disso, é possível produzir uma
forma de onda alternada de alta qualidade, mesmo utilizando baixa frequência de
comutação [4] [5] [6].
Nas aplicações que não envolvem o fornecimento de potência ativa, como
compensadores de reativos e filtros ativos, os circuitos dos conversores multiníveis

1
Apresentação

permitem substituir as fontes CC por capacitores. Porém, atenção especial deve ser
dedicada ao balanceamento das tensões nestes elementos.
Neste trabalho, são apresentadas soluções integradas que permitem minimizar e
equalizar as comutações dos dispositivos semicondutores de potência e, ao mesmo tempo,
regular a tensão nos barramentos CC, sem perder a qualidade da forma de onda reproduzida
pelo conversor.

1.2 Organização do Texto

1.2.1. Definição dos termos


Para facilitar o entendimento deste trabalho são reservadas algumas palavras,
cujos significados serão aplicados de forma restrita às condições específicas da operação do
sistema apresentado.
Transição: em sistemas digitais, entende-se como transição a mudança de
estado de uma determinada variável lógica. Neste trabalho, o termo transição será adotado
para referenciar exclusivamente as mudanças de estados lógicos do conversor AD presente
na entrada do circuito.
Comutação: assim como o termo transição está reservado para as leituras do
conversor AD na entrada do circuito, a palavra comutação será usada exclusivamente para
as alterações de estados lógicos da saída do circuito, composto pelas chaves
semicondutoras e seus dispositivos de acionamento.
Postergação: a operação de um conversor multinível regular comuta as chaves
da saída do circuito em função direta e imediata das transições da entrada. O processamento
apresentado retarda as transições da entrada, podendo, ou não, acarretar numa comutação.
Para a transição de entrada que aguarda a habilitação para realizar uma comutação é dado o
nome de transição postergada. Entende-se que quem está em estado de postergação é a
saída, pois a entrada já sofreu a transição. Ainda assim, por se tratar de um processamento
do sinal da entrada do circuito, o termo postergação estará a partir de então associado às
transições da entrada do circuito.
Supressão: as transições postergadas que não realizaram comutações na saída
do circuito serão chamadas de transições suprimidas. Novamente, sabe-se que a transição

2
Capítulo 1

de fato ocorreu e pelo motivo explicado anteriormente, dar-se-ão às transições desta


natureza a denominação de suprimidas.
Redundância: considerando que as células que compõem o conversor
multinível podem assumir três diferentes estados (ligado em tensão positiva, desligado ou
ligado em tensão negativa) e são acionadas por uma variável lógica de dois bits, que
permite o controle de quatro estados distintos, identifica-se duas possibilidades para manter
a célula no estado lógico desligado. As transições que levam a célula de um estado lógico
desligado para o outro estado lógico, também desligado, são chamadas transições
redundantes. Destaca-se que o sistema proposto dispõe de um número de células superior
ao número efetivamente necessário para sintetizar os níveis de tensões processados. As
células em número excedente são chamadas de células redundantes. Entende-se que a
situação fará a distinção do uso do termo “redundância” sem ambiguidade.
Ciclo Neutro: sabendo-se que a taxa de amostragem adotada é superior à
frequência de chaveamento do sistema, é natural que um dado valor digitalizado de uma
amostra seja idêntico ao da amostra anterior. Neste caso, o processamento deve manter o
estado em que se encontra e não deve executar nenhuma tarefa além de atualizar os
integradores dos controladores e esperar pela próxima amostra.
Contingência: o uso de um número de células acima da quantidade mínima
necessária promove ao circuito maior confiabilidade que é melhor explorada caso exista a
possibilidade de substituição de células com o circuito em funcionamento. O
funcionamento do circuito com o número reduzido de células recebe o nome de operação
em contingência.

1.2.2. Figuras de mérito


As avaliações dos resultados experimentais e também das respostas obtidas por
meio da simulação são efetuadas pelas seguintes figuras de mérito:
DT: Distorção Total. Avalia a distorção dos sinais considerando todas as
frequências, inclusive inter-harmônicas, utilizando-se a transformada de Fourier para
determinar o valor da componente fundamental. A distorção total é o indicador mais
rigoroso para avaliação da qualidade dos sinais e é expressa pela Equação (1.1):

3
Apresentação

= − 1 . 100% (1.1)

Onde:
I: é a corrente eficaz no circuito, em ampères; e
I1: é a corrente eficaz da componente fundamental, em ampères.
DHT: Distorção Harmônica Total. Calculada através das amplitudes das
harmônicas obtidas pela transformada de Fourier. A DHT é amplamente adotada para a
avaliação da qualidade dos sinais, inclusive pela Norma IEEE 519-1992 [2] na qual serão
pautadas as avaliações das respostas deste trabalho e é expressa como mostra a Equação
(1.2):


= . 100% (1.2)

Onde:
h: é a ordem da harmônica;
Ih: é a corrente da harmônica de ordem h, em ampères; e
I1: é a corrente da componente fundamental, em ampères.
DHTp: Distorção Harmônica Total ponderada. Considera a posição dos
harmônicos, calculados através da transformada de Fourier, no espectro de frequências.
Sabendo-se que a qualidade de um sinal restaurado por um filtro ativo de potência depende
fundamentalmente das frequências de menor ordem, já que aquelas de frequências mais
altas podem ser tratadas, por elementos passivos com menor custo, ponderar a distorção
harmônica total permite avaliar a qualidade da resposta obtida com foco na aplicação do
sistema. A DHTp é expressa como visto na Equação (1.3):

∑ (1.3)
= . 100%

fs: frequência média de chaveamento. Calculada para cada chave, por meio
da relação do número de comutações, da chave em questão, pelo dobro do tempo da janela
de amostragem. São computadas como comutações positivas as variações do sinal em nível
lógico zero, que excedem 15% e atingem 85 % do valor nominal equivalente ao nível

4
Capítulo 1

lógico um. As comutações negativas são computadas quando o sinal decai de 85 % para
15 % do valor nominal equivalente ao nível lógico um. O intervalo de tempo entre duas
comutações consecutivas é denominado pulso, independentemente do nível do sinal.
Para executar a transformada rápida de Fourier, é efetuado o ajuste do número
de amostras em uma quantidade de pontos igual a 2n, onde n é o maior inteiro que torna o
número de pontos a serem processados igual ou menor que o número de amostras tomadas
para o processamento. Em seguida, o algoritmo calcula o valor do sinal para cada ponto,
através da interpolação dos valores das amostras adjacentes. Uma vez que as amostras são
tomadas com intervalo múltiplo inteiro dos ciclos da frequência fundamental, não há
necessidade do uso de funções de ponderações das janelas de amostragem.
Diversas respostas são apresentadas também na forma de espectrogramas e
diagramas de frequências acumuladas, obtidos por meio da rotina computacional
“YokoGraf”, desenvolvida para processar no programa Matlab os dados registrados em
arquivos. O script desta rotina executa os equacionamentos das figuras de mérito
apresentadas e está listado no Apêndice A1.
Os resultados são comparados com os limites de distorção da corrente para
sistemas de distribuição conforme especifica a seção 10.4 da Norma IEEE-519/92. Estes
limites são baseados no valor da carga e na capacidade do sistema onde esta carga está
conectada, através da relação entre a corrente de curto-circuito, ISC e a corrente na carga, IL,
no ponto de acoplamento comum do sistema. A Tabela 1.1 reproduz os limites máximos de
distorção da corrente para harmônicas de ordem ímpar. As harmônicas de ordem par são
limitadas em 25 % do limite da harmônica de ordem ímpar superior. A grandeza TDD,
Total Demand Distortion, reporta a distorção harmônica de corrente em porcentagem da
máxima demanda da corrente da carga. Este índice será adotado como referência para a
DHT apurada nos resultados apresentados pelo sistema. Os intervalos da relação ISC/IL em
que os limites são aplicados serão identificados por uma coluna adicional “Faixa”,
adicionada para referências rápidas que serão efetuadas.

5
Apresentação

Tabela 1.1 – Limites máximos de distorção da corrente conforme Norma IEEE-519/92.


Faixa ISC/IL <11 11≤h<17 17≤h<23 23≤h<35 35≤h TDD
1 <20 4,0 2,0 1,5 0,6 0,3 5,0
2 20<50 7,0 3,5 2,5 1,0 0,5 8,0
3 50<100 10,0 4,5 4,0 1,5 0,7 12,0
4 100<1000 12,0 5,5 5,0 2,0 1,0 15,0
5 >1000 15,0 7,0 6,0 2,5 1,4 20,0

1.2.3. Organização do conteúdo


Neste capítulo, foi efetuada a contextualização preliminar do trabalho. A seguir,
uma breve descrição da organização do conteúdo explorado e a relação das publicações
associadas.
O segundo capítulo aborda princípios de inversores multiníveis e de filtros
ativos de potência, com foco nos fundamentos tecnológicos nos quais este trabalho se
ampara.
No capítulo 3 são propostas as inovações no sistema estudado, com destaque
aos aperfeiçoamentos conquistados e suas limitações.
O capítulo 4 descreve as técnicas de controle aplicadas ao sistema
desenvolvido. O sistema é matematicamente modelado.
No capítulo 5 é apresentado o circuito montado no laboratório e discutem-se os
resultados obtidos.
No capítulo 6 estendem-se as análises, por meio de simulação computacional,
para aplicações de elevada potência.
Por fim, no capítulo 7, são apresentadas as conclusões finais do trabalho,
sintetizadas suas principais contribuições e relacionada uma série de sugestões para futuras
pesquisas.
Após as referências bibliográficas, segue uma seção de apêndices, com
informações úteis para os pesquisadores interessados em reproduzir o sistema ou obter o
detalhamento de tópicos abordados.
Aplicou-se neste trabalho a formatação recomendada pelo Sistema de
Bibliotecas da Unicamp – SBU [7] e pela Norma NBR 14724 da Associação Brasileira de

6
Capítulo 1

Normas Técnicas [8]. Exceção feita às referências e citações que seguem o padrão IEEE
[9].

1.3 Publicações Associadas


Apresentação do trabalho “Modulation strategy for minimizing commutations
and capacitor voltage balancing in symmetrical cascaded multilevel converters” de M. B.
Alvarenga e J. A. Pomilio no IEEE International Symposium on Industrial Electronics -
ISIE 2011, realizado na Gdańsk University of Technology, Gdansk, Polônia entre os dias 27
e 30 de junho de 2011 [10].
Apresentação do trabalho “Analysis of pulse suppression in PWM modulation
for symmetric cascaded multilevel inverters” de M. B. Alvarenga e J. A. Pomilio no 37th
Annual Conference on IEEE Industrial Electronics Society - IECON 2011, realizado no
Crown Conference Centre, Melbourne, Austrália, entre os dias 7 e 10 de novembro de 2011
[11].
Submissão do artigo “Voltage Balancing and Commutation Suppression in
Symmetrical Cascade Multilevel Converter for Power Quality Applications” de M. B.
Alvarenga e J. A. Pomilio na IEEE Transactions on Industrial Electronics, em 27 de maio
de 2013.

7
Apresentação

8
Capítulo 2

Capítulo 2

Inversores Multiníveis e Filtros Ativos de Potência

O inversor é uma estrutura capaz de fornecer uma tensão, ou corrente, alternada


com frequência, forma de onda e amplitude definidas por algum sistema de comando, a
partir de uma alimentação em corrente contínua. O tipo do inversor é caracterizado pela
grandeza disponibilizada em seus terminais CC. Assim, um inversor tipo fonte de tensão
tem no lado CC uma fonte de tensão, enquanto um inversor tipo fonte de corrente tem uma
fonte de corrente, conforme ilustra a Figura 2.1.

Figura 2.1 – Inversores de tensão (a) e de corrente (b) [12].


A fonte de alimentação de um inversor pode estar associada a elementos
passivos armazenadores de energia: capacitores ou indutores. As chaves utilizadas nas
pontes dos circuitos inversores devem estar aptas a ligarem e desligarem, conforme os
comandos recebidos.
No inversor de tensão, utilizam-se diodos em paralelo com as chaves para
garantir a bidirecionalidade do sentido da corrente, necessária para o correto funcionamento
do circuito [13]. No inversor tipo fonte de corrente, os diodos são dispostos de forma a
evitar danos nas chaves pela tensão reversa a que será submetida.
A operação de um inversor é limitada a uma faixa de potência, decorrente
principalmente dos dispositivos semicondutores utilizados e que operam como
interruptores. Esta limitação relaciona-se às capacidades de bloqueio de tensão, da
condução de corrente e da velocidade da comutação [12]. Utiliza-se das associações em

9
Inversores Multiníveis e Filtros Ativos de Potência

série das chaves para superar os limites individuais de bloqueio das tensões e associações
em paralelo para aumentar a capacidade de condução da corrente.

2.1 Inversores multiníveis


Em virtude da capacidade dos inversores multiníveis de operar em tensões
elevadas sem dispositivos de comutação ligados em série, as pesquisas sobre este inversor
passaram a receber grande atenção em aplicações de maior tensão. Além disso, com o
aumento dos níveis de tensão, a tensão de saída do inversor contém menos harmônicas e
aproxima-se de uma forma de onda senoidal, eventualmente desejada [14]. A pesquisa
publicada por Rodríguez et al. [15] data a patente de inversores multiníveis em 1975 [16] e
cita que o termo multinível foi introduzido por Nabae et al. [17] no início da década de
1980. A publicação versa sobre topologias, controles e aplicações de inversores multiníveis,
que permanecem como bases para todas as inovações que sucederam.
A Figura 2.2 apresenta a estrutura elementar de um inversor multinível.
Manipulando a chave “a” adequadamente ao longo do tempo, sintetiza-se uma tensão
alternada com características que se aproximam da referência que comanda tal
manipulação.

Figura 2.2 – Estrutura elementar de um conversor multinível.


Das diversas topologias de inversores multiníveis, três são consideradas as mais
importantes [18]: neutro grampeado, também conhecido pelo termo diodo grampeado;

10
Capítulo 2

capacitor grampeado, também chamado de capacitor flutuante; e com ponte-H em cascata,


que se classificam em simétricos ou assimétricos conforme se observa, ou não, a igualdade
das tensões das fontes CC. Dependendo da aplicação, a topologia do conversor multinível
pode ser escolhida levando em conta os fatores apresentados na Tabela 2.1 [19], com
alterações referentes aos pontos críticos observados para o sistema proposto.

Tabela 2.1 – Comparações entre as topologias dos conversores multiníveis.


Capacitor Ponte-H Simétrica
Neutro Grampeado
Grampeado em Cascata
Necessidades Diodos de
Capacitores adicionais Fontes CC isoladas
específicas grampeamento
Modularidade Baixa Alta Alta
Complexidade de
Baixa Média Alta
implementação
Tolerância à faltas Difícil Fácil Fácil
Requer um grande Requer um grande
número de número de
Requer fontes CC
Ponto crítico componentes para uma componentes para uma
isoladas
quantidade maior de quantidade maior de
níveis níveis
Relevantes publicações classificam as estratégias de modulações para os
conversores multiníveis de acordo com a frequência de chaveamento [15] e [20] ou de
acordo com o domínio de execução do algoritmo de modulação [19], conforme apresentado
resumidamente no diagrama da Figura 2.3, com a inclusão da indicação da frequência de
chaveamento por meio das siglas BF, para as modulações que operam em baixa frequência,
tal qual a ordem da componente fundamental da rede e com AF para moduladores que
chaveiam em alta frequência.

Figura 2.3 – Classificação da modulação dos inversores multiníveis.

11
Inversores Multiníveis e Filtros Ativos de Potência

Por causa da maturidade das pesquisas sobre os inversores multiníveis, observa-


se vasto número de publicações, inclusive na língua portuguesa [21]. Tal diversidade é
observada em [22] que descreve os conversores multiníveis em cascata, com foco na
classificação, terminologia e aplicação, ora apresentados de forma sucinta. Portanto, as
análises pormenorizadas do inversor multinível que seguem, concentram-se nas estruturas e
processos que sustentam os conceitos do sistema proposto.

2.1.1. Conversor multinível em cascata


O conversor multinível em cascata é o que apresenta o menor número de
componentes para a obtenção da mesma quantidade de níveis [21]. O inversor multinível
em cascata consiste em uma série de pontes-H associadas a fontes de tensão CC
independentes. Ao conjunto formado por uma ponte-H completa e sua respectiva fonte CC
é dado o nome de célula. Este conjunto está ilustrado na Figura 2.4.

IfonteCC ChA ChB


Icélula

VCC Vcélula

ChA ChB

Figura 2.4 – Arranjo de uma célula inversora multinível.


Denomina-se ramo o par de chaves e seus respectivos diodos, ligados em série
entre si e à fonte CC. Na Figura 2.4, ChA e ChA formam um ramo. Destaca-se que o
acionamento simultâneo de ambas as chaves de um mesmo ramo é proibido, pois esta ação
coloca em curto-circuito a fonte de tensão. Do mesmo modo, abrir ambas as chaves é uma
ação inútil para bloquear a corrente, devido à presença dos diodos. Então, a operação das
chaves de um mesmo ramo é efetuada por um sinal complementar: ativando a chave
superior, desliga-se a inferior e vice-versa. Esta operação deve considerar os diferentes
tempos para condução e abertura, naturais das chaves semicondutoras. Nestes termos, os
estados da célula podem ser definidos considerando apenas uma chave de cada ramo. A
Tabela 2.2 apresenta as quatro combinações possíveis do acionamento de uma célula,

12
Capítulo 2

representadas pelos comandos aplicados às chaves ChA e ChB, nas quais o valor 1 indica
que a chave está em condução e 0, desligada.

Tabela 2.2 – Possíveis estados da célula do inversor multinível.


ChA ChB Estado Vcélula IfonteCC
0 0 0 0 0
0 1 -1 –Vcc –Icélula
1 0 1 +Vcc +Icélula
1 1 0 0 0
Aplicando o mesmo comando simultaneamente em ambas as chaves faz que a
saída da célula entre em curto-circuito, a tensão da saída se anule e a fonte de tensão CC
seja isolada, resultados apontados nas linhas 1 e 4 da Tabela 2.2. Ativando ChA e
desligando ChB (Tabela 2.2, linha 3) a fonte de tensão será inserida na saída da célula,
impondo a tensão Vcc e se sujeitando à corrente da célula. Ligando ChB e desligando ChA,
ocorre a mesma conexão da fonte CC à saída da célula, porém com a polaridade invertida,
como mostra a segunda linha da Tabela 2.2.
Verifica-se que apesar de quatro combinações de acionamento, apenas três
estados, ou níveis, são obtidos com uma célula. A expansão do número de níveis de um
inversor multinível é obtida pela associação em série de células, conforme a topologia
apresentada na Figura 2.5.

13
Inversores Multiníveis e Filtros Ativos de Potência

Figura 2.5 – Topologia do inversor multinível em cascata.


Os inversores multiníveis em cascata assimétrico utilizam fontes com diferentes
valores de tensão CC, o que permite maior número de níveis da tensão de saída, para um
mesmo número de células e, consequentemente, geram um sinal da saída com menor
conteúdo harmônico.
Obtém-se o maior número de níveis na saída escolhendo as tensões na relação
ternária, na forma:

{ , , } = ,3 , 3( )
(2.1)

Um inversor multinível em cascata assimétrico ternário com 3 células, por


exemplo, gera 27 níveis de tensões na saída, não havendo, portanto, combinações
redundantes.
A relação ternária faz que a potência do inversor se concentre nas células de
maior tensão, assim como se exige das células de menor tensão uma frequência de

14
Capítulo 2

chaveamento maior. Para compensar esse desarranjo, a construção de cada célula atende às
necessidades específicas de trabalho e impede a modularização.
Os inversores multiníveis em cascata simétrica utilizam fontes CC de mesma
tensão. Fazendo uso de estratégia de modulação adequada, são uniformizadas as condições
de trabalho em todas as células, de tal forma que as exigências construtivas obedeçam a
parâmetros únicos. O inversor goza nesta condição dos benefícios da estrutura modular:
todas as células são iguais e intercambiáveis entre si, favorecendo a manutenção do
equipamento e reduzindo os custos de aquisição de módulos sobressalentes para reposição.
O número de níveis, k, sintetizados por um inversor multinível em cascata
simétrica com n células é expresso pela equação:

= 2 + 1 (2.2)

Verifica-se que, para um inversor com três células, por exemplo, obtêm-se sete
níveis distintos da tensão de saída.
Operando-se adequadamente as chaves, é possível fazer que as células de um
inversor multinível em cascata forneçam energia ao sistema a ele acoplado, ou absorvam a
energia deste sistema e a armazenem nas fontes CC. Deste modo, o inversor passa a ser
denominado conversor.
Quando utilizados como compensadores de reativos ou filtros ativos de
distorções harmônicas, os conversores multiníveis não necessitam de fontes de potência
ativa e as fontes de tensão CC são normalmente substituídas por capacitores. Nestes casos,
deve ser previsto um processo que garanta a estabilidade das tensões nos barramentos CC,
visto que esta estabilidade é uma característica das fontes de tensão, necessária para o
perfeito funcionamento do circuito, que são substituídas por capacitores.
O processo simplificado para o balanceamento das tensões do barramento CC
[23] atua no ciclo de trabalho do chaveamento das células em função da leitura da tensão
CC neste barramento. Tal processo estende aos transdutores e dispositivos auxiliares a
exigência de isolação requerida pelas fontes, agora substituídas por capacitores.

15
Inversores Multiníveis e Filtros Ativos de Potência

Os processos para manter o balanceamento da tensão dos barramentos CC


assumem configurações variadas e se adaptam à escolha do tipo de modulação adotada
[24].

2.1.2. Modulação por deslocamento da fase da portadora


O sistema estudado adota o processo de modulação por deslocamento da fase
da portadora, conhecido por PS-PWM, Phase shifted Pulse Width Modulation [19]. Esta
estratégia é uma evolução do processo tradicional de modulação por largura de pulso,
apresentado na Figura 2.6, que gera um sinal binário comparando uma portadora triangular
com uma referência desejada.

Figura 2.6 – Modulação PWM tradicional.


A largura do pulso de saída do modulador (Figura 2.6, linha vermelha) varia de
acordo com a amplitude relativa da referência (senoidal) em comparação com a portadora
(triangular). Para que a relação entre o sinal de controle e a tensão média de saída seja
linear, como desejado, a portadora deve apresentar uma variação linear e, além disso, a sua
frequência deve ser, pelo menos, 10 vezes maior do que a modulante, de modo que seja
relativamente fácil filtrar o valor médio do sinal modulado, recuperando a tensão
proporcional à tensão de referência [25].
Na modulação PWM, denomina-se razão cíclica, δ, a relação entre o tempo em
que o sinal PWM está no nível 1 e o período de comutação, T.

16
Capítulo 2

O comando das chaves das células dos conversores multiníveis é executado por
sinais independentes, oriundos de diferentes comparações entre a referência e as portadoras,
como mostra a Figura 2.7.

Figura 2.7 – Modulação PWM bipolar.


O sinal que aciona a chave A é gerado do mesmo modo que o sinal PWM
tradicional, apresentado na Figura 2.6. O complemento do sinal que aciona a chave B é
obtido comparando a referência com o inverso da portadora (Figura 2.7, gráfico superior,
traço alaranjado). Os sinais que acionam as chaves da célula (gráfico central, marrom) são
semelhantes ao PWM tradicional, porém apresentam as razões cíclicas complementares. Na
saída da célula obtém-se o sinal PWM bipolar (gráfico inferior, vermelho), com 3 níveis.
O incremento do número de células, n, para gerar sinal modulado requer o
incremento do número de portadoras. Para isso, aplica-se uma defasagem, Ɵ, uniforme
entre elas:

180°
Ɵ = (2.3)

A modulação PWM por deslocamento de fase da portadora provê condições


equilibradas de funcionamento das células pois, a cada período de chaveamento, todas as
portadoras adicionais serão interceptadas pelo sinal de referência, independentemente de
sua amplitude. Isso implica que todas as células chaveiam na mesma frequência.

17
Inversores Multiníveis e Filtros Ativos de Potência

Figura 2.8 – Modulação PS-PWM multinível.


No gráfico superior da Figura 2.8, estão representadas as portadoras defasadas
conforme a Equação (2.3) e são omitidas as portadoras com inversão da fase. No gráfico
central, é visto que os sinais de comando das chaves apresentam uma similaridade na
resposta, retratando as defasagens das comparações entre o sinal modulante e portadoras.
No gráfico inferior, observa-se que todas as transições não simultâneas dos sinais de
comando afetam o sinal PWM multinível obtido. Para o exemplo ilustrado, com duas
células (n=2), o sinal gerado transita entre 5 níveis de tensão como aponta a Equação (2.2).

2.2 Filtros ativos de potência


A forma de neutralizar as potências reativas e distorcidas, publicada em 1968
[26] é apresentada como uma primeira abordagem a corrigir ativamente o fator de potência
[27]. Outros trabalhos foram apresentados apontando estratégias para a redução de
harmônicas através da injeção de correntes, proposta em 1969 [28], ou pela compensação
do fluxo magnético no núcleo do transformador, 1971 [29]. Porém, foi a publicação da
teoria sobre a potência reativa instantânea por Akagi, Kanazawa e Nabae [30] que
impulsionou novas técnicas de compensação de reativos e redução de harmônicos baseadas
no domínio do tempo, que conferem aos filtros ativos melhor performance.

18
Capítulo 2

Os filtros ativos são caracterizados essencialmente pela associação de


conversores a elementos armazenadores de energia, sob o controle de um processamento
que objetiva compensar componentes harmônicas ou reativas que diferem de uma
determinada referência adotada.
Os filtros ativos podem prover a alimentação como fonte de tensão equipado
com um capacitor no barramento CC ou como fonte de corrente equipado com um indutor.
O conversor tipo fonte de tensão é mais favorável do que o conversor tipo fonte de corrente
em termos de custo, tamanho e rendimento [31].

2.2.1. Filtro ativo série


O objetivo do filtro ativo série é minimizar a distorção da tensão de alimentação
de uma carga, corrigindo as eventuais componentes harmônicas presentes na tensão local
[32]. A Figura 2.9 ilustra a configuração básica de um filtro série.

Figura 2.9 – Configuração básica do filtro ativo série.


Vale lembrar que o filtro ativo série não é capaz de eliminar harmônicos de
corrente gerados pela carga uma vez que este filtro está inserido em série com esta carga
[33].
O controlador do filtro ativo série compara a tensão da rede, Vrede, com uma
referência senoidal, determinando a tensão desejada do filtro ativo em série, VFAS*, que,
aplicada a um conversor tipo fonte de tensão, sintetiza a tensão do filtro, que obedece a
Equação (2.4):

= − (2.4)

19
Inversores Multiníveis e Filtros Ativos de Potência

2.2.2. Filtro ativo em derivação (shunt)


O filtro ativo em derivação retrata o conceito dual do que ocorre com o filtro
série. Enquanto o filtro série constitui-se de uma fonte de tensão inserida em série com a
linha que une a carga à fonte de tensão com objetivo de compensar as distorções da fonte, o
filtro em derivação constitui-se de uma fonte de corrente em paralelo com o sistema, que
permite minimizar as correntes indesejadas geradas pela carga. A Figura 2.10 mostra a
configuração básica de um filtro ativo em derivação.

Figura 2.10 – Configuração básica do filtro ativo em derivação.


Destaca-se que as correntes não desejadas, na maioria dos casos, são os
harmônicos e, em alguns casos, podem ser correntes na frequência fundamental, como os
reativos ou correntes devido ao desequilíbrio das fases em sistemas polifásicos. Assim, o
desafio no projeto de um filtro ativo paralelo, baseado em conversores deste tipo, está na
determinação instantânea da referência de corrente a ser sintetizada [33].
Se o conjunto carga e filtro drena uma corrente senoidal da rede com tensão
distorcida, significa que a carga equivalente vista pela alimentação é um circuito aberto nas
frequências harmônicas, aumentando a possibilidade da ocorrência de ressonância na rede,
por falta de amortecimento [34]. Neste aspecto, adotando a forma de onda da tensão como
referência para a corrente, emula-se uma carga resistiva para a fonte em toda faixa de
frequências e obtém-se maior amortecimento das ressonâncias do sistema.
Adotando a referência adequada para a forma de onda da corrente da rede, o
controle do filtro ativo em derivação computa o valor da corrente do filtro desejada, ifiltro*,
a qual determina a corrente do filtro, conforme a Equação (2.5), que é injetada no sistema.

= − (2.5)

20
Capítulo 2

Por se encontrar em paralelo com o sistema, o valor da corrente ativa que flui
entre a fonte e a carga, a princípio, não interfere na corrente do filtro, que absorve do
sistema apenas a energia ativa correspondente às perdas existentes. No entanto, o filtro
deve suportar uma diferença de potencial compatível com a tensão da rede. Esta condição
beneficia o uso dos conversores multiníveis em cascata, que fracionam a tensão do sistema
em proporções relativas ao número de células nas aplicações em tensão elevada.
Destaca-se que o sistema estudado adota um conversor tipo fonte de tensão,
conecta-se ao ponto de acoplamento comum – PAC por um indutor que age como filtro e
monitora a corrente de saída para efeitos de controle, como apresenta a Figura 2.11.

Figura 2.11 – Filtro ativo em derivação com conversor tipo fonte de tensão.
Esta configuração permite impor ao sistema a corrente desejada, tal como faria
um conversor tipo fonte de corrente, ajustando a tensão sobre o filtro indutivo, vfiltro, através
da tensão gerada pelo filtro ativo, vFAP:

= − (2.6)

Para garantir ao filtro ativo a capacidade de imposição de corrente no PAC, é


necessário que a tensão total das células seja superior à tensão de pico da rede.

21
Inversores Multiníveis e Filtros Ativos de Potência

22
Capítulo 3

Capítulo 3

Sistema Proposto

O objeto de estudo deste trabalho agrega em um conversor multinível –


operando como filtro ativo de potência, em derivação (shunt), nos moldes dos circuitos
apresentados no capítulo anterior – estratégias de funcionamento que lhe conferem novas
qualidades, que serão exploradas ao longo deste capítulo. A Figura 3.1 apresenta o
diagrama simplificado do sistema proposto.

Figura 3.1 – Diagrama simplificado do sistema proposto.


No diagrama apresentado na Figura 3.1, vê-se que o modulador PWM não tem
comando direto sobre as chaves de potência. Esta tarefa passa a ser executada por um
algoritmo de chaveamento que, entre outras ações, é responsável por um dos principais
objetivos do processamento: a redução do número de comutações do circuito de potência.

23
Sistema Proposto

O sistema proposto estende os benefícios de modularidade dos conversores


multiníveis com células em cascata simétrica inserindo no circuito células sobressalentes
em redundância. Ainda que este recurso apresente uma influência positiva na operação do
circuito, não há obrigatoriedade das células redundantes para o funcionamento pleno da
estratégia proposta.
Estes aspectos são abordados com mais detalhes nos itens que seguem.

3.1 Algoritmo de chaveamento


Para executar o acionamento dos dispositivos semicondutores de potência, o
algoritmo de chaveamento procede com uma série de análises que estão organizadas
conforme mostra o fluxograma apresentado na Figura 3.2.

Figura 3.2 – Fluxograma simplificado do algoritmo de chaveamento.


A execução do algoritmo de chaveamento é efetuada em sincronismo com a
amostragem das variáveis manipuladas pelo sistema de controle. O modulador PWM tem
seu estado alterado conforme a frequência de sua portadora, que seria a mesma frequência
de chaveamento das células de um conversor multinível convencional, operando com

24
Capítulo 3

modulação por deslocamento de fase. A frequência de amostragem é determinada conforme


os critérios de dimensionamento do controlador de corrente, das especificações do
conversor AD e da velocidade de processamento do hardware. A frequência do PWM deve
atender à frequência de chaveamento dos dispositivos semicondutores de potência.
Naturalmente, a frequência de amostragem é superior à frequência de operação do PWM.
Verifica-se, na Figura 3.2, a existência de caminhos alternativos que dão às
transições do modulador PWM condições de finalizarem o processamento sem que seja
executada a comutação. Deste modo, atinge-se a meta de reduzir a frequência de operação
das chaves semicondutoras por meio de dois eixos que conduzirão o processamento das
transições: no primeiro, através da identificação e supressão de transições redundantes e, no
segundo, pela aplicação das regras para a postergação, supressão ou execução das
comutações.

3.1.1. Transições redundantes


A Figura 3.3 apresenta uma adaptação do circuito modulador PS-PWM [20]
para um número n de células.

Figura 3.3 – Circuito modulador PS-PWM.


Observa-se que, sempre que o valor da tensão da portadora P1 cruzar com o
valor da tensão de referência, vref, haverá uma comutação na chave 1A. Se este momento
ocorrer com a tensão de referência igual a zero volt, a chave 1B também comutará. A

25
Sistema Proposto

comutação simultânea de ambas as chaves de uma mesma célula, neste caso, não causa
mudança no nível da saída. Isto é justificado pela existência de dois estados de nível zero,
conforme mostra a Tabela 2.2, e as transições entre estes estados são inócuas. Estas são as
transições redundantes.
O algoritmo de chaveamento identifica as transições redundantes pela
solicitação da transição simultânea de duas chaves, conforme destacado na Figura 3.4(a),
sem que haja alteração no nível da saída, como mostrado na Figura 3.4(b) [10].

Figura 3.4 – Transições redundantes na modulação PS-PWM.


O fenômeno de transições redundantes não se limita ao momento do encontro
da tensão de referência com a tensão de duas portadoras em zero volt. Ele pode ser
observado em qualquer momento em que a tensão de referência se igualar ao valor de duas
portadoras simultaneamente. Portanto, a interseção entre portadoras, incluindo as de fases
opostas, aponta uma probabilidade de se manifestar uma transição redundante. Na Figura
3.5(a) são destacados os momentos em que a portadora P1 intercepta as demais portadoras
de um sistema PS-PWM com duas células e, na Figura 3.5(b), com três células.

26
Capítulo 3

Figura 3.5 – Intersecção da primeira portadora no sistema com 2 células (a) e 3 células (b).
Nota-se que, num período de chaveamento, são possíveis combinações de
diferentes portadoras em intersecção. Tais combinações correspondem ao número de
instantes em que há a possibilidade de ocorrer uma transição redundante, Nptr. Esta quantia
é expressa pelo número de permutações de pares de portadoras:

!
= ( , 2) = (3.1)
( − 2)!

A Tabela 3.1 ilustra a evolução da possibilidade de ocorrer uma transição


redundante conforme o número de células de um sistema PS-PWM.

Tabela 3.1 – Evolução da possibilidade de ocorrer uma transição redundante no sistema PS-PWM.
n k Nptr Ilustração
2 5 12 Figura 3.5 (a)
3 7 30 Figura 3.5 (b)
4 9 56 -
5 11 90 -
6 13 132 -
As transições redundantes não produzem nenhum efeito no sinal de saída do
sistema PS-PWM. No entanto, como as chaves semicondutoras de potência sofrem perdas
por qualquer tipo de comutação, é imprescindível a remoção das redundantes para aumentar
a eficiência do sistema.

3.1.2. Regras para o chaveamento condicional


A redução do número de comutações não é realizada apenas pela supressão das
transições redundantes. O processamento que segue esta etapa, como mostra a Figura 3.2,
também dispõe de recursos com esta função. A lógica adotada para a operação da redução
do número de comutações promove também o balanceamento das tensões no barramento

27
Sistema Proposto

CC. Portanto, estas duas ações serão explicadas simultaneamente através do estudo das
regras para postergação ou supressão das transições, denominado chaveamento condicional.
Para efetuar a análise do processamento ao qual a comutação é submetida,
adota-se uma situação padrão na qual a corrente do filtro atravessa uma das células do
sistema multinível, conforme exposto na Figura 3.6.

IC ifiltro
+
VC C
-

Figura 3.6 – Estado padrão da célula, para análise do chaveamento condicional.


Na Figura 3.6, admitindo-se que as chaves são acionadas de modo que a célula
apresente estado diferente de zero (vide Tabela 2.2), a corrente do capacitor da célula, IC,
será igual, em módulo, à corrente instantânea do filtro, ifiltro, no momento em que esta é
amostrada. Conhecendo o sinal da corrente do filtro e os estados das chaves, determina-se
qual é o sentido da corrente IC, denominando-a positiva se obedece o sentido ilustrado. A
tensão no capacitor da célula, VC, é amostrada no mesmo instante da corrente do filtro. Esta
tensão sofre flutuações em função da corrente IC em torno do valor nominal VC*.
O chaveamento das células é executado conforme se estabelece a relação entre
VC, VC* e a polaridade de IC. Este relacionamento é tratado de forma lógica, sem
envolvimento dos valores absolutos, podendo assumir somente dois estados: favorável ou
desfavorável, conforme mostram as figuras 3.7 e 3.8.

Figura 3.7 – Relações favoráveis para o chaveamento condicional.

28
Capítulo 3

Considerando que no momento t0, a tensão VC é amostrada com valor inferior


ao da referência, VC*, se IC for positivo, estima-se que durante o intervalo de tempo até o
momento t1, VC se aproximará da tensão de referência, como mostra a Figura 3.7(a).
Se no instante da amostragem, t0, a corrente IC for negativa, mas a tensão VC for
maior que a referência, VC*, conforme ilustrado na Figura 3.7(b), também haverá a
aproximação da tensão do capacitor com o valor da referência.
Ambas as situações colaboram para a redução do erro da tensão mensurada
sobre o capacitor da célula. Portanto, afirma-se que a relação entre as grandezas envolvidas
são favoráveis. É conveniente ao equilíbrio da tensão no barramento CC desta célula que
uma comutação solicitada no instante t0 seja postergada.

Figura 3.8 – Relações desfavoráveis para o chaveamento condicional.


Se no momento t0 a amostra da tensão VC for menor que VC* e a corrente IC for
negativa, haverá uma redução da tensão VC, como ilustra a Figura 3.8(a), aumentando o
erro de tensão sobre o barramento CC.
O aumento do erro de tensão também acontecerá se a tensão VC amostrada for
superior ao valor de referência, VC* e a corrente IC for positiva, como mostra a Figura
3.8(b).
Estas situações, por afetarem negativamente o equilíbrio da tensão no
barramento CC, são denominadas relações desfavoráveis. A solicitação de comutação das
células neste estado é oportuna e não deve ser postergada.
A relação entre as grandezas envolvidas no processamento do chaveamento
condicional é resumida nas quatro possibilidades organizadas conforme mostra a Tabela 3.2

29
Sistema Proposto

Tabela 3.2 – Relacionamento entre VC, VC* e IC para o chaveamento condicional.


VC IC Relação Ilustração
V C < V C* IC > 0 Favorável Figura 3.7(a)
V C > V C* IC < 0 Favorável Figura 3.7(b)
V C < V C* IC < 0 Desfavorável Figura 3.8(a)
V C > V C* IC > 0 Desfavorável Figura 3.8(b)
As relações de igualdade entre VC e VC* são irrelevantes ao processamento,
assim como é a amostra na qual IC = 0.
Conhecido o relacionamento entre VC, VC* e IC, aplicam-se as regras para o
chaveamento condicional, conforme ilustram as figuras 3.9 e 3.10.

Figura 3.9 – Regras para o chaveamento condicional, parte 1.


Havendo uma solicitação de comutação na entrada do processamento e
identificada a relação desfavorável da célula sujeita ao chaveamento, conforme mostra a
Figura 3.9(a), então a comutação é executada imediatamente.
Se a célula encontra-se em uma relação favorável ao chaveamento condicional,
haverá a postergação da comutação, como mostra a Figura 3.9(b). Inicia-se, neste

30
Capítulo 3

momento, a contagem do tempo do retardo da comutação, medido pelo número de ciclos de


amostragem que a célula permanece no estado de postergação.
Estas duas regras iniciais favorecem o balanceamento da tensão no barramento
CC das células por priorizarem os estados que lhe são favoráveis.

Figura 3.10 – Regras para o chaveamento condicional, parte 2.


A terceira regra impõe que a postergação da transição não deva exceder um
limite fixo de tempo, que é denominado como retardo máximo da comutação – RCm. A
Figura 3.10(a) mostra que, terminado o limite máximo do tempo de postergação, a
comutação da célula deverá acontecer independentemente das relações entre as variáveis
observadas.
Dentro do limite de tempo de postergação de uma transição, ocorrendo outra
transição contrária à primeira, conforme apresentado na Figura 3.10(b), ambas as transições
são anuladas definitivamente. Esta é a regra responsável pela redução do número de
comutações executadas nos elementos semicondutores de potência.

31
Sistema Proposto

Além das regras ilustradas, são determinados dois outros critérios para o
chaveamento condicional: o primeiro faz que, se suprimido um pulso1, a próxima transição
da mesma polaridade do pulso suprimido poderá ser postergada, se identificada a relação
favorável para tal, mas não anulada. Este procedimento objetiva equalizar a supressão de
pulsos, evitando o desequilíbrio do sinal obtido na saída do conversor multinível.
O segundo critério adicional para o chaveamento condicional estabelece que,
durante a postergação de uma primeira transição, havendo uma segunda que conduza a
saída a dois ou mais níveis de tensão relativos ao nível inicial, as comutações devem ser
executadas imediatamente. Esta ação garante uma resposta mais rápida para as variações
bruscas dos estados de entrada, que necessitam de um potencial maior para atender o
controle do processo.
Destaca-se que todo o processamento das comutações solicitadas pelo
modulador PS-PWM é executado com base em informações binárias. O sistema não requer,
em nenhum momento, a leitura dos valores absolutos das tensões e correntes envolvidas no
processo. Esta característica dispensa o uso de transdutores e conversores que, para a
aplicação recomendada, necessitam de tecnologia adequada para operação em tensões
elevadas e também requerem uma atenção especial quanto ao isolamento, pois os
barramentos em CC estão em potenciais distintos. O sistema proposto não dispensa o
isolamento entre a aquisição dos dados e o processamento, mas garante a simplificação do
processo de aquisição e transmissão dos dados, sem comprometer a eficácia da resposta
desejada.

3.2 Adição de células sobressalentes ativas em redundância


Há mais de uma década, os conversores multiníveis em cascata estão sendo
aplicados na compensação de reativos e harmônicos em sistemas de potência [35] com
relativa superioridade aos demais inversores PWM.
Destaca-se que é importante manter a operação normal de um sistema
multinível, porque a falha na operação de um conversor pode causar grandes perdas para os

1
Entende-se por pulso a sequência de duas transições de níveis opostos. Um pulso positivo é constituído por
uma transição positiva, seguida por uma negativa. O pulso negativo inicia por uma transição negativa.

32
Capítulo 3

consumidores, especialmente quando está alimentando cargas críticas [36], como em


siderurgia e exploração de petróleo, situações em que se deve evitar ao máximo a parada
dos processos. Em aplicações como compensador síncrono estático, STATCOM (Static
Synchronous Compensator), a falha na operação pode causar grandes perdas para a rede,
particularmente quando o STATCOM estiver injetando energia reativa para manter a tensão
da rede [3].
Os conversores multiníveis em cascata simétrica permitem que um único
módulo sobressalente possa substituir qualquer célula que venha a falhar. Esta característica
modular reduz os custos de manter a confiabilidade de acordo com a exigência da
aplicação, por reduzir o número de peças sobressalentes armazenadas.
O sistema proposto goza desta qualidade com a vantagem de manter ativos os
módulos sobressalentes. Isto implica que todos os módulos instalados, inclusive os
redundantes, funcionam regularmente e sem nenhuma distinção entre eles. Tal
peculiaridade desdobra-se em diversas vantagens.
Torna-se desnecessário o armazenamento de módulos para a reposição imediata
de células que venham a falhar.
A energia dissipada pelo sistema, em virtude das perdas nos elementos
semicondutores, é uniformemente distribuída entre as células, possibilitando que elas
operem em temperaturas inferiores às previstas para um sistema convencional.
Consequentemente, estima-se prolongar a vida útil destes componentes.
A arquitetura do sistema permite a adição de células redundantes em quantidade
ilimitada, os benefícios são proporcionais a esta quantia.
A adição de células redundantes provoca a redução da frequência de
chaveamento das células, sem que seja alterada a frequência de chaveamento do conversor
multinível. Assim, a estratégia apresentada pode ser aplicada como uma técnica para
associação de células com este fim. No entanto, as células adicionais deixam de ser
consideradas redundantes, pois são obrigatórias para atingir este objetivo. Destaca-se que a
frequência de operação das chaves semicondutoras tem sido um fator limitante para a
aplicação indicada.

33
Sistema Proposto

Em resumo, a adição de células sobressalentes ativas em redundância provoca a


dilatação dos tempos entre as comutações, além daquela já obtida pela postergação das
transições. No entanto, as comutações executadas seguem rigorosamente aos comandos
recebidos, sem a autonomia que dispõe o algoritmo de chaveamento.
O uso de células redundantes permite reduzir a frequência de comutação e,
portanto, as perdas correspondentes. No entanto, há um aumento das perdas de condução
devido à maior quantidade de dispositivos semicondutores em operação. Por essa razão,
não é possível, de imediato, concluir sobre as perdas totais do conversor, embora seja
evidente a redução das perdas em cada dispositivo.

3.2.1. Equalização da largura dos pulsos


Apesar da técnica de modulação PS-PWM proporcionar o maior equilíbrio
entre os períodos ativos e inativos de cada ramo das células, verifica-se a existência de
pulsos rápidos de chaveamentos nos instantes onde a tensão de referência se aproxima dos
seus valores máximos, sobretudo quando o índice de modulação, m, aproxima da unidade.
Neste instante, a interseção da tensão de referência, vref, com a portadora, ambos com
amplitudes relativamente elevadas, provoca na célula os comandos para subir e descer um
nível (ou vice-versa), sucessivamente e em um curto intervalo de tempo, como mostra a
Figura 3.11.

Figura 3.11 – Detalhes do pulso rápido de chaveamento.

34
Capítulo 3

Considerando constante a tensão de referência durante o tempo de duração do


pulso rápido e definindo o ciclo estreito de comutação, δe, como a relação entre o tempo de
duração do pulso t, e o período de chaveamento da portadora, T, tal qual se vê na Figura
3.11, determina-se δe como:

1−
= (3.2)
2
Verifica-se que o ciclo estreito está compreendido entre 50 % do período da
portadora, quando não há sinal (m = 0), a, teoricamente, um pulso de duração igual a zero
segundo, se vref = P1 = 1. Na hipótese do sinal de referência assumir valor negativo, nas
condições ilustradas pela Figura 3.11, o tempo t excede 50 % do período T e não mais
representa um pulso estreito.
Com a adição das células redundantes, a chave 1A sofre a comutação no ato da
primeira interseção de P1 com vref. A célula 1 neste momento decai do nível 1 para 0. No
segundo cruzamento de P1 com vref, a comutação é executada por outra célula que há mais
tempo se encontra no nível 0. Portanto, a chave 1A fica isenta deste comando e permanece
mais tempo aguardando nova oportunidade para comutação.
A expressão do ciclo estreito de comutação, δe, na existência de r células
redundantes, passa a ser expressa como:

1− +
= (3.3)
2
Nota-se que a adição das células redundantes traz a equalização das larguras
dos pulsos, conforme mostra a Figura 3.12. O sistema com células redundantes é expresso
na forma n + r, onde n é o número de células regulares e r, redundantes.

35
Sistema Proposto

100%

3+3 90%
3+2
80%
3+1
3+0 70%

60%

50% δe
40%

30%

20%

10%

0%
1 0,8 0,6 0,4 0,2 0
m
Figura 3.12 – Largura do ciclo estreito de comutação, δ, para um sistema com n + r células.
Destaca-se que em um sistema com 6 células, sendo 3 regulares e 3
redundantes, δe será sempre superior a 50 % do período da portadora. Justifica-se a duração
do ciclo estreito de comutação superior a 50 % pela redução da frequência de chaveamento
e consequentemente, a expansão dos períodos. Registra-se que, a relação 3 + 3 é
relativamente alta por se tratar de elementos sobressalentes, equivalente a manter uma
célula redundante para cada regular. Recomenda-se que possibilidade de trabalhar com
maior número de níveis, 4 + 2, por exemplo, seja ponderada.
Para gerar o sinal PWM com 5 níveis, conforme mostra a Figura 3.13(a), o
modulador com 2 células, sem redundância, Figura 3.13(b), registra na célula 1 a presença
de pulsos estreitos e opera em uma frequência de chaveamento superior à observada no
modulador com 2 células regulares e uma redundante, Figura 3.13(c), na qual os pulsos
estão melhor distribuídos no tempo.

36
Capítulo 3

Figura 3.13 – Composição do sinal PWM multinível (a) através de moduladores sem (b) e com célula
redundante (c).
Computando o número de comutações, verifica-se que a célula 1 do sistema
com 5 níveis, dotado de uma célula redundante, Figura 3.13(c), chaveia a 75 % da
frequência de funcionamento em sistema desprovido de redundância, Figura 3.13(b).
Sabendo-se que o número de comutações mensuradas no sinal PWM multinível, Figura
3.13(a), é o mesmo para qualquer quantia de células existentes, compreende-se que a
equalização dos pulsos se dá pela distribuição deles a uma quantidade maior de células.
Esta tarefa exige uma estrutura que faça a organização da ordem de operação das chaves,
com o objetivo de estender ao máximo o tempo entre as comutações de cada chave.

3.2.2. Organização da ordem de chaveamento


Ainda que em cada célula existam 4 chaves, dispostas em dois ramos, a
operação de um par de chaves é suficiente para a mudança do estado da célula. O estudo da
organização das chaves trata apenas de uma chave de cada ramo, pois o par da chave de um
mesmo ramo é acionado pelo sinal complementar. Portanto, cada ramo de cada célula é
representado por uma de suas chaves em uma estrutura denominada fila cruzada de
comutação, tal qual apresentado na Figura 3.14.

37
Sistema Proposto

Figura 3.14 – Diagrama simplificado da fila cruzada de comutação.


Denomina-se comutação positiva aquela que provoca na saída do conversor
multinível o incremento do nível em uma unidade. As comutações negativas decaem o
mesmo valor. Se o acionamento da chave provocar a comutação positiva, então esta chave é
alocada na fila inferior. A fila superior ordena as chaves que aguardam as transições
negativas.
Sabendo que as transições redundantes são eliminadas em etapas anteriores,
verifica-se que o acionamento da fila cruzada de comutação é feito quando efetivamente
uma mudança de nível deva ser executada.
Observa-se, na Tabela 2.2, que quando ambas as chaves de uma mesma célula
estão no mesmo nível, esta célula estará no nível 0. Se for comutada a chave B e a chave A
permanecer estática, a saída desta célula sobe do nível 0 para o nível 1. Portanto, nesta
condição, afirma-se que a chave B aguarda pela comutação positiva. No entanto, se a chave
A for comutada e B não for, a saída da célula decai do nível 0 para o nível -1. Logo, a
chave A aguarda pela comutação negativa.
A fila cruzada de comutação da Figura 3.14 organiza um sistema com n células
em um pressuposto estado inicial zero, na qual a chave 1 será a primeira a sofrer uma
comutação e a enésima a última do ciclo.
Partindo deste estado inicial e supondo que a primeira comutação seja negativa,
a chave 1A sofrerá a comutação, abandonando a primeira posição da fila superior e
assumindo a última da fila inferior. Todas as demais chaves que estão na fila superior são
deslocadas para a esquerda, a chave 2A assume então a primeira posição e cria-se uma nova

38
Capítulo 3

posição vaga na fila inferior. A disposição da fila cruzada de comutação assume a forma
exibida na Figura 3.15.

Figura 3.15 – Disposição da fila cruzada de comutação, após a primeira comutação negativa.
O raciocínio que se aplica à sequência que exemplifica a primeira transição
negativa é válido tanto para transição positiva, no caso operando a fila oposta, como para
todas as demais comutações subsequentes.
Enquanto perdurar o chaveamento das células, aplicando a lógica de operação
até então apresentada, verifica-se que a sequência básica de comutação é inalterada. Porém,
como a organização da fila cruzada de chaveamento é tratada como uma sub-rotina do
algoritmo de chaveamento há, na ocasião final da execução do comando, a opção de
condicioná-la ao relacionamento favorável ao equilíbrio da tensão do barramento CC, como
está resumido na Tabela 3.2.
A fila cruzada de comutação não goza de prerrogativa para postergar uma
transição, como fazem as regras para o chaveamento condicional. Portanto, se observado na
primeira posição da fila que a célula a ser comutada apresentará, após a comutação, valores
de VC e IC desfavoráveis ao equilíbrio da tensão no barramento CC, será verificada na
posição seguinte se a próxima célula estará em condição favorável. Em caso afirmativo, a
célula da primeira posição permanecerá nesta e a comutação será executada pela célula da
segunda posição, registra-se então o salto da célula na fila cruzada de comutação, como
mostra a Figura 3.16.

39
Sistema Proposto

Figura 3.16 – Salto da célula na fila cruzada de comutação.


Caso a célula da segunda posição apresente um estado desfavorável ao balanço
da tensão do seu capacitor, a busca pela célula na condição favorável prossegue fila adiante
até um número máximo de saltos na fila cruzada de comutação, SFm.
Não encontrada a célula adequada dentro do limite SFm, a comutação será
executada pela célula da primeira posição.
Observa-se que, a partir do momento em que as comutações são vinculadas às
condições favoráveis ao balanceamento das tensões nos barramentos CC, a sequência de
chaveamento será afetada e a ordem das chaves nas filas não será fixa.
A estratégia proposta apresenta dois processos independentes de efetuar o
balanço das tensões nos capacitores das células. Ambos os procedimentos manipulam as
chaves para que a corrente do filtro, grandeza comum a todas as células, armazene energia
no capacitor da célula, carregando-os, ou forneça a energia de seu capacitor para outra
célula, ou mesmo para o PAC, descarregando-os. No entanto, é necessário que esta troca de
energia, ao longo de um ou mais ciclos completos da corrente do filtro, se limite às perdas
do filtro. Do contrário, o acúmulo de energia provocará o aumento das tensões nos
capacitores das células ou haverá uma queda nestas tensões se a quantidade de energia
fornecida superar a recebida. Manter a quantidade de energia que circula pelo filtro igual à
perda é o papel do controle da tensão nos barramentos CC. Este controle atua na corrente
do filtro, com base nas condições das cargas observadas nos capacitores das células, através
das suas tensões, mas respeitando o princípio de não mensurar os valores, por processar as
mesmas informações binárias tratadas pelo chaveamento condicional.

40
Capítulo 4

Capítulo 4

Técnicas de Controle

Para que o conversor desempenhe a função de filtro ativo de potência, é


necessário que o modulador PWM multinível esteja sob o comando de um controlador, de
modo que a amplitude, a fase e a forma de onda da corrente da rede sejam mantidas dentro
das especificações apontadas.
Além de efetuar o controle da corrente da rede, de modo a maximizar o fator de
potência, é necessário que o filtro ativo mantenha sua potência ativa nula. Este balanço
energético é feito por um segundo controlador que, também atuando na corrente do filtro,
mantém as tensões dos capacitores das células em um valor médio constante.
Do primeiro controlador, exige-se uma resposta rápida o suficiente para que sua
ação tenha efeito sobre as componentes harmônicas da corrente na rede. A ele é dado o
nome de controlador da corrente do filtro ativo, ou simplesmente PICF. O segundo, recebe o
nome de controlador da tensão nos capacitores das células, PIVC, atua de forma mais lenta,
evitando interferir no processo do primeiro.
Ainda que atuem em uma mesma variável, os controladores do circuito operam
com relativa independência, o que permite ao estudar um, desconsiderar as influências do
outro. Em ambos os processos foram incorporados controladores tipo PI (Proporcional e
Integral), dimensionados através dos procedimentos clássicos da teoria de controle de
sistemas.
Na Figura 4.1, é apresentado o diagrama do sistema proposto.

41
Técnicas de Controle

Figura 4.1 – Diagrama em blocos da planta de controle do sistema proposto.


O ramo que segue pela parte superior atua no controle da corrente do filtro, com
o propósito de mantê-la próximo do valor de referência.
O valor de referência da forma de onda da corrente da rede pode ser extraído de
duas fontes, conforme a posição da chave seletora RefI. Na posição 0, a tensão da rede é
adotada como referência e o circuito efetua a síntese de carga resistiva. No entanto, este
sinal é submetido a um filtro passa-baixa, tipo janela móvel, para evitar que os ruídos da
tensão, sobretudo devido ao chaveamento do filtro, afetem a referência. Na posição 1, uma
fonte senoidal independente, em fase com a frequência fundamental da tensão da rede, é
usada como referência para a forma de onda da corrente da rede, Rfoc.
O sinal Rfoc é usado em dois pontos do circuito. Primeiramente, na excitação
do sinal feedforward, que antecipa ao modulador PWM parte do sinal a processar. Depois,
na composição da referência da forma de onda da corrente da rede, após sofrer um ajuste da
sua amplitude pela saída do controlador da tensão nos barramentos CC.
A comparação entre a corrente da rede e Rfoc, devidamente modulado pela
saída de PIVC, determina o sinal de erro que deverá ser minimizado pela ação de PICF
atuando sobre o conversor PWM multinível, através de um limitador.

42
Capítulo 4

O valor da corrente do filtro que segue pelo ramo na parte inferior do diagrama
exerce ação sobre os capacitores das células que são monitoradas e processadas,
determinando a amplitude da referência de Rfoc, através do controlador PIVC.

4.1 Controle da corrente do filtro ativo


Os principais elementos que atuam diretamente no controle da corrente do filtro
ativo estão dispostos na Figura 4.2.

Figura 4.2 – Diagrama em blocos simplificado da planta de controle da corrente do filtro.


Antes de se determinar os parâmetros do controlador da corrente do filtro, é
efetuado o estudo dos demais elementos envolvidos.

4.1.1. Cálculo do filtro indutivo de acoplamento.


O filtro indutivo acopla o conversor multinível ao PAC, com a função de filtrar
as componentes de alta frequência. O seu dimensionamento deve intermediar o conflito de
duas questões: por um lado, um filtro com indutância relativamente alta, apresenta maior
oposição às altas frequências da corrente que circula pelo filtro ativo e, consequentemente,
haverá melhor recomposição da componente fundamental dos degraus do sinal PWM, fato
desejado. Por outro lado, o processo de impor a corrente no PAC, contrabalanceando as
variações da corrente da carga, inclusive suas componentes harmônicas, é prejudicado pela
presença de uma indutância relativamente alta, por exigir maior tensão CC para obter a
di/dt necessária.
O procedimento adotado para calcular o valor do filtro indutivo de acoplamento
o faz de maneira objetiva e sem grande perspectiva de resultados ótimos, visto que as
considerações precedentes não retratam com rigor as condições gerais de operação. No

43
Técnicas de Controle

entanto, esta abordagem trata de um assunto que nem sempre é detalhado nos trabalhos
similares e conduz a resultados satisfatórios.
Considerando que a variação da tensão e a variação da corrente sobre a
indutância do filtro de acoplamento, Lf, se relacionam conforme a expressão:

∆ =− (4.1)

A derivada da corrente do filtro pode ser considerada uma variação da corrente


do filtro, em um momento particular. Logo:


= (4.2)

Considera-se que as variações da corrente do filtro sejam da mesma ordem de
grandeza que as variações da corrente da carga. Então:

∆ =∆ (4.3)

Considerando que na situação extrema do sistema, com o filtro inoperante, o


valor de pico da corrente da carga é igual ao valor de pico da corrente da rede:

( ) = √2 (4.4)

Impondo que o filtro ativo deva ser capaz de suprir a corrente de pico da carga:

∆ = ( ) = √2 (4.5)

Exigindo que esta corrente seja injetada em um ciclo do chaveamento,


acionando o maior número de células possível, determina-se:

1 1
∆ = = (4.6)
.

∆ = √2 − ( − ) (4.7)

A Equação (4.6) relaciona o período do ciclo de chaveamento através da


frequência fundamental da corrente da rede e do índice de modulação em frequência do

44
Capítulo 4

conversor PWM. A Equação (4.7) mostra que a tensão a ser aplicada sobre o indutor é dada
pela diferença entre a tensão de pico da rede e a tensão obtida ao acionar todas as células,
exceto as em redundância.
Rearranjando a Equação (4.1):


= −∆ (4.8)

Substituindo nesta última os termos de (4.5), (4.6) e (4.7):



√2( − ) −2
= (4.9)
2 . .

A resistência do filtro é determinada em função do fator de qualidade, Q,


através da expressão:

2 .
= (4.10)

Determinados os valores de Lf e Rf descreve-se a expressão do filtro indutivo de


acoplamento, no plano s, como:

1 1 1
( )= =
. + . (4.11)
1+

4.1.2. Modelo do modulador PWM.


A resposta dinâmica de um modulador PWM digital é estudada em [37] e
representada por um modulador PWM associado ao processo de chaveamento e
amostragem conforme mostrado na Figura 4.3.

45
Técnicas de Controle

Figura 4.3 – Diagrama simplificado do modulador PWM com portadora triangular simétrica.
Adaptado de [37].
A cada período de amostragem, Ta, o valor do sinal modulante, m(t), é
amostrado e retido. Desta forma, a comparação da portadora triangular, p(t), é feita com a
amostra presente em ma(t), e não com o sinal m(t), como até então abordado, a exemplo da
Figura 3.11. Esta abordagem revela que as transições do sinal PWM sofrem um
deslocamento no tempo. As análises conduzem ao modelo do modulador PWM com ganho
unitário, no domínio de s, expresso pela equação:

1 ( ) ( )
( )= + = cos (4.12)
2 2
Na Figura 4.2, observa-se que o modulador PWM é suprido pelo sinal de
referência, vref, em frequência ω muito inferior à frequência de amostragem fa. Associando
ao fato de que a razão cíclica, δ, é sempre inferior à unidade, o argumento da função
cosseno na Equação (4.12) torna-se pequeno o bastante para simplificar a expressão como:

( ) = (4.13)

Aplicando-se a aproximação de primeira ordem, determina-se a expressão do


sistema PWM com ganho unitário e portadora simétrica:

1−
( ) = ≅ 4
(4.14)
1+ 4

46
Capítulo 4

O modulador, ao acionar o conjunto de n células, sendo r células redundantes,


providas de uma tensão no barramento CC igual a VC*, integra ao sistema um ganho
estático de tensão. O modelo do modulador PWM do sistema proposto é representado pela
expressão:

1−
( ) = ( − ) ∗
4
(4.15)
1+ 4
Verifica-se que, quanto maior a frequência de amostragem, menor será o efeito
do deslocamento da fase pelo modulador PWM. Destaca-se que no sistema proposto a
frequência de amostragem é superior à da portadora do modulador PWM, caracterizando
um sistema multi-amostrado [38]. Ainda assim, a Equação (4.15) será a adotada nos
cálculos seguintes, por expressar, de forma simplificada, a defasagem do modulador PWM
no seu pior caso.

4.1.3. Considerações sobre a ação feedforward.


Como o sinal vffw representa a tensão da rede em nível adequado à modulação
PWM, sua inserção em vref, mostrada na Figura 4.2, desobriga o controlador PICF de
processar as variações naturais da tensão da rede e restringe a faixa de valores presentes em
sua saída. Sem a ação feedforward, o controlador PICF deve fornecer toda a referência do
conversor multinível.
A ação feedforward é desempenhada pela rede formada pelos elementos
apresentados na Figura 4.4.

Figura 4.4 – Diagrama dos elementos da rede feedforward.

47
Técnicas de Controle

Vide na Figura 4.4 que o somador após o PWM subtrai a tensão do filtro ativo,
vFAP, da tensão da rede, vrede, para atender a Equação (2.6). Entende-se que quando o sinal
do controlador PICF, ΣCF, for zero, a tensão vfiltro deverá ser nula, de forma que ifiltro também
seja. Isto implica que a parcela da tensão da rede injetada no modulador PWM, via vffw,
deverá se anular com a tensão da rede que determina a diferença de potencial vfiltro,
determinada pelo somador que antecede o filtro indutivo. Logo:
=
(4.16)

A parcela da tensão da rede inserida em vFAP, nesta condição será dada por:

= . . ( − ) (4.17)

Substituindo a Equação (4.17) em (4.16) determina-se o valor da constante Kffw,


como:

1
= ∗ (4.18)
( − )

Para que a posição da chave seletora RefI não afete a amplitude da referência da
forma de onda da corrente da rede é necessário que a tensão vseno, sintetizada pelo sistema,
tenha a amplitude igual ao produto da tensão da rede pelo ganho do transdutor da tensão da
rede, GVrede, pois estima-se que o filtro passa-baixa apresente na faixa de frequência de
trabalho ganho unitário. Logo:

= . (4.19)

Determinada a constante Kffw e a amplitude da tensão de referência vseno,


respeitando as condições apresentadas, a inserção de vffw e vrede se anulam em vfiltro e não
interferem na malha de controle da corrente do filtro.

4.1.4. Especificações do controlador da corrente do filtro ativo.


Conhecido o comportamento dos elementos que integram a malha de controle
da corrente do filtro, os valores de suas constantes, KpCF e KiCF, são obtidos através do
atendimento às condições de estabilidade, apontadas pelas equações:

48
Capítulo 4

( ) = (4.20)
( ) = ( ). ( ). (−1). ( ) (4.21)

As expressões de PWM(s) e F(s) são definidas pelas equações (4.15) e (4.11),


respectivamente. O sinal negativo incluso em (4.21) representa a inversão que o sinal vFAP
sofre pelo somador que antecede o filtro indutivo.
A abordagem no domínio da frequência é simplificada pelas seguintes
considerações:

= . (4.22)

= (4.23)

Onde é a frequência de corte da operação do controlador e κCF é a relação


entre as constantes integral e proporcional a serem determinadas. Portanto o produto entre
GCF(s) e HCF(s) é reescrito como:

. . .
( − ) ∗
. + . 1− . 1
= 4 (4.24)
. . .
1+ . 4 1+

Operando as equações (4.23) e (4.24) de forma que atendam às condições de


módulo e ângulo que conduzam à estabilidade do sistema, obtêm-se os seguintes
resultados:

= =
− . . (4.25)
tan 2 + + 2 tan + tan
4

.
1+
= ∗ (4.26)
( − ) .
1+

= . (4.27)

49
Técnicas de Controle

Verifica-se que os parâmetros do controlador da corrente do filtro ativo


dependem ainda de duas grandezas: e que assumem os seguintes valores:

= 50 2 = 18,85 (4.28)

= 60° = 1,047 (4.29)


180°
Adotou-se uma frequência de corte 50 vezes superior à frequência nominal da
rede, por esta ser a ordem da maior harmônica especificada pela norma adotada como
referência. No entanto, registra-se que os limites da frequência de chaveamento do filtro
ativo restringe o atendimento a toda esta gama de valores. A margem de fase é estipulada
para que se obtenha uma resposta subamortecida. Demais grandezas devem atender às
especificidades dos circuitos elaborados e serão abordadas oportunamente.

4.2 Controle da tensão nos capacitores das células


Ainda que a organização da ordem de chaveamento promova o balanço das
tensões dos capacitores das células, é necessário que exista um controle atuando na corrente
do filtro, de forma que o valor médio destas tensões seja equilibrado. Este controle efetua a
modulação na amplitude da corrente do filtro que, por sua vez, exerce ação sobre as tensões
dos barramentos CC.
O diagrama da Figura 4.5 ilustra o processo linear tradicionalmente utilizado
para o controle da tensão nos barramentos CC.

Figura 4.5 – Controle tradicional da tensão nos barramentos CC.


Como se observa na Figura 4.5, o sistema de controle da tensão nos
barramentos CC necessita que seja conhecido o valor da tensão VC para o cálculo do erro
de tensão a ser compensado pelo controlador PIVC. Já o controlador de tensão proposto
utiliza as variáveis processadas pelo chaveamento condicional para que as tensões médias

50
Capítulo 4

dos barramentos CC sejam estáveis, sem a necessidade de medi-las. Este recurso é


denominado “Média discreta”.
A associação da média discreta com um filtro passa-baixa é responsável pela
realimentação da malha de controle da tensão dos barramentos CC, como mostrado na
Figura 4.6.

Figura 4.6 – Controle da tensão nos barramentos CC através da média discreta.


Para que sejam especificados os parâmetros do controlador de tensão é
necessário determinar o valor dos capacitores das células e conhecer o comportamento do
controlador de corrente C(s), da média discreta e do filtro passa-baixa, assuntos que são
expostos detalhadamente nos itens a seguir.

4.2.1. Cálculo dos capacitores dos barramentos CC.


Existem dois fatores importantes que afetam a estabilidade da tensão no
barramento CC das células do filtro. Um envolve o desbalanço transitório da potência ativa
entre a rede e a carga e o outro se relaciona com a quantidade de potência reativa que a
carga demanda [39].
Ao contrário do conflito observado na estimativa do filtro indutivo de
acoplamento, abordado no item 4.1.1, ambos os fatores citados para determinar o valor dos
capacitores dos barramentos CC, apontam capacitâncias maiores para que seja obtida uma
melhor resposta do filtro. Portanto, ainda que métodos mais criteriosos para efetuar o
dimensionamento tenham sido apresentados [34], a estimativa dos capacitores dos
barramentos CC é executada através de um procedimento simplificado.
Define-se a capacitância de um elemento pela relação entre a variação da carga
elétrica pela variação da tensão em seus terminais. Considerando que a variação da carga

51
Técnicas de Controle

pode ser expressa pelo produto da corrente, considerada constante, pelo intervalo de tempo
em questão, tem-se:

∆ .∆
= = (4.30)
∆ ∆
Para estimar a capacitância necessária de cada célula, considera-se o caso
extremo como a falta da corrente na carga durante um semi-ciclo da rede. Neste caso, para
manter a corrente da rede regular, a corrente do filtro deverá ser igual à corrente nominal da
carga. Portanto, considera-se a corrente I da Equação (4.30) como:

= ≅ = (4.31)

Arbitra-se um limite de 5 % para a variação das tensões nos capacitores das


células, como mostra a Equação (4.32). Destaca-se que, diante das considerações feitas aos
demais parâmetros, não se exige do limite estipulado um efeito rigoroso na resposta
pretendida.

∆ = 0,05 (4.32)

Do mesmo modo, o intervalo de tempo computado para a variação da tensão


apontada na equação anterior é arbitrado em um período da frequência fundamental da
corrente da rede. Como o chaveamento condicional impõe às células alternância em
frequência superior à frequência da rede, o tempo de inatividade das células deve ser
abatido. O intervalo de tempo considerado para a estimativa da capacitância é expresso
como:

1
∆ = (4.33)
( + )

Substituindo as equações (4.31) a (4.33) na Equação (4.30) obtém-se a


estimativa do valor do capacitor de cada célula do sistema multinível, conforme a
Equação (4.34).

1 1
= ∗ (4.34)
( + ) 0,05

52
Capítulo 4

Calculado o valor do capacitor da célula, observa-se que o comportamento da


célula no domínio de s, é descrito pela função V(s) que associa um integrador ao
chaveamento operando na razão cíclica δ. Deste modo, escreve-se:

( )= (4.35)

4.2.2. Considerações sobre o controlador de corrente C(s).


Comparando o diagrama da Figura 4.6 com o da Figura 4.1 observa-se que o
controle da corrente do filtro ativo foi integralmente incluído no bloco C(s). Deste modo, o
controle da tensão nos barramentos CC envolve duas malhas: a mais interna, representada
pela função C(s), cujas propriedades são descritas no item 4.1, e a segunda malha, mais
externa, efetua o controle da tensão nos capacitores das células.
Sabe-se que entre duas malhas de controle distintas, aquela que possuir a
frequência de corte maior é qualificada como sendo a mais rápida. Em termos de
frequência, isso significa que a malha mais rápida responde a determinadas frequências
que, na outra malha, não seriam notadas [40]. Por este ponto de vista, o controlador da
tensão dos barramentos CC é lento a ponto de não acompanhar as variações processadas
pelo controlador da corrente do filtro. Assim, cabe à função C(s) responder às variações da
corrente do filtro, ifiltro, enquanto o controlador da tensão atua na amplitude desta corrente,
depois de integrada por diversos ciclos da componente fundamental, o que o impossibilita
de interferir nos valores instantâneos. Deste modo, a função C(s) para o controlador da
tensão dos barramentos CC é representada por um ganho estático que determina a
amplitude da corrente do filtro. No entanto, para simplificar o equacionamento, com base
na Equação (4.31), o controlador de corrente será expresso por:

( )= ≅ = (4.36)

4.2.3. Cálculo da média discreta.


Para efetuar o controle da tensão média sobre os capacitores das células foi
elaborada uma estratégia adequada ao processamento efetuado pelo chaveamento
condicional, que não mede o valor das tensões nos barramentos CC, apenas faz

53
Técnicas de Controle

comparações destas tensões com uma referência fixa, conforme ilustra a Figura 4.7. Este
processo garante que o controle da tensão nos barramentos CC seja compatível com os
benefícios proporcionados pela técnica apresentada.

Figura 4.7 – Detalhamento do cálculo da média discreta.


Cada célula, representada no alto da Figura 4.7, é percorrida pela corrente Ifiltro
e tem o valor da tensão do capacitor monitorada por um comparador que informa em sua
saída, no formato digital2, se a tensão no barramento está acima, ou não, da referência dada.
Portanto, a saída da i-ésima célula assume os valores:

0, ≤
′ = ∗ (4.37)
1, >

A saída da média discreta é composta pela média aritmética dos estados dos
comparadores, na forma:

2
As grandezas digitais são identificadas com um apóstrofo.

54
Capítulo 4

′ = ′ − (4.38)
2

A subtração da metade do número de células do somatório da Equação (4.38)


faz com que o sinal obtido apresente variações simétricas em torno do nível zero, como
mostra a Figura 4.8.

Figura 4.8 – Variações da média discreta.


O sinal VC’MD informa a situação média das tensões nos capacitores das células
através de um sinal digital de nMD níveis obtidos através das combinações possíveis dos
estados informados por cada comparador, excluindo as repetições, como mostra a
Equação (4.39).

= +1 (4.39)

Supondo que a operação do sistema apresente uma resposta que se enquadre na


sequência ilustrada pela Figura 4.8, no primeiro instante, entende-se pela média discreta
igual a zero que a quantidade de capacitores que estão com tensão acima da referência é
igual à quantidade dos que estão abaixo. Na medida em que o valor de VC’MD cresce,
interpreta-se que há mais capacitores com tensões acima da referência, sobrecarregados, do
que abaixo, subcarregados. Quando são atingidos os valores extremos de VC’MD implica
que todos os capacitores estão na mesma condição de sobre ou subcarregados.
Destaca-se que a média discreta não informa em termos quantitativos as tensões
dos capacitores. Também não há condições para avaliar, individualmente, qual capacitor

55
Técnicas de Controle

encontra-se em determinada condição. Portanto, para que haja condições de implementar


um controlador seguindo o modelo tradicional, todo o aparato de cálculo da média discreta
é substituído por uma constante, KMD, que busca o ajuste do sinal VC MD a uma proporção
da tensão VC. Sob este raciocínio, afirma-se:

′ ≅ . (4.40)

Deste modo, o diagrama da Figura 4.6 é reescrito na configuração apresentada


na Figura 4.9.

Figura 4.9 – Substituição da média discreta pela constante KMD.


Para que a constante KMD atue no sistema de controle representando um
processo linear e bem comportado, adota-se o valor inicial unitário e aplicam-se variações
que promovam a menor ondulação nas tensões dos barramentos CC. Este ajuste pode ser
executado pelas constantes do controlador PIVC com o mesmo efeito.

4.2.4. Equacionamento do filtro passa-baixa.


As transições bruscas entre os níveis da saída da média discreta afetam
negativamente o comportamento do controlador de corrente por atuar no sistema com
velocidade muito acima do controlador da tensão dos barramentos CC. Assim, a inserção
do filtro passa-baixa reduz a interferência da média discreta na referência da forma de onda
da corrente da rede. Para esta tarefa, adotou-se o filtro passa-baixa tipo janela móvel, cuja
estrutura funcional é apresentada na Figura 4.10, por apresentar um desempenho
satisfatório e requerer baixo esforço computacional.

56
Capítulo 4

Figura 4.10 – Diagrama em blocos do filtro passa-baixa tipo janela móvel.


Considerando o filtro passa-baixa tipo janela móvel, um sistema linear
invariante no tempo, sua resposta em frequência corresponde à transformada de Fourier de
tempo discreto da resposta ao impulso:

. .
= ( ) (4.41)

A resposta ao impulso de um filtro de média móvel com janela de LJ elementos


é:

1
, = 0, 1, 2, … , −1
( )= (4.42)
0,

Uma vez que o filtro de janela móvel é do tipo FIR – finite impulse response
(resposta ao impulso finita), a resposta em frequência é reduzida ao somatório finito:

1 . .
= (4.43)

Aplicando a identidade:


= (4.44)
1−

Obtém-se a expressão da resposta em frequência do filtro [41]:


. .
1 1−
= . (4.45)
1−

57
Técnicas de Controle

Observa-se que a ação do filtro é vinculada à largura da janela móvel que, para
este estudo, adotou-se 20 ciclos da frequência de ondulação da tensão nos barramentos CC,
120 Hz, para cada período da frequência de amostragem, fa. Logo:

= (4.46)
120 20

Tornando a frequência de operação do filtro, ωf, uma razão da frequência de


amostragem, fa, tem-se:

= (4.47)
2

Reescrevendo a Equação (4.45) como:


. .
1 1−
( ) = . (4.48)
1−
Aplicando a igualdade de Euler e definindo α e β como segue, tem-se:

= cos( ) + . ( ) (4.49)

= (4.50)
2
.
= = . (4.51)
2

Através das equações acima, determina-se a expressão do filtro passa-baixa tipo


janela móvel:

1 1 − cos( ) + . ( )
( ) = (4.52)
1 − cos( ) + . ( )

4.2.5. Especificações do controlador das tensões nos barramentos CC.


Conhecidas as expressões dos elementos que representam a malha de controle
das tensões nos barramentos CC, é conveniente reorganizá-los em uma disposição mais
simplificada, como apresentado na Figura 4.11.

58
Capítulo 4

Figura 4.11 – Versão simplificada da malha de controle da tensão no barramento CC.


Observa-se que H(s) é uma função de ganho unitário e G(s) é igual ao produto
das funções que descrevem cada bloco da Figura 4.11.
Considerando as expressões:

= . (4.53)

= (4.54)

Onde é a frequência de corte do controlador PIVC e κVC a relação entre as


constantes KiVC e KpVC, a equação do controlador PIVC e da tensão no capacitor (4.35)
serão reescritas como:

+ .
. = (4.55)
.

. = (4.56)
. .

Atribuindo os valores expressos pelas equações (4.52), (4.57), (4.36) e (4.56) à


função G(j.ωcVC), tem-se:

1 1 − cos( ) + . ( ) + .
. = (4.57)
1 − cos( ) + . ( ) . . .

Efetuando as devidas simplificações algébricas, determinam-se os coeficientes


KpVC e KiVC, que são expressos por:

= =
sen( ) sen( ) (4.58)
tan − + − tan + tan
1 − cos( ) 1 − cos( )

59
Técnicas de Controle

. . . 1 − cos( )
= (4.59)
. . + (1 − cos( ))

= . (4.60)

Onde:

= (4.61)
2
.
= = . (4.62)
2

=2 = 31,4 (4.63)
12
= 60° = 1,047 (4.64)
180°
A razão cíclica, δ, é definida como 50 %, visto que este valor reproduz uma
tendência da estratégia de modulação proposta. A frequência de corte do controlador da
tensão nos barramentos CC é arbitrada em 5 Hz, o que equivale a 12 ciclos da componente
fundamental da frequência da rede. Este valor garante que a malha de controle da corrente
seja 600 vezes mais rápida que o controle da tensão, efetuado pela malha mais externa. É
adotada a mesma margem de fase do controle da corrente, pelos motivos tratados no item
4.1.4. Demais valores são definidos respeitando as equações apresentadas, em
conformidade com as especificidades dos circuitos a serem apresentados.

60
Capítulo 5

Capítulo 5

Montagem e Resultados Experimentais

5.1 Circuito montado em laboratório


Para a verificação dos resultados, foi elaborado um circuito elétrico com as
funcionalidades do sistema desenvolvido. Ainda que o sistema proposto seja concebido
para aplicação em média tensão e alta potência, o protótipo elaborado no laboratório
funciona com tensões e potências baixas por motivos de segurança e facilidade de obtenção
dos componentes envolvidos.

5.1.1. Organização dos módulos


O circuito montado foi dividido em módulos com funções específicas, que
estão organizados conforme mostra a Figura 5.1.

Figura 5.1 – Organização funcional dos módulos do circuito experimental.


Cada módulo foi confeccionado em uma placa de circuito impresso
independente e desempenha as funções apresentadas na Tabela 5.1.

61
Montagem e Resultados Experimentais

Tabela 5.1 – Funções dos módulos do circuito experimental.


Módulo Principal função:
JP43 Célula de chaveamento
FT4 Fonte de alimentação desacoplada
DK35 Processamento e interface de sinais
PS1 Aquisição de sinais, proteção e fonte de tensão
Os módulos JP43 têm como componente principal o módulo integrado de
potência IRAMX16PU60A2, fabricado pela International Rectifier. Este componente
apresenta um conjunto de seis transistores IGBT, dos quais quatro são utilizados como
ponte H. O quinto transistor é utilizado no circuito de proteção contra sobretensão nos
capacitores do barramento CC e o sexto transistor não é utilizado.
As fontes de tensão dos módulos JP43 requerem desacoplamento entre si e
foram agrupadas em um único módulo, FT4. Estas fontes fornecem as tensões contínuas em
5 e 15 V, conforme especificações do IRAMX16PU60A2. Para uma aplicação em média
tensão, o projeto das fontes de alimentação deve ser remodelado, de modo que elas possam
extrair a energia dos capacitores e suprir os circuitos de suas respectivas células.
Considerando que a corrente que percorre os elementos do ramo de potência é a
mesma para todas as células, justifica-se o agrupamento da proteção contra sobrecorrente
em um único módulo, PS1. Pelo mesmo motivo, neste módulo são feitas as medidas da
polaridade da corrente do conversor multinível através de um comparador, bem como a
medida da tensão no PAC através de um divisor resistivo. Na placa do módulo PS1
encontra-se a fonte de tensão contínua simétrica em +15/-15 V e +5 V que alimenta
também os circuitos integrados do módulo DK35 e o sensor de corrente com o respectivo
circuito de condicionamento de sinais que monitora a corrente demandada no PAC pelo
filtro ativo e carga.
O módulo DK35 possui como principal componente a estação experimental
TMS320C2000 onde está acoplado o microcontrolador TMS320F28335 ambos fabricado
pela Texas Instruments e mostrados na Figura 5.2. Neste módulo encontram-se as interfaces
de comunicação com os demais módulos e uma porta serial RS232 para uso futuro.

62
Capítulo 5

Figura 5.2 – Estação experimental TMS320C2000 e microcontrolador.


O conjunto dos módulos foi instalado em uma estrutura para a sustentação
mecânica, que garante a segurança e facilita a operação e manuseio dos aparelhos e
instrumentos de medidas acoplados ao circuito. Esta plataforma, mostrada na Figura 5.3,
agrega ainda um conjunto de cinco medidores analógicos que monitoram as tensões nos
capacitores de cada célula e a corrente que as percorrem.

Figura 5.3 – Visão geral do protótipo montado.


Recomenda-se a leitura da descrição detalhada do funcionamento do circuito no
Apêndice A2, abordando, inclusive, a lógica de proteção do circuito.

63
Montagem e Resultados Experimentais

5.2 Resultados experimentais


As respostas que são apresentadas a seguir foram obtidas através de leituras
efetuadas no circuito experimental, utilizando-se um osciloscópio digital DL 1640, da
marca Yokogawa, com 200 MS/s e 200 MHz. Dar-se-á preferência pelas apresentações dos
resultados na forma “como foi obtido”. O uso de filtros ou outros recursos que podem
afetar a interpretação dos resultados estão declarados explicitamente quando aplicados.
Os cálculos das distorções e os espectrogramas foram elaborados com registro
de cem mil amostras. Os diagramas de frequências acumuladas foram elaborados com
registro de um milhão de amostras e com este registro são calculadas as frequências médias
de chaveamento. Os registros do número de transições e comutações no sistema foram
efetuados por variáveis inseridas no código de programação do microcontrolador e
monitoradas pelo programa Code Compose Studio, desenvolvido pela Texas Instruments,
operando no modo Real Time. O principal arquivo do código fonte recebeu o nome de
SRCC e encontra-se no Apêndice A3.

5.2.1. Influência do retardo máximo da comutação


A influência do retardo máximo da comutação é verificada por meio da
contagem de transições e comutações no sistema, classificando-os da seguinte forma:
N_tr: número de transições redundantes;
N_ts: número de transições suprimidas;
N_cn: número de ciclos neutros;
N_ce: número de comutações executadas;
N_tp: número de transições postergadas; e
N_am: número de amostras.
Para otimização da velocidade de processamento, o acesso aos registros de
contagem é feito durante os ciclos neutros. Portanto o número de amostras não é o mesmo
para cada situação. O valor do salto máximo na fila cruzada de comutação, SFm, é mantido
fixo em 2 elementos.
A Tabela 5.2 apresenta os registros apurados para diferentes valores de retardo
máximo da comutação, RCm, em conjunto com os valores das distorções observadas na

64
Capítulo 5

corrente da rede, calculadas através das expressões apresentadas no item 1.2.2, medidas em
uma janela de tempo com 50 ms de duração e da frequência média de chaveamento, fs ,
medida em uma janela de um segundo.

Tabela 5.2 – Registros de transições/comutações e distorções do sinal na saída.


RCm 0s 10 µs 20 µs 80 µs 160 µs 320 µs 640 µs
N_tr 261403 244173 244913 244530 239113 230822 224358
N_ts 261403 292369 331299 370621 324456 291843 280029
N_cn 210942 188909 200568 218087 214174 209823 206665
N_ce 527655 470255 380315 167910 90937 66815 54842
N_tp 0 48468 87818 243385 370438 431527 458477
N_am 1000000 1000001 1000000 1000003 1000005 1000008 1000013
DT 5,96 % 6,73 % 8,52 % 16,2 % 22,4 % 23,7 % 28,9 %
DHT 4,81 % 5,11 % 5,45 % 9,02 % 12,8 % 13,7 % 17,8 %
DHTp 2,15 % 2,13 % 2,26 % 3,01 % 3,78 % 4,39 % 7,34 %
fs 3,23 kHz 2,91 kHz 2,32 kHz 1,05 kHz 693 Hz 556 Hz 490 Hz
Na Figura 5.4, são exibidos os dados apresentados na Tabela 5.2 em valores
percentuais em função do tempo do retardo máximo da comutação.

60%

50%

40%
N_tr
N_ts
N_cn
30% N_ce
N_tp
DT
DHT
DHTp
20%

10%

0%
0 4 8 12 16 20 24 28 32 36 40 44 48 52 56 60 64
Retardo máximo da comutação (x 10µs)

Figura 5.4 – Registros de transições/comutações e distorções do sinal na saída.

65
Montagem e Resultados Experimentais

O número de transições redundantes pouco se relaciona com o tempo de retardo


e apresenta uma pequena variação em torno de 24 %. A maioria das transições redundantes
resulta em transições suprimidas. Destaca-se que, quando não é permitido o retardo da
comutação, ainda é possível a supressão de comutações, devido à presença de transições
redundantes.
O número de transições suprimidas tem um ápice quando o retardo máximo da
comutação está em torno de 80 µs. O decaimento à direita se justifica pelo fato de um
retardo máximo da comutação, relativamente longo, permitir a postergação de uma mesma
transição repetidas vezes, ao invés de suprimir diversas vezes as transições postergadas, que
são susceptíveis à supressão, conforme se verifica a esquerda do máximo desta curva.
O número de ciclos neutros apresenta um comportamento um tanto quanto
independente do retardo máximo da comutação, similar às transições redundantes. Este
comportamento é justificado por não haver alteração na frequência de amostragem.
O número das transições postergadas e das comutações executadas tem uma
relação quase complementar com relação ao retardo máximo da comutação. Desabilitando
o retardo da comutação não há postergação das transições e todas as transições não
redundantes resultam em comutações.
Observa-se que, quanto maior é o tempo permitido para o retardo de uma
comutação, maior é o número de transições postergadas e menor é o número de comutações
executadas, o que reflete em menores perdas por chaveamento. Porém, permitindo ao
sistema um tempo mais longo de retardo da comutação, a DHT da corrente da rede é
afetada e apresenta os reflexos de um processamento que não responde fielmente às
referências dadas.
A Figura 5.5 mostra, à esquerda, a corrente da carga (CH2, verde), o sinal de
chaveamento do driver da chave de potência 1A (CH3, vermelho) e a corrente da rede
(CH4, azul) para diferentes valores do retardo máximo da comutação. À direita, os
espectros da corrente da rede.

66
Capítulo 5

Figura 5.5 – Formas de onda no tempo e espectro para RCm = 0 s (alto), 10 µs, 80 µs e 640 µs.
(CH2 e CH4: 2,0 A/div. CH3: 2,0 V/div. Horizontal: 5 ms/div)

67
Montagem e Resultados Experimentais

Comparando as imagens na sequência do alto para baixo, nota-se que a redução


da frequência de chaveamento (CH3, vermelho) afeta diretamente a qualidade da corrente
da rede, vista no osciloscópio (CH4, azul) e nos espectros.
O quadro presente na Figura 5.6 apresenta os limites de correntes harmônicas
impostos pela Norma IEEE-519/92 que são atendidos, ou não, pelo sistema. As respostas
obtidas para cada valor do retardo máximo da comutação são comparadas com os cinco
intervalos de ISC/IL, reproduzidos na Tabela 1.1. A primeira linha compara o valor da DHT
com o indicador TDD da referida norma.

68
Capítulo 5

RCm 0s 10 µs 20 µs 80 µs 160 µs 320 µs 640 µs


Faixa 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5
TDD
h2
h3
h4
h5
h6
h7
h8
h9
h10
h11
h12
h13
h14
h15
h16
h17
h18
h19
h20
h21
h22
h23
h24
h25
h26
h27
h28
h29
h30
h31
h32
h33
h34
h35
h36
h37
h38
h39
h40
h41
h42
h43
h44
h45
h46
h47
h48
h49
h50

Figura 5.6 – Limites de correntes harmônicas da Norma IEEE-519/92 atendidos pelo sistema.
Observa-se que as transgressões aos limites máximos de correntes harmônicas,
conforme a Norma IEEE-519/92, são iniciadas nas componentes harmônicas de ordem
relativamente elevada. Este comportamento, espelhado pelos valores da DHTp, não
compromete a aplicação do sistema, visto que os sinais de frequências elevadas podem ser
eliminados utilizando-se elementos passivos.

69
Montagem e Resultados Experimentais

Verifica-se, também, que em sistemas nos quais a relação ISC/IL é


suficientemente alta, a ponto de tolerar valores mais elevados dos limites máximos de
correntes harmônicas, torna-se possível a operação do sistema, respeitando as observações
citadas, com valores do retardo máximo da comutação relativamente altos, onde se atinge
maiores taxas de supressão de pulsos.
Efetuando a distribuição dos pulsos de chaveamento, segundo suas durações,
em uma série de intervalos divididos de forma logarítmica, têm-se os histogramas
apresentados na Figura 5.7.

30%

25%
Frequência normalizada (%)

20%

15% RCm=0
RCm=4
RCm=16
10%
RCm=64

5%

0%

Duração dos pulsos (s)

Figura 5.7 – Histogramas da duração dos pulsos de chaveamento.


O diagrama de frequências acumuladas da duração dos pulsos de chaveamento,
presente na Figura 5.8, revela o relacionamento entre a frequência do chaveamento com o
tempo máximo do retardo da comutação.

70
Capítulo 5

Figura 5.8 – Diagramas da frequência acumulada da duração dos pulsos de chaveamento.


Observa-se que, quanto menor é o retardo máximo da comutação, mais rápida é
a ascensão da curva do diagrama de frequência acumulada da duração dos pulsos de
chaveamento, pois com um menor retardo da comutação, há uma quantidade maior de
pulsos estreitos. Este raciocínio condiz com a frequência média de chaveamento observada
para os retardos.
Os dados registrados na montagem experimental mostram que quanto maior o
retardo máximo da comutação, maior será a duração dos pulsos de chaveamento e
consequentemente menor é a frequência média de chaveamento. Isto implica em menores
perdas por chaveamento dos elementos semicondutores de potência. Porém, a redução da
frequência média de chaveamento, através da supressão ou postergação de pulsos provoca
uma maior DHT na corrente da rede. Isto significa que o ajuste do tempo máximo de
retardo deve ser efetuado observando-se os limites da qualidade da energia a serem
respeitados.

71
Montagem e Resultados Experimentais

5.2.2. Influência do salto máximo dos elementos na fila cruzada de


comutação
O número de transições e comutações observado no sistema não é fortemente
vinculado à organização da ordem de comutação estabelecida pela fila cruzada de
comutação. De fato, a função básica da fila cruzada de comutação é organizar a ordem em
que as chaves semicondutoras serão acionadas, sem interferir na decisão tomada pelo
processamento de executar ou não um chaveamento. A alteração da ordem dos elementos
da fila cruzada de comutação proporciona maior estabilidade nas tensões dos capacitores de
cada célula, pois esta é uma das informações processadas para definir a ordem de
chaveamento. Manter um capacitor de determinada célula sob uma corrente que lhe
favorece atingir a tensão nominal implica em alterar a ordem de chaveamento e
consequentemente, uma pequena redução na frequência média de chaveamento é
observada.
Considerando que o salto dos elementos na fila cruzada de chaveamento possui
uma influência nas respostas do circuito muito inferior à influência do tempo de retardo da
comutação, os resultados práticos foram tomados para o valor mínimo do retardo máximo
da comutação constante e igual a 1 ciclo de amostragem, que equivale a 10 µs. Pelo mesmo
motivo, as distorções na corrente da rede são observadas apenas pelo valor da DHT e as
análises focam a tensão dos capacitores nas células, verificando se a fila cruzada de
comutação cumpre com os objetivos designados.
O levantamento dos resultados práticos teve o salto máximo na fila cruzada de
comutação limitado a 3 elementos. Esta restrição deve-se à necessidade de enquadrar o
tempo do loop necessário para o processamento das comparações e reordenação dos
elementos da fila de comutação em um período do ciclo de amostragem. O uso de número
maior do salto máximo dos elementos na fila cruzada de comutação compromete a
integridade dos intervalos de amostragem e as respostas obtidas.
A Tabela 5.3 apresenta os registros apurados para diferentes valores do salto
máximo dos elementos na fila cruzada de comutação, SFm, em conjunto com o valor da
DHT verificada na corrente da rede, medida em uma janela de tempo com 100 ms de
duração, da frequência média de chaveamento, fs , medida em uma janela de um segundo e

72
Capítulo 5

da tensão da componente alternada sobre o capacitor da célula 1, medida em uma janela de


vinte segundos.

Tabela 5.3 – Registros de transições/comutações, distorções, frequência média de chaveamento e tensão


CA no capacitor da célula 1 em função do salto máximo dos elementos na fila cruzada de comutação.
SFm 0 1 2 3
N_tr 241462 242812 244330 245711
N_ts 287904 290362 292380 294050
N_cn 191405 188870 189587 188017
N_ce 474074 472973 469629 469274
N_tp 46618 47795 48404 48660
N_am 1000001 1000000 1000000 1000001
DHT 4,66 % 4,94 % 4,90 % 5,08 %
fs 2,96 kHz 2,94 kHz 2,88 kHz 2,86 kHz
VC1 (CA) 479,6 mV 346,0 mV 236,6 mV 222,4 mV
Observa-se que os registros de transições/comutações e a DHT quase não
sofrem variações para diferentes valores do salto máximo dos elementos na fila cruzada de
comutação. Já a frequência média de chaveamento apresenta um decaimento. A relação
entre estes valores é melhor observada na Figura 5.9, na qual as transições/comutações da
Tabela 5.3 estão exibidas em valores percentuais.

35% 3.000

2.980
30%
2.960 N_tr

25% 2.940
Frequência média (Hz)

N_ts
Porcentagem

2.920
20% N_cn
2.900
N_ce
15%
2.880
N_tp
10% 2.860
DHT
2.840
5%
2.820 Freqüência
média
0% 2.800
0 1 2 3
Salto máximo do elemento na fila de comutação

Figura 5.9 – Registros de transições/comutações, DHT e frequência média de chaveamento em função


do salto máximo dos elementos na fila cruzada de comutação.

73
Montagem e Resultados Experimentais

Verifica-se que o número de transições/comutações é praticamente imune ao


valor do salto máximo dos elementos na fila cruzada de comutação. A redução no valor da
frequência média de chaveamento é justificada pela condição dada às chaves de
permanecerem em estados favoráveis ao controle da tensão nos capacitores das células e
tem como consequência um pequeno aumento no valor da DHT da corrente da rede.
A Figura 5.10 apresenta as formas de onda no tempo dos seguintes sinais:
CH1, laranja: VC1 (CA) com offset de 71 V;
CH2, Verde: corrente na carga;
CH3, vermelho: sinal de acionamento do driver da chave de potência 1A;
CH4, azul: a corrente da rede.
Esta medida foi executada com o salto máximo na fila cruzada de comutação de
3 elementos e o retardo máximo da comutação igual a 1 ciclo de amostragem, que equivale
a 10µs.

Figura 5.10 – Formas de onda no tempo para RCm = 10 µs e SFm = 3.


Verifica-se que nestas condições a flutuação da tensão no capacitor da célula 1,
VC1, apresenta uma ondulação no dobro da frequência da rede sobreposta à frequência de

74
Capítulo 5

chaveamento do filtro ativo, que nestas condições está em torno de 50 kHz, como pode ser
verificado na Figura 5.11.

Figura 5.11 – Espectro de VC1 para RCm = 10 µs e SFm = 3.


Verifica-se, no entanto que o controle da tensão dos capacitores produz
variações em baixa frequência que se manifestam com mais intensidade quando é reduzido
o valor do salto máximo dos elementos na fila cruzada de comutação. A Figura 5.12 mostra
à esquerda uma fotomontagem3 da tensão VC1, com offset de 71 V, para dois valores do
salto máximo dos elementos na fila cruzada de comutação: zero, que desabilita a alteração
da ordem de comutação dos elementos e 3 que é o valor máximo avaliado nos ensaios
práticos. À direita, o espectrograma dos mesmos sinais com a amplitude normalizada pelo
valor da componente CC.

Figura 5.12 – Formas de onda no tempo e espectros de VC1 para SFm = 0 e SFm = 3.
(CH1: 1,0 V/div. Horizontal: 2 s/div)

3
A integridade dos dados é preservada.

75
Montagem e Resultados Experimentais

Observa-se que em ambos os casos a componente em 120 Hz não ultrapassa


0,7 % do valor da componente contínua. Porém, incrementando o valor do salto máximo
dos elementos na fila cruzada de comutação, tem-se a redução do nível das componentes de
baixas frequências, e consequentemente, a redução da componente alternada da tensão VC1
e da frequência média de chaveamento que é mostrada na Figura 5.13. Esta frequência
média de comutação é calculada usando-se uma janela de tempo de 1 segundo.

3,0 0,6

Freqüência
média
VC1 (CA) 0,5

3,0
Frequência média (kHz)

0,4

Tensão CA (V)
2,9 0,3

0,2

2,9

0,1

2,8 0
0 1 2 3
Salto máximo do elemento na fila de comutação

Figura 5.13 – Relação entre a frequência média e da tensão CA de VC1 com o valor do salto máximo dos
elementos na fila de comutação.

As variações da frequência de chaveamento e da componente alternada da


tensão VC1 são mais significativas para os primeiros valores de incremento do salto máximo
dos elementos na fila de comutação, momento no qual este procedimento é habilitado. Sua
influência é reduzida no último valor, revelando uma tendência de que mesmo não sendo
viáveis os testes com maiores valores para o salto máximo dos elementos na fila de
comutação, pouco efeito nos resultados poderia ser esperado com este incremento.

76
Capítulo 5

5.2.3. Análise da resposta ao degrau de carga


A postergação da comutação e o ajuste do salto dos elementos na fila de
comutação favorecem o equilíbrio da tensão entre os capacitores das células. No entanto,
estes recursos, que foram estudados nas seções anteriores, não são capazes de manter a
tensão média nestes capacitores controlada de forma estável. Esta tarefa é efetuada por um
controlador PIVC que tem em sua malha o cálculo da média discreta, portanto, o
comportamento de sua resposta foge das soluções lineares típicas. Ao submeter o circuito a
um degrau de carga, verifica-se a reposta do controlador PIVC através das variações das
tensões sobre os capacitores das células.
Nos testes efetuados, a carga do circuito foi majorada em 50 % com a adição de
um conjunto de resistores com valor total equivalente a 150 Ω, em paralelo com os
resistores regulares, de valor nominal igual a 75 Ω.
Durante os procedimentos dos testes, verificou-se que a repetitividade das
respostas não se dá de forma rígida. Este fenômeno está relacionado ao processo de
controle da tensão pela média discreta, que não se vincula diretamente aos valores das
tensões propriamente. Para melhor ilustrar este comportamento, optou-se em apresentar as
tensões de dois dos quatro capacitores. A Figura 5.14 mostra duas das diversas medidas
efetuadas das respostas do sistema ao degrau de carga, sem nenhuma alteração nos
parâmetros do sistema. O osciloscópio foi configurado para remover as frequências altas
dos sinais das tensões nos capacitores, através de um filtro passa-baixa com 10 kHz de
banda, de modo a facilitar a observação das variações lentas das tensões.

Figura 5.14 – Respostas ao degrau de carga sem alterações nos parâmetros do sistema.
(CH1 e CH3: 5,0 V/div. CH2 e CH4: 5,0 A/div. Horizontal: 500 ms/div)

77
Montagem e Resultados Experimentais

As tensões nos capacitores VC1 (CH1, laranja) e VC2 (CH3, vermelho) sofrem
variações tanto em tensão, com reduções de 8 a 22 V, quanto no tempo, com durações de
0,6 a 1,7 s. Durante o afundamento das tensões nos capacitores, nota-se que a corrente na
rede (CH4, azul) sofre um aumento, consequente da necessidade de compensar a energia
suprida pelos capacitores e da nova demanda de corrente da carga (CH2, verde).
Através da variação dos parâmetros do controlador PIVC, nota-se a influência
desta malha na tensão dos capacitores. A Figura 5.15 mostra a resposta do circuito ao
mesmo degrau de carga, quando aplicado o dobro do valor para as constantes KiVC e KpVC.

Figura 5.15 – Respostas ao degrau de carga com alteração no ganho do controlador.


(CH1 e CH3: 5,0 V/div. CH2 e CH4: 5,0 A/div. Horizontal: 500 ms/div)
Com os novos parâmetros do controlador, o afundamento das tensões nos
capacitores sofrem reduções que não excedem 4 V, consequentemente são reestabelecidas
mais rápidas, não demorando mais que 500 ms.
Da mesma forma que as tensões nos capacitores se reduzem ao ser aplicado um
degrau de carga, observa-se um aumento quando a carga retorna ao valor nominal. Este
efeito é ilustrado pela Figura 5.16, no qual os parâmetros do controlador permanecem com
o dobro do valor nominal.

78
Capítulo 5

Figura 5.16 – Respostas ao degrau de carga com alteração no ganho do controlador.


Este fenômeno é justificado pela retardo na acomodação do novo ponto de
regime de trabalho do sistema que requer um alívio da energia acumulada nos capacitores
para a operação com uma corrente inferior ao nível em que havia se estabilizado
anteriormente. Este processo não se limita a variações de carga que excedem o valor
nominal, como o ilustrado pela Figura 5.16, mas estará presente em todos os momentos em
que a corrente da carga seja reduzida a uma taxa superior ao tempo de resposta da malha de
controle da tensão dos capacitores. A situação extrema desta redução da carga é dada pelo
seu desligamento, quando deve operar o sistema de proteção contra sobretensão nos
capacitores, que encontra-se detalhado no Apêndice A2.
Ao mesmo tempo em que se elevam os valores das constantes do controlador
PIVC da tensão sobre os capacitores das células, verifica-se uma degradação na qualidade da
resposta do circuito. Isso faz com que o ajuste deste controlador seja efetuado observando
não só as variações das tensões nos capacitores das células durante as variações da carga,
mas também nos limites da qualidade a serem atingidos. O estudo mais detalhado da
relação entre os valores das constantes do controlador da tensão sobre os capacitores das
células e a qualidade do sinal obtido é efetuado a seguir.

79
Montagem e Resultados Experimentais

5.2.4. Avaliação de outros tipos de carga e influência do controlador da


tensão na qualidade do sinal
A avaliação dos resultados experimentais é enriquecida com o estudo de dois
outros tipos de carga: o primeiro com um retificador associado a um filtro indutivo e, em
seguida, com retificação de meia onda, sem filtragem. É sabido que não há aplicação
prática de retificadores de meia onda em processos industriais e similares. Ainda assim,
dedica-se ao estudo desta carga por ela submeter o circuito a condições extremas para
recompor o sinal e permitir uma avaliação do desempenho do sistema nestas condições.
A carga utilizada no primeiro conjunto de testes é composta por um resistor de
5 Ω associado em série com um indutor de 72 mH. A retificação do sinal aplicado nesta
carga é feita pela mesma ponte citada no item A2.1, porém, a conexão ao PAC é feita por
um transformador de tensão com relação de 110/60 V. Todos os demais parâmetros e
condições do circuito são preservados.
As análises da contagem de transições e comutações no sistema, das distorções
observadas na corrente da rede e da frequência média de chaveamento não repetirão os
estudos já apresentados nos itens anteriores, pois em termos quantitativos, as alterações
observadas não são significantes.
Os sinais para diferentes valores do retardo máximo da comutação são
apresentados na Figura 5.17, onde à esquerda tem-se a tensão no PAC (CH1, laranja), a
corrente da carga (CH2, verde), o sinal de chaveamento do driver da chave de potência 1A
(CH3, vermelho) e a corrente da rede (CH4, azul). À direita, os espectros da corrente da
rede.

80
Capítulo 5

Figura 5.17 – Formas de onda no tempo e espectro para RCm = 0 s (alto), 10 µs e 80 µs.
(CH1: 100 V/div. CH2: 1,0 A/div. CH3: 5,0 V/div. CH4: 2,0 A/div. Horizontal: 5 ms/div)
A retificação com filtragem indutiva no lado CC dá à forma de onda da corrente
na entrada do retificador o aspecto quadrado com variações planas durante os semiciclos e
uma brusca variação da corrente nas trocas de polaridade. Este perfil de carga nos permite
duas análises das respostas apresentadas pelo circuito.
A primeira foca o alto valor da taxa di/dt, que tem como consequência
pequenos surtos de corrente da rede. Este efeito permite verificar quão rápido atua a malha
do controlador da corrente. Sendo um fenômeno intrínseco deste tipo de circuito, a sua

81
Montagem e Resultados Experimentais

análise será limitada apenas à inspeção visual da forma de onda no tempo, apresentada na
Figura 5.17, que revela uma amplitude inferior ao valor de pico da corrente e uma
acomodação em um curto espaço de tempo.
A segunda análise trata da qualidade do sinal, que pela ausência de variações
bruscas na corrente durante cada semiciclo, era de se esperar uma resposta com menor
distorção. O quadro mostrado na Figura 5.18 apresenta os primeiros 25 dos 50 limites de
correntes harmônicas impostos pela Norma IEEE-519/92 que são atendidos nesta etapa dos
testes, para valores do retardo máximo da comutação relativamente baixos.

82
Capítulo 5

Figura 5.18 – Limites de correntes harmônicas da Norma IEEE-519/92 atendidos pelo sistema com
retificador e filtro indutivo na carga.
Comparando os resultados apresentados no quadro da Figura 5.18 com os
resultados obtidos inicialmente e registrados no quadro da Figura 5.6, observa-se que uma
grande parcela (25,7 %) das condições impostas pela Norma IEEE-519/92 não são mais
atendidas. Esta constatação já era possível de se prever observando a presença acentuada de

83
Montagem e Resultados Experimentais

componentes harmônicas, mostrada pelos espectros da Figura 5.17, que dão à corrente da
rede um formato triangular. Para o estudo de tal distorção no sinal, que se manifesta
durante um período de relativa estabilidade da corrente da carga, optou-se pelo segundo
tipo de carga, com retificação de meia onda, pois além dela manter a corrente em total
estabilidade, zero ampère, durante metade do período, permite aferir a variação da tensão
nos capacitores das células em condições extremas de armazenamento e fornecimento de
energia.
Para garantir que as distorções presentes nos sinais observados sejam oriundas
fundamentalmente dos efeitos que serão estudados adiante, será bloqueado o retardo da
comutação, mantendo o valor de RCm igual a zero. Conservam-se todos os demais
parâmetros em seus valores nominais.
A Figura 5.19 mostra à esquerda a tensão no capacitor da célula 1 (CH1,
laranja), com offset de 71 V e sob a ação de um filtro passa-baixa com 10 kHz de banda, a
corrente da carga (CH2, verde), o sinal de chaveamento do driver da chave de potência 1A
(CH3, vermelho) e a corrente da rede (CH4, azul). À direita, o espectro da corrente da rede.

Figura 5.19 – Formas de onda no tempo e espectro com carga retificada em meia onda.
(CH1: 2,0 V/div. CH2 e CH4: 1,0 A/div. CH3: 5,0 V/div. Horizontal: 5 ms/div)
Observa-se que alterando o tipo de carga do circuito, de retificada em onda
completa associada à filtragem indutiva para retificada em meia onda, sem filtragem, as
componentes harmônicas de ordem par sobem de um nível inexpressível, no primeiro caso,
para valores que atingem 16 % e 7 % na segunda e quarta ordem, respectivamente, no
segundo tipo de carga.

84
Capítulo 5

A distorção que surge na corrente da rede pode ser entendida ao observar os


períodos relativamente longos em que o controlador da tensão dos capacitores das células é
submetido, durante os estágios de carga e descarga, com os novos tipos de cargas utilizadas
nestes testes. Nestes períodos, a média discreta, que representa de uma forma muito
peculiar a tensão nos capacitores das células, atinge e mantém o seu valor máximo4, similar
a uma saturação nos processos convencionais de controle. Esta “saturação” prejudica o
funcionamento do controlador da tensão dos capacitores das células, que passa a apresentar
um comportamento ineficiente, responsável pelas distorções observadas na corrente da
rede. Esta análise é confirmada alterando os parâmetros do controlador PI da tensão sobre
os capacitores das células.
A Figura 5.20 reproduz as repostas do circuito nas mesmas condições avaliadas
anteriormente, com as constantes KiVC e KpVC do controlador da tensão dos capacitores das
células reduzidas a um décimo do valor nominal. À esquerda tem-se a tensão no capacitor
da célula 1 (CH1, laranja), com offset de 71 V e sob a ação de um filtro passa-baixa com
10 kHz de banda, a corrente da carga (CH2, verde), o sinal de chaveamento do driver da
chave de potência 1A (CH3, vermelho) e a corrente da rede (CH4, azul). À direita, o
espectro da corrente da rede.

Figura 5.20 – Formas de onda no tempo e espectro com carga retificada em meia onda e alteração no
ganho do controlador.
(CH1: 2,0 V/div. CH2 e CH4: 1,0 A/div. CH3: 5,0 V/div. Horizontal: 5 ms/div)

4
O valor máximo da média discreta é observado durante períodos de carga dos capacitores das células.
Durante os períodos de descarga, a média discreta atingirá o valor mínimo.

85
Montagem e Resultados Experimentais

Tanto a forma da onda no tempo quanto o espectro da corrente da rede mostram


que ajustando os parâmetros do controlador PIVC para uma resposta mais lenta, obtém-se
melhor qualidade do sinal no que se refere às distorções da corrente da rede.
A Tabela 5.4 mostra as distorções medidas na corrente da rede para as duas
condições testadas, alterando os valores das constantes do controlador da tensão, KiVC e
KpVC.

Tabela 5.4 – Distorções da corrente da rede com alteração no ganho do controlador.


KiVC e KpVC Nominal Nominal/10
DT 19,0 % 8,52 %
DHT 19,3 % 5,45 %
DHTp 12,1 % 2,26 %
Ainda que se registre uma expressiva redução da distorção da corrente da rede,
para efetuar o ajuste das constantes do controlador das tensões sobre os capacitores das
células deve-se observar, também, a influência das variações da corrente da carga nas
tensões destes capacitores. Assim como a redução do valor destas constantes diminui a
distorção da corrente da rede, ela também provoca o aumento das variações das tensões nos
capacitores, quando varia a corrente da carga, conforme foi estudado no item 5.2.3.
Por fim, observa-se que a redução dos parâmetros do controlador PI da tensão
sobre os capacitores das células provocou um aumento na ondulação da tensão, nestes
capacitores, de 403 mV para 410 mV. Um efeito praticamente desprezível, considerando,
sobretudo, que estas ondulações correspondem respectivamente a 0,56 % e 0,57 % do valor
médio da tensão sobre o capacitor da primeira célula, onde foram medidas. Nota-se que,
embora a função primordial do controlador em questão seja manter estável a tensão sobre
os capacitores das células, a alteração de seus parâmetros nominais tem um impacto mais
significativo na qualidade da corrente da rede que na ondulação da tensão sobre os
capacitores das células.

5.2.5. Operação em contingência


A operação do sistema em estado de contingência requer alterações no
processamento, que inibe o chaveamento da célula desativada e exclui do cálculo da média
discreta o valor da tensão no capacitor desta célula. Desta forma, os terminais da célula
bloqueada podem ser curto-circuitados, conforme mostra a Figura 5.21, permitindo a

86
Capítulo 5

remoção da célula, durante a operação em contingência, sem afetar o funcionamento do


circuito.

Figura 5.21 – Inserção de curto-circuito para operação em contingência.


Comparando as respostas do sistema em operação normal, conforme tratado na
seção 5.2.1, e as respostas obtidas durante a operação em contingência, observa-se que as
contagens das transições e comutações conservam-se proporcionalmente distribuídas,
conforme mostra a Figura 5.22. No entanto, a frequência média, também apresentada na
mesma figura, sofre um aumento.

87
Montagem e Resultados Experimentais

60% 6,0

Operação normal: linha tracejada.


Operação em contingência: linha contínua.
50% 5,0

N_tr

40% 4,0 N_ts

Frequência média (kHz)


N_cn
Porcentagem

30% 3,0 N_ce

N_tp

20% 2,0 Freqüência


média

10% 1,0

0% -
0 4 8 12 16 20 24 28 32 36 40 44 48 52 56 60 64
Retardo máximo da comutação (x 10µs)

Figura 5.22 – Registros de transições/comutações e frequência média sob operação normal e em


contingência.
Durante a operação em contingência, a proporção do número de transições
redundantes, suprimidas, postergadas e de ciclos neutros sofre uma redução média de 2 %
em relação à operação normal. A proporção do número de comutações executadas tem um
aumento médio de 13 %. Estes números apontam que a presença de células redundantes
não é um fator imprescindível para a operação do sistema. No entanto, registra-se um
aumento na frequência média de chaveamento na ordem de 44 %, o que é superior à razão
da relação do número de células operando em condição normal pelo número de células
operando em contingência. Portanto, justifica-se o uso de células em quantidade superior à
necessária pela maior confiabilidade do sistema diante de falhas nos dispositivos de
potência e pela redução da frequência de chaveamento destes elementos.
As proporções entre os números de transições e comutações e as frequências
médias de chaveamento observadas no sistema operando normalmente e em contingência
são mostradas na Tabela 5.5.

88
Capítulo 5

Tabela 5.5 – Registros de transições/comutações e frequência média.


RCm 0s 10 µs 20 µs 80 µs 160 µs 320 µs 640 µs
N_tr (N) 26,1 % 24,4 % 24,5 % 24,5 % 23,9 % 23,1 % 22,4 %
N_tr (C) 26,0 % 24,3 % 24,4 % 24,5 % 23,5 % 22,4 % 21,8 %
N_ts (N) 26,1 % 29,2 % 33,1 % 37,1 % 32,4 % 29,2 % 28,0 %
N_ts (C) 26,0 % 28,9 % 32,2 % 36,9 % 31,9 % 28,5 % 27,1 %
N_cn (N) 21,1 % 18,9 % 20,1 % 21,8 % 21,4 % 21,0 % 20,7 %
N_cn (C) 19,9 % 18,1 % 19,3 % 21,4 % 21,7 % 21,5 % 21,4 %
N_ce (N) 52,8 % 47,0 % 38,0 % 16,8 % 9,1 % 6,7 % 5,5 %
N_ce (C) 54,0 % 48,5 % 40,6 % 18,9 % 10,4 % 8,1 % 6,7 %
N_tp (N) 0% 4,8 % 8,8 % 24,3 % 37,0 % 43,2 % 45,8 %
N_tp (C) 0% 4,6 % 7,9 % 22,9 % 36,0 % 41,9 % 44,8 %
fs (N) 3,23 kHz 2,91 kHz 2,32 kHz 1,05 kHz 0,69 kHz 0,55 kHz 0,49 kHz
fs (C) 4,39 kHz 3,97 kHz 3,27 kHz 1,52 kHz 1,01 kHz 0,85 kHz 0,73 kHz
(N) = Operação normal. (C) = Operação em contingência.

A frequência de chaveamento do filtro ativo não se altera significativamente


quando o sistema entra em contingência, pois as células operantes terão a frequência
aumentada de forma a compensar a redução do número de células em ação. Portanto, a
qualidade do sinal obtido nesta condição não é afetada pela operação em contingência.
Inicia-se o estudo da qualidade do sinal obtido durante a operação em
contingência através da análise da Figura 5.23. À esquerda, tem-se a tensão no capacitor da
célula 1 (CH1, laranja) com offset de 71 V e sob a ação de um filtro passa-baixa com
10 kHz de banda, a corrente da carga (CH2, verde), o sinal de chaveamento do driver da
chave de potência 1A (CH3, vermelho) e a corrente da rede (CH4, azul). À direita, o
espectro da corrente da rede. Adotou-se nesta análise o salto máximo na fila cruzada de
comutação de 2 elementos e o retardo máximo da comutação igual a 1 ciclo de
amostragem, que equivale a 10µs.

89
Montagem e Resultados Experimentais

Figura 5.23 – Formas de onda no tempo e espectro durante a operação em contingência.


(CH1: 2,0 V/div. CH2 e CH4: 2,0 A/div. CH3: 5,0 V/div. Horizontal: 5 ms/div)
No espectrograma, observa-se que a amplitude da componente harmônica de
terceira ordem sobe de 3,2 %, quando em operação normal (vide Figura 5.5, segundo
espectro de cima para baixo), para 3,7 % durante a operação em contingência. Esta pequena
variação é observada em diversas frequências harmônicas e em diferentes tempos do
retardo máximo da comutação, podendo refletir na possibilidade de atendimento aos índices
de qualidade impostos pela Norma IEEE 519/92, conforme mostra o quadro na Figura 5.24,
que apresenta as respostas do sistema operando em contingência em comparação à
operação normal.

90
Capítulo 5

Figura 5.24 – Limites de correntes harmônicas da Norma IEEE-519/92 atendidos pelo sistema em
contingência comparados com a operação normal.
Observa-se que a operação em contingência tem um efeito relativamente neutro
na qualidade do sinal obtido. Registra-se que 8,5 % dos limites da Norma IEEE-519/92 que
eram atendidas em operação normal passam a não ser atendidos em contingência (indicados
no quadro com seta vermelha para baixo), mas, em contrapartida, 8,2 % dos limites que não

91
Montagem e Resultados Experimentais

eram atendidos passam a ser com o sistema em contingência (seta verde para cima). Dá-se a
estas alterações menor importância, ao verificar que a maioria delas se concentra nas
harmônicas de ordens relativamente elevadas, cuja correção foge do escopo deste trabalho.
Mesmo com a ausência de células redundantes no sistema e consequentemente
menor número de níveis na média discreta, a tensão nos capacitores das células que
permanecem no sistema se mantém estável, devido à maior velocidade de permutação na
fila cruzada de comutação, em função do aumento da frequência média de chaveamento.
Durante os testes, a componente alternada da tensão no capacitor da célula 1 não
ultrapassou 0,8 % do valor médio, mantendo o comportamento mostrado na Figura 5.23
(CH1, laranja) onde a componente alternada é de 0,5 V.
Ainda que a qualidade do sinal e a tensão sobre os capacitores das células ativas
não sejam consideravelmente afetadas, a operação em contingência provoca um aumento na
frequência média de chaveamento dos dispositivos semicondutores de potência, que deve
ser considerada na escolha destes componentes. Contudo, frisa-se que a operação em
contingência é uma situação anômala de operação do sistema, que lhe provê condições de
funcionamento durante o processo de manutenção, sem interrupção de suas
funcionalidades, dispensando o rigor exigido das respostas em operação normal.

92
Capítulo 6

Capítulo 6

Simulações da Aplicação em Média Tensão


Industrial

Para ilustrar uma aplicação típica do circuito proposto adotou-se como


referência o exemplo tratado na seção 13.2 da Norma IEEE Std 519-1992 que faz o estudo
do impacto na qualidade da energia elétrica quando diversos usuários, alimentados em
média tensão industrial, são supridos por um único alimentador de distribuição. O circuito
analisado na referida norma está reproduzido na Figura 6.1.

Figura 6.1 – Circuito de referência para a aplicação simulada.

93
Simulações da Aplicação em Média Tensão Industrial

Neste circuito, o usuário #1 respeita os limites de distorções especificados na


mesma norma. O usuário #2 encontra-se na situação marginal e os usuários #3 e #4 estão
ambos acima dos valores recomendados. A norma analisa quatro casos distintos que
avaliam o arranjo dos filtros harmônicos em busca da melhor solução para o problema. Este
trabalho adota a situação do usuário #3 como referência para a o desenvolvimento de um
circuito de estudo, que não atende os limites da distorção das correntes harmônicas, cujo
problema deverá ser solucionado através de um filtro ativo de potência nos moldes do
modelo apresentado.

6.1 Plataforma de simulação


As ferramentas de simulações computacionais atualmente conferem aos
modelos simulados um elevado grau de precisão nos resultados obtidos. Porém, nenhum
processo computacional supera a capacidade de comprovação dos resultados que a efetiva
montagem do circuito proporciona. Este trabalho contou com o auxílio da simulação
computacional para o desenvolvimento do circuito implementado, apresentado no capítulo
anterior, com o propósito de comprovação dos resultados da técnica proposta. Por entender
que os resultados práticos cumpriram com os objetivos de apresentação e comprovação dos
resultados, as simulações que prosseguem abandonam a proposta de reproduzir os mesmos
resultados já obtidos e exploram nova abordagem, em níveis de tensões e correntes mais
elevados, compatíveis com as aplicações industriais regulares.
As simulações computacionais foram executadas usando o programa Psim
64 bits, versão 9.0, desenvolvido pela Powersim Incorporation. O esquema encontra-se na
Figura 6.2. As especificações de cada componente estão relacionadas no Apêndice A4.
Os cálculos das distorções e os espectrogramas foram elaborados com registro
de cem mil amostras, tomadas em uma janela de tempo de 0,1 s. Nesta mesma taxa, foi
efetuada a contagem e cálculo da frequência média de chaveamento. Este processamento é
efetuado pela rotina computacional “PsimGraf”, cujo código completo encontra-se no
Apêndice A5.
O passo de simulação adotado é de 1 µs. Para assegurar o compromisso da
aplicação com tensões e correntes mais elevadas, a frequência de chaveamento do filtro

94
Capítulo 6

ativo foi reduzida para 2,4 kHz. Deste modo, a frequência média das chaves de potência
fica em torno de 1 kHz.

Figura 6.2 – Circuito elaborado para simulação computacional.


O processamento executado pelo programa está contido na biblioteca de
vínculo dinâmico, DLL. Este bloco torna-se o núcleo do circuito e a listagem completa dos
arquivos que compõem a DLL está no Apêndice A6.
O circuito em estudo sofre algumas modificações que o compatibiliza com o
sistema proposto e viabiliza as simulações. Estas alterações podem ser resumidas em dois
pontos: o primeiro é a transformação do diagrama apresentado em um equivalente
monofásico com características similares ao original. Esta mudança adapta o circuito ao
modelo proposto, que é monofásico. O desenvolvimento de um sistema polifásico é uma
das sugestões para os trabalhos futuros. O segundo ponto torna-se consequente do primeiro,
e trata-se das alterações da composição das correntes harmônicas da carga, que assumem
outra combinação, visto que a carga foi alterada para um retificador monofásico de onda

95
Simulações da Aplicação em Média Tensão Industrial

completa com filtragem indutiva, que apresenta formas harmônicas diferentes do circuito
original.
A avaliação dos parâmetros do usuário #3 é apresentada no Apêndice A7. A
Tabela 6.1 reporta os resultados que foram calculados e que doravante serão adotados como
valores regulares do sistema equivalente monofásico.

Tabela 6.1 – Valores regulares do sistema equivalente monofásico.


Grandeza Valor
Corrente na frequência fundamental I1 1,388 kA
Corrente eficaz na rede Irede 1,399 kA
Tensão eficaz nominal Vef 2,402 kV
Tensão eficaz no PAC VPAC 2,387 kV
Potência aparente S 3,339 MVA
Distorção harmônica total da corrente DHTi 12,83 %

6.2 Avaliação do alimentador e carga

Antes de proceder às simulações, são apresentadas as características do


alimentador e da carga que compõem o circuito de estudo, mostrado na Figura 6.3, sem o
filtro ativo.

Figura 6.3 – Circuito de estudo (Equivalente monofásico), sem o filtro ativo de potência.
Os valores de cada componente foram determinados de forma que o circuito de
estudo reflita as condições do usuário #3, respeitando as modificações anunciadas. Estes
valores estão relacionados na Tabela 6.2.

Tabela 6.2 – Valores dos componentes do circuito de estudo.


Componente Valor
V_fonte 2,402 kV
L_rede 514,7 µH
RL_carga 10 µΩ + 10 µH
L_retf 3,5 mH
R_retf 1,5 Ω

96
Capítulo 6

Observa-se que a tensão da fonte foi reduzida para o valor da tensão de fase.
“L_rede” inclui as impedâncias da rede e do transformador que alimenta o usuário #3.
“L_retf” e “R_retf” foram calculados de forma que a potência aparente do sistema se
aproximasse da proporção observada nas condições originais da Norma IEEE Std 519-
1992, para o sistema sem filtros e com DHTi na ordem de 12,8 %, conforme exposto na
Tabela 13.7 da referida norma. Porém, as relações da potência aparente e da DHTi entre o
circuito de estudo e o circuito original não mais se mantém nas mesmas proporções devido
à modificação do tipo de carga do circuito.
Antes das simulações da operação do filtro ativo, verificou-se a influência da
impedância da linha de transmissão e do transformador na qualidade da energia fornecida
ao usuário #3. Este estudo foi efetuado excluindo, ou não, “L_rede” do circuito para análise
das consequências observadas, que estão registradas resumidamente na Tabela 6.3.

Tabela 6.3 – Influência de “L_rede” na qualidade da energia.


Situação DHTv DHTi I1 Ief S
Alimentado via linha e trafo 13,5 % 16,4% 1,864 kA 1,335 kA 3,023 MVA
(-5,0 %) (-4,6 %) (-9,5 %)
Alimentado direto pela fonte 0,38 % 32,3 % 1,982 kA 1,474 kA 3,540 MVA
(+0,97 %) (+5,4 %) (+6,0 %)
Verifica-se que a linha de transmissão e o transformador provocam uma queda
na tensão de alimentação da carga e eleva-se, consideravelmente, o valor da DHT da tensão
no PAC. Com isso, registra-se a redução da corrente e consequentemente, a redução da
potência aparente da carga. Quando a carga é alimentada diretamente pela fonte, as
variações são registradas de forma oposta. Justifica-se a DHTv com valor não nulo pela
existência de uma resistência interna do amperímetro, parâmetro intrínseco do programa,
não sujeito à alteração pelo usuário.

6.3 Análise da ação feedforward e do sinal de referência para a forma


de onda da corrente da rede
A impedância relativamente alta do alimentador afeta sensivelmente a tensão no
PAC. Esta tensão, não mais senoidal, ao ser adotada como referência para a forma de onda
da corrente da rede, transfere à corrente gerada pelo filtro ativo as distorções sofridas.

97
Simulações da Aplicação em Média Tensão Industrial

Observou-se que a interferência das distorções da tensão na corrente do filtro se dá por dois
caminhos: o primeiro, pela forma regular, através da composição do erro de corrente
“iERRO” que é processada pelo controlador PI da corrente do filtro. O segundo caminho é
pela realimentação Feedforward que não sofre processamento do controlador PI e atua
diretamente no modulador PWM.
O circuito simulado permite duas opções para a referência da forma de onda da
corrente da rede. A primeira, igual à tensão do PAC e a segunda um sinal senoidal
independente, com tensão e frequência iguais aos valores da componente fundamental da
tensão nominal da rede.
Considerando as diferentes opções para a referência da forma de onda da
corrente da rede e os diferentes caminhos que a distorção da tensão da rede pode tomar para
alterar a forma da corrente do filtro ativo, verificam-se quatro diferentes possibilidades de
operação do filtro ativo. Os efeitos da escolha do modo de operação do filtro ativo são
examinados, individualmente, em duas etapas, sendo que a primeira trata apenas dos efeitos
do controlador de corrente do filtro ativo e a segunda aborda as influências destas escolhas
na qualidade do sinal obtido quando o filtro encontra-se em plena operação.
As simulações que seguem foram executadas com o retardo máximo da
comutação igual a 2 ciclos de amostragem, que equivale a 20µs e o salto máximo na fila
cruzada de comutação de 2 elementos.

6.3.1. Avaliação do controlador de corrente do filtro


A avaliação do controlador da corrente do filtro foi executada com um circuito
específico, sem carga, onde os capacitores das células foram substituídos por fontes de
tensão, o cálculo da média discreta foi efetuado com informações invariáveis de que dois
capacitores estavam acima da tensão nominal e dois abaixo, o que faz com que o resultado
seja sempre igual a zero. A saída do controlador da tensão dos capacitores foi mantida em
valor constante e igual a zero. Estes ajustes anulam a referência para a forma de onda da
corrente da rede no cálculo do erro de corrente, “iERRO”, independentemente da seleção
entre PAC ou fonte senoidal. O controlador da corrente do filtro deve então acionar o
circuito PWM de modo que a tensão do filtro ativo seja igual à tensão da rede e

98
Capítulo 6

consequentemente a corrente do filtro ativo seja nula. Os estudos prosseguiram como


mostra o diagrama na Figura 6.4.

Figura 6.4 – Possibilidades avaliadas para determinação do ponto ótimo.


Bloqueando a ação feedforward, encontra-se o ponto ótimo de trabalho do
controlador da corrente do filtro ativo variando-se as constantes Kp e Ki até obter a menor
corrente na rede. Observou-se que grandes variações nas constantes, aumentando-as,
causam menor impacto que as reduzindo na mesma proporção. A exemplo deste efeito,
mede-se 36,9 A na corrente da rede, para os valores nominais das constantes do
controlador, o equivalente a 2,7 % da corrente nominal da carga5. Nas simulações
realizadas, o ponto ótimo foi atingido quando as constantes do controlador foram ajustadas
com um fator igual a 1,6 do valor nominal. A corrente da rede observada nestas condições
foi de 30,8 A, o equivalente a 2,2 % da corrente nominal da carga.
Ativando a ação feedforward e tomando a referência da forma de onda da
corrente na tensão do PAC, abre-se o caminho para as distorções da tensão da rede afetarem
a corrente do filtro ativo. Durante a operação do circuito em condições regulares, esta
situação promoverá resultados diferentes dos obtidos no circuito de avaliação do
controlador da corrente do filtro ativo, o qual teve o funcionamento totalmente
comprometido. Verificou-se que o valor da corrente da rede ultrapassou 240 % da corrente
5
As comparações que sucedem são efetuadas com a corrente do sistema com carga nominal, visto que o
circuito de avaliação do controlador da corrente não possui carga acoplada.

99
Simulações da Aplicação em Média Tensão Industrial

nominal da carga, quando utilizado o valor nominal da constante de entrada feedforward,


Kffw. O circuito de avaliação do controlador da corrente do filtro ativo só conseguiu
manter a corrente da rede em nível inferior a 10 % da corrente da carga quando a constante
feedforward foi ajustada em 5 % do valor nominal, o que praticamente corresponde a
bloquear a ação feedforward, como foi feito anteriormente.
Por fim, ativando a ação feedforward e tomando a fonte senoidal independente
como referência da forma de onda da corrente da rede, verifica-se que os resultados obtidos
nesta configuração repetem aqueles da primeira situação, com feedforward bloqueada. Esta
resposta é justificada pelo fato da frequência natural do controlador PI da corrente do filtro
ser muito superior à frequência da rede que, nesta instância, está imune a ruídos em
frequências mais altas. A resposta obtida com as constantes do controlador em seus valores
nominais está ilustrada na Figura 6.5.

Figura 6.5 – Resposta do circuito de estudo do controlador da corrente do filtro.


A corrente da rede observada nesta análise demonstra, na melhor das situações,
o ruído inserido pela operação do filtro ativo. A redução desta grandeza pode ser trabalhada

100
Capítulo 6

através do aumento da frequência de chaveamento, do número de células que compõem o


filtro ativo ou da associação de elementos passivos adicionais.
Ainda que se tenha verificado a possibilidade de alterar os valores das
constantes KpCF e KiCF para otimizar a resposta do circuito de estudo do controlador da
corrente do filtro, as análises da operação do circuito regular serão efetuadas com os
valores nominais, visto que as condições de operação regular do filtro são mais severas.

6.3.2. Avaliação da influência do modo de operação na qualidade da


corrente da rede
A influência do modo de operação na qualidade da corrente da rede é avaliada
utilizando o mesmo circuito das simulações deste capítulo. O desbloqueio do controlador
da tensão nos capacitores e seus circuitos periféricos faz com que as respostas obtidas
sejam distintas para as quatro opções possíveis de operação. O estudo do desempenho de
cada modo de operação é feito através das comparações das distorções do sinal de saída
(corrente da rede), visto que esta grandeza melhor caracteriza a reposta do sistema
proposto.
Os resultados obtidos estão apresentados na Tabela 6.4. A primeira coluna
aponta qual foi a referência adotada da forma de onda da corrente da rede e a condição da
ação feedforward, manipulada por meio da constante Kffw.

Tabela 6.4 – Influência do modo de operação na qualidade da corrente da rede.


Modo de operação Distorção na corrente da rede (%)
Rfoc Ação Feedforward DT DHT DHTp
PAC Bloqueada 4,07 2,83 0,91
PAC Ativa 7,97 7,50 3,59
Seno Bloqueada 3,88 3,53 0,85
Seno Ativa 3,94 3,58 0,88
Inspecionando a Tabela 6.4, verifica-se que a ação feedforward, nas condições
avaliadas neste estudo, é desfavorável à qualidade do sinal de saída, pois, para as mesmas
referências da forma de onda da corrente do filtro, as distorções medidas com feedforward
bloqueado são inferiores às ativas.
A Figura 6.6 reproduz os dados da Tabela 6.4 tornando mais ágil a comparação
e análise dos dados apurados.

101
Simulações da Aplicação em Média Tensão Industrial

9%

8%

7%

6%
Porcentagem

5%
DT

4% DHT
DHTp
3%

2%

1%

0%
Rfoc = PAC Rfoc = PAC Rfoc = Seno Rfoc = Seno
Kffw = 0 Kffw nominal Kffw = 0 Kffw nominal

Figura 6.6 – Influência do modo de operação na qualidade da corrente da rede.


A rede feedforward tem uma ação praticamente desprezível quando adotada a
fonte senoidal independente como referência para a forma de onda da corrente da rede, o
que traz forte semelhança aos valores exibidos no lado direito do gráfico. Quando tomada a
referência da forma de onda da corrente da rede no PAC, a ação feedforward é mais
expressiva, porém, elevando o nível das distorções na corrente da rede.
Ainda que adotada uma fonte senoidal independente, com o objetivo de evitar a
penetração dos ruídos de chaveamentos, refletidos na tensão da rede, para a referência da
forma de onda da corrente da rede, observa-se que a menor medida da distorção harmônica
total foi efetuada quando tomada a referência da forma de onda da corrente da rede no
PAC. Tal resultado aponta que as interferências sofridas no sinal de referência da forma de
onda da corrente da rede podem ser favoráveis à qualidade do sinal de saída. Ainda assim,
pela estabilidade dos resultados obtidos, durante os estudos das respostas computacionais, a
seguir, optou-se pelo uso da fonte senoidal independente como referência para a forma de
onda da corrente da rede e por manter a rede feedforward inativa.

102
Capítulo 6

6.4 Respostas computacionais


Ainda que as simulações do sistema apresentado tenham a proposta de não se
tornarem uma repetição das avaliações práticas apresentadas no capítulo anterior,
inicialmente dar-se-á a verificação dos resultados das simulações, de forma semelhante ao
modo em que os resultados práticos foram apresentados. Estes resultados iniciais abordam
os principais conceitos explorados neste trabalho que são o retardo máximo da comutação e
o salto dos elementos na fila de comutação e suas influências nas distorções da corrente da
rede.

6.4.1. Influência do retardo máximo da comutação


O impacto do retardo máximo da comutação é verificado pela contagem das
mesmas grandezas abordadas no circuito prático que, para facilitar a interpretação dos
dados, são repetidos a seguir:
N_tr: número de transições redundantes;
N_ts: número de transições suprimidas;
N_cn: número de ciclos neutros;
N_ce: número de comutações executadas;
N_tp: número de transições postergadas; e
N_am: número de amostras.
A contagem das transições e comutações, juntamente com as distorções e a
frequência média de chaveamento verificada para diferentes valores do retardo máximo da
comutação, está exposta na Tabela 6.5.

Tabela 6.5 – Registros de transições/comutações e distorções do sinal na saída.


RCm 0s 10 µs 20 µs 40 µs 80 µs 160 µs 320 µs
N_tr 2316 1799 1530 1833 1660 1360 1388
N_ts 2316 3821 5641 9318 9859 8511 7740
N_cn 73516 61636 54378 52870 45204 38876 36358
N_ce 24168 21158 17517 10073 7254 5991 5240
N_tp 0 13385 24464 27739 37683 46622 50662
DT 3,70 % 4,01 % 4,88 % 6,86 % 13,4 % 17,4 % 17,3 %
DHT 3,47 % 3,64 % 3,94 % 4,61 % 7,17 % 9,08 % 8,70 %
DHTp 0,94 % 1,03 % 1,17 % 1,24 % 1,81 % 2,41 % 2,38 %
fs 1,53 kHz 1,32 kHz 1,14 kHz 597 Hz 513 Hz 535 Hz 512 Hz

103
Simulações da Aplicação em Média Tensão Industrial

Os valores absolutos presentes na Tabela 6.5 são apresentados na forma


percentual na Figura 6.7.

80%
N_tr
N_ts
70%
N_cn
N_ce
60%
N_tp
DT
50% DHT
DHTp
40%

30%

20%

10%

0%
0 4 8 12 16 20 24 28 32
Retardo máximo da comutação (x 10µs)

Figura 6.7 – Registros de transições/comutações e distorções do sinal na saída.


Apesar de tratarem de circuitos com parâmetros distintos, as respostas
computacionais refletem o comportamento do circuito prático executado. Portanto,
resguardando as particularidades dos circuitos, as análises efetuadas com os resultados
experimentais permanecem válidas para as respostas computacionais, com alguns
destaques:
Observa-se que com a redução da frequência de chaveamento, a proporção de
ciclos neutros aumenta consideravelmente, reduzindo de forma proporcional a contagem
das demais transições e comutações.
Verifica-se que, quando o retardo máximo da comutação ultrapassa o limite em
torno de 100 µs, o circuito não sofre tanta alteração no número de comutações executadas
e, consequentemente, há pouca influência na distorção do sinal de saída. Este efeito está
associado às regras de postergação que forçam as comutações quando o sistema encontra-se
a dois níveis de tensão da referência amostrada.

104
Capítulo 6

A Figura 6.8 ilustra, no domínio do tempo, a corrente da rede (traço azul), a


corrente da carga (verde) e o sinal de acionamento da chave de potência 1A (vermelho).

Figura 6.8 – Formas de onda no tempo para RCm = 0 (alto), 40 µs e 320 µs.

105
Simulações da Aplicação em Média Tensão Industrial

Em virtude da redução da frequência do chaveamento, justifica-se que, mesmo


não havendo retardo da comutação, o filtro ativo apresenta certa dificuldade em restaurar a
forma de onda senoidal da corrente da rede, nos momentos em que há uma alta taxa da
variação da corrente da carga, característica essa que se destaca na carga do circuito
equivalente ao modelo estudado.
Observando as duas respostas, com retardo máximo da comutação igual a 40 µs
e 320 µs, apresentadas na parte inferior da Figura 6.8, verifica-se um considerável
incremento nas distorções presentes na corrente da rede, enquanto a frequência média de
chaveamento sofre uma pequena queda. Esta constatação leva ao raciocínio que a
velocidade de acionamento das chaves de potência não é mais importante que efetuar o
chaveamento destes elementos no momento certo, que é uma responsabilidade dos
controladores inseridos no circuito.
Levando em consideração que o modelo adotado para a simulação do sistema
aborda uma situação específica, os valores das componentes harmônicas obtidos para cada
valor do retardo máximo da comutação são comparados apenas com o primeiro intervalo da
relação ISC/IL, reproduzidos na Tabela 1.1, no qual se enquadra o circuito estudado. Esta
particularidade do circuito permite expressar em um gráfico tridimensional, visto na Figura
6.9, o espectro da corrente da rede, conforme o valor do retardo máximo da comutação.

Figura 6.9 – Espectros e distorções da corrente da rede em função de RCm.


Para facilitar a visualização da Figura 6.9, foram excluídas a componente
fundamental e de corrente contínua. As amplitudes das componentes harmônicas estão

106
Capítulo 6

normalizadas pela componente fundamental. São apresentadas na cor verde, quando


atendem os limites da norma adotada e quando não, vermelha. Na face lateral direita estão
os valores das distorções conforme o retardo máximo da comutação.
Observa-se que quando aplicados retardos máximos da comutação inferiores a
intervalos por volta de 80 µs, os valores da DHT são inferiores a 5 %, atendendo a norma
em questão. No entanto, algumas componentes espectrais em torno da vigésima quinta
ordem são superiores aos limites estabelecidos. Compreende-se que o circuito proposto tem
sua ação limitada pela frequência máxima de operação das chaves semicondutoras e,
portanto, não podem ser exigidas respostas em frequências mais altas em conformidade
com os parâmetros estipulados na referida norma. As componentes espectrais em
frequências superiores à de chaveamento podem ser eliminadas através de elementos
passivos, associadas ao filtro ativo, que não estão incorporadas ao circuito de estudo para
não falsearem as repostas obtidas.
Quando o retardo máximo da comutação é dilatado além dos 80 µs, verifica-se
a forte presença de componentes harmônicas entre a décima e vigésima ordem. Ainda que
as componentes destas ordens em conjunto com a DHT não obedeçam aos limites
impostos, verifica-se que a ação do filtro ativo é capaz de manter as componentes de
frequência inferior à décima ordem dentro dos níveis estipulados. Este comportamento é
observado para todos os retardos máximos da comutação testados e aponta que a aplicação,
na configuração híbrida, ou seja, associada a filtros passivos, pode ser bem sucedida. Neste
arranjo, as componentes de frequências elevadas são tratadas por elementos passivos de
valores relativamente menores, ficando o filtro ativo responsável por eliminar as
componentes de frequências mais baixas, operando inclusive com altas taxas de supressão
de comutações.

6.4.2. Influência do salto máximo dos elementos na fila cruzada de


comutação
A organização dos elementos na fila cruzada de comutação revelou, durante os
experimentos práticos, não apresentar influências severas na qualidade do sinal processado.
Porém, as limitações do processamento restringiram o salto na fila cruzada de comutação,
durante as avaliações práticas, a um máximo de três elementos. A avaliação da influência

107
Simulações da Aplicação em Média Tensão Industrial

do salto máximo dos elementos na fila cruzada de comutação, através da simulação do


circuito equivalente ao modelo estudado, avança as condições restritivas do circuito prático,
porém, destaca-se que se trata de dois circuitos diferentes, cujas comparações não podem
ser efetuadas de forma imediata, ignorando suas particularidades.
O circuito simulado foi configurado com o retardo máximo da comutação igual
a 10 µs. Adotou-se uma janela de tempo de um segundo para medir todas as grandezas
estudadas, exceto as distorções, avaliadas em uma janela de tempo de 100 ms. O
quantitativo das transições, comutações e ciclos neutros estão registrados na Tabela 6.6, na
qual estão incluídos os valores das distorções da corrente da rede, a frequência média de
chaveamento e a componente alternada da tensão sobre o capacitor da primeira célula.

Tabela 6.6 – Registros de transições/comutações, distorções do sinal na saída, frequência média e


componente alternada da tensão VC1, em função de SFm.
SFm 0 1 2 3 4 5 6 7
N_tr 1827 1827 1799 1760 1830 1660 1360 1388
N_ts 3712 3868 3821 3854 3941 9859 8511 7740
N_cn 65503 62429 61363 61388 61483 45204 38876 36358
N_ce 21377 21064 21158 21092 20918 7254 5991 5240
N_tp 11408 12639 13385 13666 13658 37683 46622 50662
DT 3,87 % 4,06 % 4,01 % 3,97 % 3,96 % 13,4 % 17,4 % 17,3 %
DHT 3,56 % 3,70 % 3,64 % 3,67 % 3,58 % 3,52 % 3,59 % 3,59 %
DHTp 1,04 % 1,04 % 1,03 % 1,04 % 1,04 % 1,02 % 1,03 % 1,03 %
fs 1336 Hz 1320 Hz 1319 Hz 1313 Hz 1302 Hz 1314 Hz 1290 Hz 1290 Hz
VC1 (CA) 3,21 V 3,35 V 3,43 V 3,43 V 3,46 V 3,37 V 3,63 V 3,63V
A inspeção dos números apurados antecipa que o salto máximo na fila cruzada
de comutação apresenta uma influência muito sutil nas grandezas estudadas. A Figura 6.10
reproduz estes quantitativos na forma percentual.
Aplicar o valor zero ao valor de SFm equivale a bloquear a alteração da ordem
de chaveamento. Neste caso, a tensão sobre os capacitores das células é mantida estável
exclusivamente pelo processo de retardo das comutações. Fazer SFm = 7, equivale a
permitir a busca do elemento a comutar em toda a fila. Nas simulações efetuadas não houve
esta ocorrência e os valores registrados com tal configuração, repetem os valores com
SFm = 6.

108
Capítulo 6

70% 1,35 N_tr

N_ts
60% 1,34
N_cn

50% 1,33
N_ce

Frequência média (kHz)


N_tp
Porcentagem

40% 1,32

DHT
30% 1,31
Frequência
média
20% 1,30

10% 1,29

0% 1,28
0 1 2 3 4 5 6 7
Salto máximo do elemento na fila de comutação

Figura 6.10 – Registros de transições/comutações, DHT e frequência média de chaveamento em função


do salto máximo dos elementos na fila cruzada de comutação.
Verifica-se que o salto máximo dos elementos na fila cruzada de comutação
provoca uma variação na quantidade de transições, comutações, ciclos neutros e da DHT
praticamente desprezível. A frequência média de chaveamento apresenta um decaimento,
embora irregular, com o incremento do valor de SFm. Admite-se neste caso, a mesma
justificativa do circuito prático: permitindo maior flexibilidade no arranjo dos elementos na
fila de comutação, garante-se um prazo maior para que cada elemento mantenha-se estável
seu estado favorável ao equilíbrio das tensões nos capacitores das células.
Na Figura 6.11, tem-se o comportamento da componente alternada da tensão
sobre o capacitor da célula 1 em conjunto com o valor de SFm.

109
Simulações da Aplicação em Média Tensão Industrial

1,34 4,2

Frequência
média
1,33 4,0
VC1 (CA)

1,32 3,8
Frequência média (kHz)

Tensão CA (V)
1,31 3,6

1,30 3,4

1,29 3,2

1,28 3,0
0 1 2 3 4 5 6 7
Salto máximo do elemento na fila de comutação

Figura 6.11 – Relação entre a frequência média e da tensão CA de VC1 com o valor do salto máximo dos
elementos na fila de comutação.
Se considerada a relação entre o valor da variação da componente alternada,
que encontra-se na ordem de volt, e da componente contínua da tensão sobre o capacitor da
célula 1, nominalmente igual a 1,55 kV, conclui-se que os valores apresentados na Figura
6.11 são inadequados para sustentar qualquer tipo de análise que compare a variação da
componente alternada com o valor do salto máximo dos elementos na fila cruzada de
comutação. A estabilidade da variação da tensão sobre o capacitor da célula 1 é garantida
também pelas postergações das comutações, que nas condições simuladas, encontra-se em
uma proporção suficiente para manter o equilíbrio das tensões dos capacitores das células,
tornando desprezível a influência do salto dos elementos na fila cruzada de comutação.

6.4.3. Análise da resposta do sistema em função da frequência de


amostragem
Tratando-se de um sistema de processamento e controle de sinais analógicos,
sendo eles a forma de onda da corrente da rede e a tensão nos capacitores das células, que
são operados após sua conversão na forma digital, credita-se à frequência de amostragem
grande reponsabilidade pela qualidade da resposta obtida.

110
Capítulo 6

A verificação da influência da frequência de amostragem na resposta do sistema


é executada através de uma série de simulações no mesmo circuito, adaptando os valores
das constantes dos controladores para as novas frequências de trabalho. No entanto, os
demais parâmetros que caracterizam os controladores permanecem inalterados. Neste
circuito, o retardo máximo da comutação é limitado em 50 µs e o salto na fila cruzada de
comutação é limitado em quatro elementos.
A contagem das transições e comutações, juntamente com as distorções e a
frequência média de chaveamento verificada para diferentes valores da frequência de
amostragem, fa, estão expostas na Tabela 6.7.

Tabela 6.7 – Registros de transições/comutações e distorções do sinal na saída em função de fa.


fa 40 kHz 40 kHz 60 kHz 80 kHz 100 kHz 160 kHz 300 kHz
N_tr 9667 4617 3151 2449 1965 1213 593
N_ts 9772 10561 10352 10218 10214 10084 9702
N_cn 1663 13559 26217 39289 52478 92904 184352
N_ce 4832 6471 7403 8033 8183 8484 9259
N_tp 3733 9409 16028 22460 29125 48528 96686
DT 7,46 % 7,73 % 7,76 % 7,38 % 6,85 % 6,56 % 7,10 %
DHT 5,32 % 4,98 % 5,28 % 5,19 % 4,61 % 4,23 % 4,95 %
DHTp 1,77 % 1,38 % 1,42 % 1,38 % 1,21 % 1,09 % 1,30 %
fs 314 Hz 416 Hz 433 Hz 534 Hz 513 Hz 505 Hz 548 Hz
Verifica-se que o número de ciclos neutros, comutações executadas e transições
postergadas crescem com a frequência de amostragem. O número de transições suprimidas
inclui as redundantes e ambos decrescem com a frequência de amostragem. A Figura 6.12
apresenta estes valores na forma percentual.

111
Simulações da Aplicação em Média Tensão Industrial

70% 700

60% 600

N_tr
50% 500
N_ts
N_cn
Porcentagem

Frequência média (Hz)


40% 400
N_ce
N_tp
30% 300
DT
DHT
20% 200 DHTp
Frequência
10% 100 média

0% 0
20 40 60 80 100 120 160 200 300
Frequência de amostragem (kHz)

Figura 6.12 – Registros de transições/comutações e distorções do sinal na saída, em função de fa.


Verifica-se que a frequência de amostragem possui forte influência na
distribuição das quantidades de transições/comutações do sistema, porém sua variação
pouco afeta as distorções medidas na saída do circuito.
Quando se usa uma frequência de amostragem relativamente alta, a exemplo
dos valores à direita do gráfico da Figura 6.12, há uma tendência natural de que o valor
amostrado, num determinado instante, esteja próximo do valor amostrado no instante
anterior. Isso contribui para que o número de transições postergadas e de ciclos neutros
aumente. O número de transições postergadas aumenta pela necessidade de adiar as
transições mais vezes, para se atingir o mesmo intervalo máximo de postergação. O
aumento de ciclos neutros é devido à falta da necessidade de um processamento efetivo, em
função da alta velocidade que estes dados estão sendo medidos e processados. O elevado
número de ciclos nestas duas condições traz uma redução na proporção das transições
suprimidas, incluindo as redundantes, postergadas e das comutações executadas, embora a
quantidade absoluta desta última aumente com a frequência de amostragem.

112
Capítulo 6

Operando o circuito em frequência de amostragem relativamente baixa, a


situação oposta é observada: a quantidade de ciclos neutros e de transições postergadas é
reduzida e há um aumento na proporção da contagem das demais quantidades.
A frequência média de chaveamento, apesar de não evidenciar uma relação
rígida, segue a tendência de crescimento com a frequência de amostragem. Justifica-se esta
relação pelo aumento do número de vezes em que uma comutação pode ser executada,
durante um mesmo intervalo de tempo, se a amostragem for efetuada em uma taxa mais
elevada. De fato, é o que se observa nos valores absolutos das comutações executadas,
registrados na Tabela 6.7.
As distorções observadas na corrente da rede decaem com o aumento da
frequência de amostragem, refletindo com menor intensidade a influência da taxa de
amostragem na frequência de chaveamento que, por sua vez, é a responsável direta pela
qualidade do sinal obtido. Porém, considerando que os controladores do sistema
permaneceram com os parâmetros inalterados, salvo a frequência de amostragem, as
distorções observadas para toda a gama de frequência de amostragem mantiveram-se
estáveis e com o valor da THD margeando os limites adotados como referência para este
estudo.

6.4.4. Resposta do sistema com o bloqueio do chaveamento condicional


Bloquear simultaneamente o retardo da comutação e o salto dos elementos na
fila cruzada de comutação equivale a suprimir do sistema as estratégias de balanceamento
das tensões nos barramentos CC. Este estudo, executável exclusivamente por simulação,
tanto comprova a necessidade de uma ação de controle sobre as tensões dos capacitores
quanto certifica a eficácia do método proposto.
No início da simulação apresentada na Figura 6.13 o sistema encontra-se em
operação regular com o retardo máximo da comutação igual a 20 µs e o salto máximo na
fila de comutação igual a 4 elementos. Em t = 2 s, ambos os parâmetros assumem e
permanecem em zero, impedindo o retardo ou a alteração da ordem de comutação.

113
Simulações da Aplicação em Média Tensão Industrial

Figura 6.13 – Operação do sistema com bloqueio do chaveamento condicional.


Verifica-se que após o bloqueio do chaveamento condicional perde-se o
controle sobre as tensões nos capacitores. Observa-se que o valor médio destas tensões
segue o valor nominal, uma vez que nestas condições não há variações na potência ativa da
carga. Ainda assim, não há nenhuma garantia que um determinado capacitor prossiga
carregando-se ao longo do tempo enquanto outro se descarregue completamente.

114
Capítulo 7

Capítulo 7

Conclusões

7.1 Conclusões Finais


O trabalho apresentado foi norteado pela proposta de desenvolvimento de um
conversor multinível para aplicação em filtros ativos de potência abordando novas
estratégias de controle da tensão no barramento CC.
No primeiro capítulo, além da descrição da organização do texto, foi efetuada a
apresentação do trabalho contextualizando-o no cenário tecnológico atual, subsidiando a
interpretação das informações apresentadas.
O segundo capítulo foca os aspectos básicos de inversores multiníveis e de
filtros ativos de potência, reportando sumariamente o histórico, a evolução destes circuitos
e as bases tecnológicas que sustentam as inovações propostas. As deficiências e os esforços
realizados para superá-las são abordados, revelando a contínua evolução destes circuitos.
No capítulo 3, foram apresentadas as inovações aplicáveis aos circuitos
considerados. Observa-se que o processo desenvolvido baseia-se em proposições lógicas
que gerenciam o comando das chaves semicondutoras de potência. Tais regras dividem-se
em dois grupos com distintas funções.
O primeiro conjunto de regras estabelece critérios para a extinção de transições
redundantes e habilita a postergação da comutação com base nas tensões dos capacitores
das células, permitindo o balanceamento das tensões nos barramentos CC. As demais regras
executadas agregam novas propriedades ao circuito, ao prover uma organização da ordem
de comutação das chaves semicondutoras. Da avaliação do segundo grupo de regras,
constatou-se a independência do primeiro conjunto e, além disso, são capazes também de,
isoladamente, garantir a operação do circuito nas condições pré-determinadas. Por se tratar
de implementações de operações lógicas combinacionais que dispensam a exigência de

115
Conclusões

hardwares específicos, as avaliações dos resultados do sistema proposto foram efetuadas


nos capítulos seguintes considerando a totalidade das regras.
O capítulo 4 abordou as técnicas de controle que foram desenvolvidas para
atender às necessidades da aplicação, ao mesmo tempo respeitando as limitações impostas
pelos princípios adotados de mensuração da tensão dos capacitores das células através de
um único bit. O controle da tensão média nos barramentos CC foi executado com sucesso
graças ao monitoramento da média discreta.
No capítulo 5, foram descritos os resultados experimentais obtidos em um
protótipo de laboratório. O estudo das diversas situações retrataram respostas positivas e
possibilitaram análises dos fenômenos envolvidos.
O capítulo 6 avança as análises através da simulação de um modelo
computacional, operando em níveis de tensão e corrente compatíveis com a aplicação em
média tensão industrial. Inicialmente, foram estudadas as respostas às condições regulares,
que também certificaram a validade do modelo computacional e, em seguida, foram
avaliadas situações que não podem ser reproduzidas em bancada por questões técnicas ou
de segurança.
Concluindo, afirma-se que as estratégias propostas neste trabalho apontam uma
evolução nos circuitos estudados e abrem caminhos para novas pesquisas. Ainda que o
trabalho desenvolvido reporte de forma completa as técnicas concebidas, é reconhecida a
necessidade da continuidade da pesquisa para superar as barreiras entre o exercício
intelectual e a aplicabilidade de dispositivos que venham a contribuir para o
desenvolvimento dos sistemas elétricos e áreas afins.

7.2 Principais contribuições do trabalho


Este trabalho apresenta algumas contribuições ao estudo de conversores
multiníveis, em especial quando aplicados em filtros ativos de potência.
O cálculo do valor da capacitância da célula foi elaborado de maneira objetiva,
com base em situações críticas que o sistema deva suportar. São desconhecidas publicações
que apontem equacionamento similar.

116
Capítulo 7

Não foram identificados, também, trabalhos que registrassem procedimento


para calcular o valor da indutância de acoplamento do filtro ativo de potência de modo
semelhante ao apresentado.
Identificou-se a possibilidade de supressão de pulsos no chaveamento em duas
etapas distintas. A primeira, durante a modulação PS-PWM, na qual são geradas transições
redundantes passíveis de extinção sem nenhum prejuízo. Durante o retardo das transições
são observadas novas possibilidades de supressão de pulsos, no entanto, nesta etapa, a saída
do sistema pode sofrer perturbações que devem ser consideradas.
Duas formas de efetuar o balanceamento da tensão dos barramentos CC foram
apresentadas. Primeiramente, através das postergações das comutações respeitando as
regras do chaveamento condicional. A segunda estratégia fundamenta-se na organização da
ordem de chaveamento das células, conforme o arranjo da fila cruzada de comutação.
Verificou-se que ambos os processos são independentes entre si e suficientes para manter a
flutuação da tensão dentro do patamar previsto.
Destaca-se que o balanceamento da tensão dos barramentos CC é executado
com base em uma informação binária com um único bit, por ambos os processos
apresentados.

7.3 Sugestões para trabalhos futuros


No capítulo 3, o número de instantes em que há a possibilidade de ocorrer uma
transição redundante foi determinado por meio da Equação (3.1). Recomenda-se, sobretudo
para a análise aprofundada do impacto da supressão das transições redundantes, que seja
equacionada a probabilidade de supressões destas, envolvendo o valor da possibilidade da
ocorrência da transição redundante, a frequência da portadora de modulação do sinal
PS-PWM, a frequência de amostragem e o índice de modulação.
Ao abordar a adição de células sobressalentes ativas em redundância no item
3.2, desperta-se para as diversas combinações possíveis de se elaborar um sistema
multinível nos moldes da estratégia proposta, reservando maior número de células
redundantes ou aumentando o número de níveis. Por um lado, aumenta-se a confiabilidade
do sistema e, por outro, melhora a qualidade do sinal obtido. Expandir o estudo à ampla

117
Conclusões

gama de combinações de células, variando as relações entre células regulares e


redundantes, conduzirá a resultados de valia para a aplicação segura da técnica apresentada.
Os valores de Lf e Rf que caracterizam o filtro indutivo de acoplamento foram
determinados no item 4.1.1. Para tal, foram feitas considerações que restringem o cálculo a
condições específicas de operação. Determinar o filtro indutivo através da sua ação no
domínio da frequência, comparando a composição espectral dos sinais do conversor
multinível e da corrente da carga a ser filtrada, pode conduzir a resultados que atendam de
forma equilibrada as demandas da aplicação.
A Equação (4.15) reporta a expressão do modulador PWM no qual o sinal
modulante é amostrado na frequência da portadora triangular simétrica, o que de fato não
acontece. A abordagem feita na seção 4.1.2 pode prejudicar os resultados por um excesso
de zelo com os fenômenos envolvidos, pois muitos autores desconsideram a influência do
modulador PWM na fase do ganho do sistema em malha aberta. Um estudo detalhado do
modelo do modulador PWM, respeitando as particularidades do processo apresentado, é
recomendado para a avaliação das respostas em sistemas com limitações na frequência de
amostragem e/ou que operem com uma significante relação entre as frequências de
amostragem e da portadora.
A estratégia apresentada foi concebida para conversores multiníveis tipo
cascata simétrica. A adaptação desta estratégia em outras topologias pode estender os
resultados obtidos que devem ser analisados.
O sistema proposto sustenta-se com os processos tradicionais de controle de
sistemas lineares, apesar da média discreta não se enquadrar nesta condição. Ainda que os
resultados obtidos apontem valores satisfatórios, vislumbra-se a possibilidade de aplicação
de métodos mais avançados para os controles. Neste sentido, reconhece-se que a
implementação de um controlador preditivo digital, também conhecido por dead bit [42], é
uma proposta válida para o aperfeiçoamento do circuito desenvolvido.
Por causa das limitações dos dispositivos de chaveamento, são exigidas
respostas satisfatórias em uma faixa de frequência relativamente baixa. A redução das
componentes harmônicas nas frequências mais altas é inviabilizada. Assim, apontou-se esta
deficiência com a recomendação de inserção de elementos passivos para complementar a

118
Capítulo 7

ação do filtro ativo. Esta recomendação é ampliada para a verificação da possibilidade da


aplicação em soluções híbridas [43].
Observa-se que a norma adotada não impõe restrições em situações nas quais
são observadas componentes não harmônicas e tornam-se incapazes de quantificar tais
situações. Uma série de estudos pode ser conduzida, comparando as distorções totais com
referências que abordem limites para estas situações.
Um grande número de vantagens foi citado pela presença de células
redundantes, tratando especialmente a questão da confiabilidade e facilidade de
manutenção. Para que estas qualidades sejam plenamente desfrutadas, recomenda-se a
automação do processo de proteção, de modo que as correntes e tensões nos elementos de
potência sejam monitorados e as falhas detectadas conduzam a operação do sistema aos
estados seguros, impedindo a propagação dos danos para outros componentes e sinalizando
a situação anormal de operação.
As inovações apresentadas neste trabalho são estudadas em sistemas
monofásicos, que cumprem com os objetivos de avaliação do desempenho das técnicas
propostas, ainda que o uso prático seja reconhecidamente limitado pelas potências
envolvidas. Portanto, é ressaltada a importância do desenvolvimento de circuitos
polifásicos para a continuidade dos estudos iniciados, nos quais outras inovações podem ser
incorporadas.

119
Conclusões

120
Referências

Referências

[1] ABB, “Vídeo Filtro Ativo,” 19 09 2007. [Online]. Available: http://search-


ext.abb.com/LibraryDownloadManager/Default.aspx?resource=http://www05.abb.co
m/global/scot/scot209.nsf/veritydisplay/cd30309ee53e0335c125735b0046b79f/$file/
2GCS707091A0070 - Video Filtro Ativo.wmv. [Acesso em 25 11 2012].
[2] IEEE, Std. 519-1992, IEEE, 1992.
[3] W. Song e A. Q. Huang, “Fault-Tolerant Design and Control Strategy for Cascaded
H-Bridge Multilevel Converter-Based STATCOM,” IEEE Transactions on Industrial
Electronics, vol. 57, n. 8, pp. 2700-2708, 2010.
[4] S. Bifaretti, L. Tarisciotti, A. Watson, P. Zanchetta, A. Bellini e J. Clare, “Distributed
commutations pulse-width modulation technique for high-power AC/DC multi-level
converters,” IET Power Electronics, vol. 5, n. 6, p. 909–919, 2011.
[5] M. A. Paymani, M. S. Marhaba e H. Iman-Eini, “Fault-tolerant operation of a
medium voltage drive based on the Cascaded H-bridge inverter,” Power Electronics,
Drive Systems and Technologies Conference 2011, pp. 551-556, 17 February 2011.
[6] P. Lezana, J. Pou, T. A. Meynard, J. Rodríguez, S. Ceballos e F. Richardeau, “Survey
on Faut Operation on Multilevel Inverters,” IEEE Transactions on Industrial
Electronics, vol. 57, n. 7, pp. 2207-2010, 2010.
[7] Sistema de Bibliotecas da UNICAMP – SBU, “DISSERTAÇÕES E TESES:
normalização do documento impresso e eletrônico.,” Março 2009. [Online].
Available:
http://www.iel.unicamp.br/biblioteca/arquivos/Normalizacao_Bib_IEL_032009.pdf.
[Acesso em 07 Novembro 2012].
[8] Associação Brasileira de Normas Técnicas - ABNT , Norma Brasileira ABNT NBR
14724: Informação e documentação — Trabalhos acadêmicos — Apresentação,
ABNT, 2011.
[9] IEEE, “IEEE Citation Reference,” September 2009. [Online]. Available:
http://www.ieee.org/documents/ieeecitationref.pdf. [Acesso em 07 November 2012].
[10] M. B. d. Alvarenga e J. A. Pomilio, “Modulation strategy for minimizing
commutations and capacitor voltage balancing in symmetrical cascaded multilevel
converters,” IEEE International Symposium on Industrial Electronics - ISIE 2011,
pp. 1875 - 1880 , 28 June 2011.

121
Referências

[11] M. B. d. Alvarenga e J. A. Pomilio, “Analysis of pulse suppression in PWM


modulation for symmetric cascaded multilevel inverters,” IECON 2011 - 37th Annual
Conference on IEEE Industrial Electronics Society, pp. 4654-4659, 8 November
2011.
[12] S. P. Pimentel, Aplicação de inversor multinível como filtro ativo de potência,
Unicamp: Dissertação de mestrado, 2006.
[13] J. A. Pomilio, “Apostila de Eletrônica de Potência para Geração, Transmissão e
Distribuição de Energia Elétrica (pós-graduação). Cap. 4 - Conversores CC/CA -
Inversores,” 03 Fevereiro 2012. [Online]. Available:
http://www.dsce.fee.unicamp.br/~antenor/pdffiles/it744/CAP4.pdf. [Acesso em 04
Novembro 2012].
[14] S. Wei, B. Wu, F. Li e X. Sun, “Control method for cascaded H-bridge multilevel
inverter with faulty power cells,” Applied Power Electronics Conference and
Exposition, vol. 1, n. 1, pp. 261-267, 2003.
[15] J. Rodríguez, J.-S. Lai e Z. F. Peng, “Multilevel Inverters: A Survey of Topologies,
Controls, and Applications,” IEEE Transactions on Industrial Electronics, vol. 49, n.
4, pp. 724-737, 2002.
[16] R. H. Baker and L. H. Bannister, "Electric Power Converter". United States Patent
3867643, 18 February 1975.
[17] A. Nabae, I. Takahashi e H. Akagi, “A New Neutral-Point-Clamped PWM Inverter,”
IEEE Transactions on Industry Applications, vol. 1A17, n. 5, pp. 518-523, 1981.
[18] S. Ceballos, J. Pou, I. Gabiola, J. L. Villate, J. Zaragoza e D. Boroyevich, “Fault-
Tolerant Multilevel Converter Topology,” em IEEE ISIE , Montreal, Quebec, 2006.
[19] L. G. Franquelo, J. Rodríguez, J. I. Leon, S. Kouro, R. Portillo e M. A. M. Prats,
“The Age of Multilevel Converters Arrives,” IEEE Industrial Electronics Magazine,
vol. 2, n. 2, pp. 28-39, 2008.
[20] J. Rodríguez, L. G. Franquelo, S. Kouro, J. I. León, R. C. Portillo, M. Á. M. Prats e
M. A. Pérez, “Multilevel Converters: An Enabling Technology for High-Power
Applications,” Proceedings of the IEEE, vol. 97, n. 11, pp. 1786-1817, 2009.
[21] L. d. A. Silva, Síntese de indutância negativa para aplicação série em redes de
energia elétrica, Unicamp: Tese de doutorado, 2007.
[22] H. Akagi, “Classification, Terminology, and Application of the Modular Multilevel
Cascade Converter (MMCC),” IEEE Transactions on Power Electronics, vol. 26, n.
11, pp. 3119-3130, 2011.
[23] F. Z. Peng, J.-S. Lai, J. W. McKeever e J. VanCoevering, “A Multilevel Voltage-
Source Inverter with Separate DC Sources for Static Var Generation,” IEEE
Transactions on Industry Applications, vol. 32, n. 5, pp. 1130-1138, 1996.
[24] L. d. A. Silva, S. P. Pimentel e J. A. Pomilio, “Nineteen-level Active Filter System
using Asymmetrical Cascaded Converter with DC Voltages Control,” em IEEE 36th
Power Electronics Specialists Conference, Recife, 2005.

122
Referências

[25] J. A. Pomilio, “Apostila de Eletrônica de Potência (pós-graduação). Cap. 2 - Técnicas


de Modulação de Potência,” 7 fevereiro 2011. [Online]. Available:
http://www.dsce.fee.unicamp.br/~antenor/pdffiles/eltpot/cap2.pdf. [Acesso em 19
outubro 2012].
[26] M. S. Erlicki e A. Emanuel-Eigeles, “New Aspects of Power Factor Improvement
Part I --- Theoretical Basis,” IEEE Transactions on Industry and General
Applications, vol. IGA4, pp. 441-446, 1968.
[27] M. Aredes e E. H. Watanabe, “Power quality considerations on shunt/series current
and voltage conditioners,” 10th International Conference on Harmonics and Quality
of Power, vol. 2, pp. 595-600, 2002.
[28] B. M. Bird, J. F. Marsh e P. R. McLellan, “Harmonic reduction in multiplex
convertors by triple-frequency current injection,” Proceedings of the Institution of
Electrical Engineers, vol. 116, n. 10, pp. 1730-1734, 1969.
[29] H. Sasaki e T. Machida, “A New Method to Eliminate AC Harmonic Currents by
Magnetic Flux Compensation-Considerations on Basic Design,” IEEE Transactions
on Power Apparatus and Systems, vol. PAS90, n. 5, pp. 2009-2019, 1971.
[30] H. Akagi, Y. Kanazawa e A. Nabae, “Generalized Theory of the Instantaneous
Reactive Power in Three-Phase Circuits,” Proceedings of the IPEC'83 –
International Power Electronics Conference, pp. 1375-1386, 1983.
[31] H. Akagi, “Active Harmonic Filters,” Proceedings of the IEEE, vol. 93, n. 12, pp.
2128-2141, 2005.
[32] J. A. Pomilio, “Apostila de Eletrônica de Potência para Geração, Transmissão e
Distribuição de Energia Elétrica (pós-graduação). Cap. 7 - Filtros Passivos e Ativos,”
3 Fevereiro 2012. [Online]. Available:
http://www.dsce.fee.unicamp.br/~antenor/pdffiles/it744/CAP7.pdf. [Acesso em 27
Outubro 2012].
[33] E. H. Watanabe e M. Aredes, Teoria de Potência Ativa e Reativa Instantânea e
Aplicações - Filtros Ativos e FACTS, Uberlândia: CBA98 - XII Congresso Brasileiro
de Automática, 1998.
[34] M. V. Ataide, Contribuição ao Projeto de Filtros Ativos Monofásicos de Potência,
Unicamp: Dissertação de mestrado, 1997.
[35] F. Z. Peng, J. W. McKeever e D. J. Adams, “A Power Line Conditioner Using
Cascade Multilevel Inverters for Distribution Systems,” IEEE Transactions on
Industry Applications, vol. 34, n. 6, pp. 1293 -, 1998.
[36] H. Iman-Eini, S. Farhangi, J.-L. Schanen e M. Khakbazan-Fard, “A Fault-Tolerant
Control Strategy for Cascaded H-Bridge Multilevel Rectifiers,” Journal of Power
Electronics, vol. 10, n. 1, pp. 34-42, January 2010.
[37] S. Buso, “Apresentação: "Digital control of switching mode power supplies" -
Lesson 2: "Digital proportional integral controller",” 25 August 2011. [Online].
Available: http://www.dsce.fee.unicamp.br/~antenor/pdffiles/buso2.pdf. [Acesso em
2012 November 05].

123
Referências

[38] L. Corradini e P. Mattavelli, “Modeling of Multisampled Pulse Width Modulators for


Digitally Controlled DC–DC Converters,” IEEE Transactions on Power Electronics,
vol. 23, n. 4, pp. 1839-1847, 2008.
[39] J. -C. Wu e H. -L. Jou, “Simplified control method for the single-phase active power
filter,” Electric Power Applications, IEE Proceedings, vol. 143, n. 3, pp. 219-224,
1996.
[40] S. P. Pimentel, Sistema Monofásico de Geração Distribuída baseado em Inversor
Multinível, Unicamp: Tese de doutorado, 2011.
[41] UC Berkeley. Dept. of Electrical Engineering and Computer Sciences. , “Frequency
Response of the Running Average Filter,” 2011. [Online]. Available:
http://ptolemy.eecs.berkeley.edu/eecs20/week12/freqResponseRA.html. [Acesso em
25 Setembro 2012].
[42] S. Buso, “Apresentação: "Digital control of switching mode power supplies" -
Lesson 3: "Digital predictive (dead bit) controller",” 01 September 2011. [Online].
Available: http://www.dsce.fee.unicamp.br/~antenor/pdffiles/buso3.pdf. [Acesso em
2012 November 05].
[43] N. d. Silva, Contribuições ao Estudo, Projeto e Aplicação de Filtros Ativos Híbridos
de Potência, Unicamp: Tese de doutorado, 2012.

124
Apêndice A1

Apêndices

A1 Listagem do programa YokoGraf

O programa YokoGraf foi desenvolvido para ser executado no Matlab para


processar as informações geradas pelo osciloscópio digital DL 1640, da marca Yokogawa.
Para facilitar a interpretação da lógica de processamento são reproduzidas as linhas iniciais
do arquivo de dados, “A000.csv”, referente aos dados amostrados reproduzidos na parte
superior da Figura 5.5.

A1.1 Arquivo: PWM_v19_main.c


%% Gráficos de Ondas do Osciloscópio Yokogawa DL1640
% Marcos Balduino de Alvarenga

% Importação dos dados:


disp('Gráficos de simulações no PSIM');
DT = uiimport;

%% Seleção de colunas:
disp('1 - tempo');
disp('2 - FFT');
disp('3 - Histograma');
disp('4 - Frequência normalizada acumulada');
gr = input('Selecione o gráfico ');
col = 1;
while col ~= 0
TraceName = textscan(char(DT.textdata(5,1)), '%q', 'delimiter', ',');
disp(TraceName{1})
TraceUnit = textscan(char(DT.textdata(7,1)), '%q', 'delimiter', ',');
disp(TraceUnit{1})

col = input('Selecione o canal "0=Fim" ');


if col~=0
col = col+1;
disp('Gráfico')
%disp(DT.textdata(1,col));
sp = input('Sobrepor? s/n: ', 's');
if sp == 's' || sp=='S'
hold on
else
hold off
end
d = now;
datestr(now)

125
Listagem do programa YokoGraf

L = size((DT.data),1); % Número de medidas


if gr == 1; % Impressões no domínio do tempo
TraceName = textscan(char(DT.textdata(5,1)), '%q', 'delimiter', ',');
disp(TraceName{1})
HResolution = textscan(char(DT.textdata(9,1)), '%q', 'delimiter', ',');
disp(HResolution{1})
T = input('Resolução horizontal? ');
pDC = input('Subtrai DC offset? s/n/a ', 's');
if pDC == 'a' || pDC == 'A' % Subtrai o DC offset Automático
vDC = sum(DT.data(:,col))/L;
else
if pDC == 's' || pDC == 'S'
vDC = input('DC offset? '); % Valor de DC offset informado
else
vDC = 0;
end
end
plot(DT.data(:,col)-vDC*ones(L,1))
set(gcf,'Color','w') % Ajusta a cor da figura para branco
xlabel('Tempo (s)','FontSize',12)
% ylabel(DT.textdata(1,col),'FontSize',12)
vAC = DT.data(:,col)- sum(DT.data(:,col))/L; % Valor AC
Result(1,1) = L; % Numero de pontos
Result(2,1) = T*L*60; % Número de ciclos
Result(3,1) = T*L; % Período de amostragem em segundos
Result(4,1) = max(DT.data(:,col)); % Valor máximo
Result(5,1) = min(DT.data(:,col)); % Valor mínimo
Result(6,1) = sum(DT.data(:,col))/L; % Valor médio
Result(7,1) = sqrt(sum((DT.data(:,col)).^2)/L); % Valor eficaz
Result(8,1) = sqrt(sum(vAC.^2)/L); % Valor eficaz AC

end
if gr == 2; % Impressões de FFT
N = 2^nextpow2(size((DT.data),1))/2; % Número de amostras
TraceName = textscan(char(DT.textdata(5,1)), '%q', 'delimiter', ',');
disp(TraceName{1})
HResolution = textscan(char(DT.textdata(9,1)), '%q', 'delimiter', ',');
disp(HResolution{1})
T = input('Resolução horizontal? ');
pDC = input('Subtrai DC offset? s/n/a ', 's');
if pDC == 'a' || pDC == 'A' % Subtrai o DC offset Automático
vDC = sum(DT.data(:,col))/L;
else
if pDC == 's' || pDC == 'S'
vDC = input('DC offset? '); % Valor de DC offset informado
else
vDC = 0;
end
end

ACdata = DT.data(:,col)-vDC*ones(L,1); % Subtração do DC off set


Rf = round(1/T/L); % Resolução da frequência em Hertz
y = zeros(1, N); % Pré-alocação do vetor y
for k = 1: N;

126
Apêndice A1

y(k) = interp1(ACdata,L*k/N); % Coluna dos valores amostrados


end
t = zeros(1,N/2); % Pré-alocação do vetor t
for k = 1: N/2;
t(k) = (k-1)*Rf; % Vetor da resolução da frequência
end
Y = fft(y,N);
clear y
Pyy = 2*sqrt(Y.*conj(Y))/N;
Teta = angle(Y); % Ângulo em radianos
clear Y
Nr = input('Normaliza? (Fundamental em 60Hz) s/n: ', 's'); % Normaliza o espectro com base na
fundamental
if Nr == 's' || Nr=='S'
Nr = max(Pyy);
% Nr = Pyy(60/Rf+1); % Corrigir o índice 4 pelo cálculo da fundamental !!!!!
else
Nr = 1;
end

plot(t,Pyy(1:N/2)/Nr)
% clear t
set(gcf,'Color','w') % Ajusta a cor da figura para branco
xlabel('Frequência (Hz)','FontSize',12)
%ylabel(DT.textdata(1,col),'FontSize',12)
% Calcula o vetor com as amplitudes e fases
H = 1+50; % Número de harmônicas no vetor + DC
C = round(T*L*60); % Número de ciclos
v(1,1)=Pyy(1,1)/2; % Amplitude (valor de pico)
Soma= v(1,1)^2; % Somatório dos valores eficazes
Somap = v(1,1)^2;
for k=1:H-1;
v(k+1,1)=Pyy(k*C+1); % Módulo
Soma= Soma + v(k+1,1)^2; % Somatório dos valores de todas componentes ao quadrado
Somap = Somap + (v(k+1,1)^2)/k; % Somatório dos valores, ponderado
v(k+1,2)=Teta(k*C+1); % Ângulo
end
clear Teta k Pyy
Soma = sqrt(Soma); % Raiz da soma
Somap = sqrt(Somap);

Result(1,1) = N; % Número de amostras


Result(2,1) = L; % Numero de pontos
Result(3,1) = C; % Número de ciclos
Result(4,1) = T*L; % Período de amostragem em segundos
Result(5,1) = Rf; % Resolução da frequência em Hertz
Result(6,1) = N/2/T/L; % Frequência máxima observável
Result(7,1) = (60*T*L-round(60*T*L)); % Vazamento espectral em %
Result(8,1) = max(DT.data(:,col)); % Valor máximo
Result(9,1) = min(DT.data(:,col)); % Valor mínimo
Result(10,1) = sum(DT.data(:,col))/L; % Valor médio
Result(11,1) = sqrt(sum((DT.data(:,col)).^2)/L); % Valor eficaz
Result(12,1) = sqrt(sum((DT.data(:,col)-(sum(DT.data(:,col))/L)*ones(L,1)).^2)/L); % Valor eficaz AC
Result(13,1) = sqrt(2*(Result(12,1)/v(2,1))^2-1); % Distorção total

127
Listagem do programa YokoGraf

Result(14,1) = sqrt((Soma/v(2,1))^2-1); % THD


Result(15,1) = sqrt((Somap/v(2,1))^2-1); % THDp ponderado

Espectro(:,1) = v(:,1); % Valores absolutos (pico)


Espectro(:,2) = v(:,1)/Nr; % Valore normalizados
Espectro(:,3) = v(:,2); % Ângulo em radianos

% clear C L Rf Soma T N
end
if gr == 3; % Histograma
Vsup = input('Tensão superior? (em volt). Recomenda-se 3.3 V: ');
Vinf = input('Tensão inferior? (em volt). Recomenda-se 0 V: ');
Thr = input('Valor de threshold? (absoluto, 0 a 0.5). Recomenda-se 0.15: ');
TraceName = textscan(char(DT.textdata(5,1)), '%q', 'delimiter', ',');
disp(TraceName{1})
HResolution = textscan(char(DT.textdata(9,1)), '%q', 'delimiter', ',');
disp(HResolution{1})
T = input('Resolução horizontal? ');
for k = 1:L
if (DT.data(k,col) > (Vsup-Vinf)*Thr+Vinf) && (DT.data(k,col) < Vsup-(Vsup-Vinf)*Thr)
continue
elseif (DT.data(k,col) < (Vsup-Vinf)*Thr+Vinf);
n = 0;
break
elseif (DT.data(k,col) > Vsup-(Vsup-Vinf)*Thr)
n = 1;
break
end
end
nt=0; % Número da transição
tp=0; % Tempo do pulso
for j = k:L
tp=tp+1;
if n==1 && (DT.data(j,col) < (Vsup-Vinf)*Thr+Vinf)
n=0;
nt=nt+1;
DP(nt)=tp;
tp=0;
continue
end
if n==0 && (DT.data(j,col) > Vsup-(Vsup-Vinf)*Thr)
n=1;
nt=nt+1;
DP(nt)=tp;
tp=0;
continue
end
end
disp(['Contagem de transições: ', num2str(nt)]);
disp(['Período de amostragem: ', num2str(L*T)]);
disp(['Freqüência máxima: ', num2str(0.5/T)]);
disp(['Freqüência média: ', num2str(nt/L/T/2)]);
% x = 2.5e-5: 5e-5: 2.5e-3;
x = 10e-6: 20e-6: 1.0e-3; % Centros

128
Apêndice A1

DP = DP * T;
hist(DP(1,1:nt),x) % Plota o histograma
xlim([0 1e-3]) % Ajusta os limites do eixo x

% Suaviza o histograma
he = hist(DP(1,1:nt),x);
n = length(x);
w = x(2)-x(1);
t = linspace(x(1)-w/2,x(end)+w/2,n+1);
dt = diff(t);
Fvals = cumsum([0,he.*dt]);
F = spline(t, [0, Fvals, 0]);
DF = fnder(F);
hold on
fnplt(DF, 'r', 2)

end
if gr == 4; % Frequência normalizada acumulada
Vsup = input('Tensão superior? (em volt). Recomenda-se 3.3 V: ');
Vinf = input('Tensão inferior? (em volt). Recomenda-se 0 V: ');
Thr = input('Valor de threshold? (absoluto, 0 a 0.5). Recomenda-se 0.15: ');
TraceName = textscan(char(DT.textdata(5,1)), '%q', 'delimiter', ',');
disp(TraceName{1})
HResolution = textscan(char(DT.textdata(9,1)), '%q', 'delimiter', ',');
disp(HResolution{1})
T = input('Resolução horizontal? ');
for k = 1:L
if (DT.data(k,col) > (Vsup-Vinf)*Thr+Vinf) && (DT.data(k,col) < Vsup-(Vsup-Vinf)*Thr)
continue
elseif (DT.data(k,col) < (Vsup-Vinf)*Thr+Vinf);
n = 0;
break
elseif (DT.data(k,col) > Vsup-(Vsup-Vinf)*Thr)
n = 1;
break
end
end
nt=0; % Número da transição
tp=0; % Tempo do pulso
for j = k:L
tp=tp+1;
if n==1 && (DT.data(j,col) < (Vsup-Vinf)*Thr+Vinf)
n=0;
nt=nt+1;
DP(nt)=tp;
tp=0;
continue
end
if n==0 && (DT.data(j,col) > Vsup-(Vsup-Vinf)*Thr)
n=1;
nt=nt+1;
DP(nt)=tp;
tp=0;
continue

129
Listagem do programa YokoGraf

end
end
disp(['Contagem de transições: ', num2str(nt)]);
disp(['Período de amostragem: ', num2str(L*T)]);
disp(['Freqüência máxima: ', num2str(0.5/T)]);
disp(['Freqüência média: ', num2str(nt/L/T/2)]);
% x = 2.5e-5: 5e-5: 2.5e-3;
x = logspace(-5,-2,50); % Centros
%x = 7.5e-6: 15e-6: 1.0e-3; % Centros
DP = DP * T;
ne = hist(DP(1,1:nt),x); % Calculate number of elements in each bin
soma = cumsum(ne); % Calculate the cumulative sum of these elements
bar(x,soma/nt);
xlim([1.0e-5 1.0e-2]) % Ajusta os limites do eixo x
set(gca,'XScale','log'); % Ajusta a escala para log
line(x,soma/nt); % Traça linha entre as somas
% F = spline(x, [0, soma/nt, 0]);
% hold on
% fnplt(F, 'r', 2)

Acc = [x', ne', ne'/nt, soma', soma'/nt]; % Salva os centros, f, fn, fa e fan (f:frequência; n:normalizada;
a:acumulada.
Result(1,1) = L ; % Número de amostras
Result(2,1) = T * L; % Período de amostragem em segundos
Result(3,1) = 0.5/T; % Frequência máxima observável
Result(4,1) = nt; % Número de comutações
Result(5,1) = nt/L/T/2; % Frequência média em Hertz

end
end
end
%% Alterações:
% v08:
% Incluído o cálculo da distorção total para FFT;
% Incluído os valores de fn e fan em Acc para FAN.

130
Apêndice A1

A1.3 Arquivo: A000.csv


"Header Size" ,16
"Model Name" ,"DL1600 "
"Comment" ," "
"BlockNumber" ,1
"TraceName" ,"CH2 ","CH3 ","CH4 "
"BlockSize" ,100200 ,100200 ,100200
"VUnit" ,"A ","V ","A "
"SampleRate" ,2.000000E+06 ,2.000000E+06 ,2.000000E+06
"HResolution" ,5.000000E-07 ,5.000000E-07 ,5.000000E-07
"HOffset" ,-2.500000E-02 ,-2.500000E-02 ,-2.500000E-02
"HUnit" ,"s ","s ","s "
"DisplayBlockSize" ,100200 ,100200 ,100200
"DisplayPointNo." ,1 ,1 ,1
"PhaseShift" ,0.000000 ,0.000000 ,0.000000
"Date" ,"2012/02/15 ","2012/02/15 ","2012/02/15 "
"Time" ,"16:21:19.00 ","16:21:19.00 ","16:21:19.00 "

,-1.7500E+00, 3.3333E+00,-3.3333E+00,
,-1.7500E+00, 3.2500E+00,-3.2500E+00,
,-1.8333E+00, 3.3333E+00,-3.2500E+00,
,-1.7500E+00, 3.2500E+00,-3.2500E+00,
,-1.8333E+00, 3.3333E+00,-3.2500E+00,
,-1.8333E+00, 3.3333E+00,-3.2500E+00,
,-1.7500E+00, 3.3333E+00,-3.4167E+00,

131
Descrição do circuito montado no laboratório

A2 Descrição do circuito montado no laboratório

A2.1 Funcionalidade dos módulos


O circuito montado reproduz o diagrama apresentado na Figura 2.10
interconectando os módulos através dos elementos externos, conforme mostra a Figura
A2.1:

Figura A2.1 – Diagrama operacional simplificado dos módulos.


Os elementos agregados ao circuito têm suas principais características descritas
na Tabela A2.1.

Tabela A2.1 – Características dos elementos adicionais.


Elemento Descrição resumida Valor
Vrede Fonte de tensão alternada (rede) 120 V, 60 Hz
Lrede Indutância equivalente da rede 874 µH
Lfiltro Indutância de acoplamento do filtro 8,5 mH
Cn Capacitância da célula 3,61 mF

132
Apêndice A2

A tensão da rede, Vrede, é suprida por uma fonte de tensão regulável, modelo
4500iL, fabricada pela California Instruments, com capacidade máxima de 4500 VA.
Durante os ensaios experimentais, a tensão desta fonte é mantida em 120 V, 60 Hz. A
indutância equivalente da rede está totalmente concentrada no indutor Lrede e não são
consideradas nos cálculos outras indutâncias além desta.
A carga utilizada nos testes iniciais do circuito é composta por um retificador
tipo onda completa, monofásico, modelo SKB 15/04, fabricado pela Semikron, com
capacidade nominal de 400 V e 11 A. Este retificador alimenta uma carga composta por um
arranjo de seis resistores que resultam em um valor equivalente de 75 Ω com capacidade de
dissipação máxima de 600 W. O conjunto sofre uma filtragem efetuada por um indutor de
20 mH conectado em série com o retificador e um capacitor eletrolítico de 147 µF em
paralelo com os resistores. Durante a operação regular (sem ação do filtro ativo) os valores
apresentados na Tabela A2.2 caracterizam a carga, foram obtidos através de medidas
efetuadas diretamente no circuito e são adotados como base para as análises efetuadas.

Tabela A2.2 – Características da carga.


Elemento Descrição resumida Valor
I Corrente eficaz 2,698 A
I1 Corrente na componente fundamental 2,417 A
IP Corrente de pico, valor absoluto 5,167 A
S Potência aparente 321,2 VA
As células do filtro ativo são providas de um conjunto de capacitores que
perfazem 3,61 mF em cada uma. O acionamento dos transistores da ponte H que determina
o fluxo de corrente neste capacitor é feito por 4 linhas de sinais transmitidos pelo módulo
DK35 e uma linha de habilitação. Toda a comunicação entre estes módulos é isolada por
opto-acopladores.
Nos mesmos módulos JP43 as tensões do barramento CC são monitoradas por
três comparadores que informam ao processamento efetuado no módulo DK35, se o valor
desta tensão está acima do valor nominal (VCnom) ou aos dispositivos de proteção local, se
devem atuar. O circuito responsável por estas tarefas está apresentado na Figura A2.2.

133
Descrição do circuito montado no laboratório

Figura A2.2 – Circuito de monitoração da tensão VC+ e proteção contra sobretensão.


O conjunto de resistores R10 a R13 formam um divisor resistivo acoplado a três
comparadores, CI12 a CI14. Quando a tensão VC+ atinge o valor nominal, 70 V, a entrada
do primeiro comparador, “VCnom”, se iguala à tensão de referência, 5 V. Então, a sua
saída abre e cessa a corrente na saída “Out_VCnom”, informando ao processamento no
módulo DK35 que a tensão do capacitor desta célula superou o valor nominal.
Quando a tensão VC+ atinge o valor de 105 V a tensão na entrada do segundo
comparador, “VCdesc”, se iguala à tensão de referência, 5 V, uma vez que a saída deste
comparador estava aberta e não havia corrente em R33. Com a condução de sua saída, um
dos transistores do módulo de chaveamento é acionado e põe o resistor “Rdesc” em
paralelo com o capacitor, descarregando-o. O processamento é informado através da
corrente em “Out_VCdesc” da situação de tensão elevada no capacitor. Ao mesmo tempo, a
tensão de referência é reduzida devido à corrente em R33, fazendo com que o processo de

134
Apêndice A2

descarga sofra uma histerese que se encerra quando a tensão do capacitor estiver inferior a
78,75 V.
A operação do terceiro comparador é similar à do primeiro, disparando-o com
200 V em VC+. Porém, o sinal “Out_VCprot” é encaminhado ao módulo PS1, fazendo a
proteção do circuito contra sobretensão atuar sem a intervenção do processamento.
Os circuitos responsáveis pela proteção do sistema são apresentados na Figura
A2.3.

Figura A2.3 – Circuito de proteção contra sobretensão e sobrecorrente.


No módulo DK35 os sinais da proteção contra sobretensão “Out_VCprot” são
unificados por uma porta NOR e encaminhados ao módulo PS1 via “VCprot_G”. O sinal
“Iprot” desempenha função similar, é gerado localmente conforme está explicado adiante.
Cada sinal de proteção aciona o terminal clear de um flip-flop tipo D, que
retém esta informação até que seja pressionado o botão “Reset”. As saídas acendem os
respectivos LEDs para advertência visual do tipo de falha. As saídas Q são processadas por
duas portas tipo AND. A primeira, em conjunto com o sinal “Habilita” libera o
chaveamento nos módulos JP43. A segunda porta retorna ao módulo DK35 a ocorrência de
uma falha no sistema.
Os sinais “Falha” e “Habilita” são descritos com mais detalhes na secção
Lógica operacional da proteção dos módulos.
Os circuitos que informam a polaridade da corrente do filtro e acionam a
proteção contra sobrecorrente são mostrados na Figura A2.4.

135
Descrição do circuito montado no laboratório

Figura A2.4 – Circuito de condicionamento da corrente do filtro.


A corrente do filtro entra no módulo PS1 pelo conector VF(-), chega ao terra
pelo shunt R30 e é convertida em uma tensão pelo operacional A. R18 e R19 dão ao
conjunto um ganho de 1 V/A. O sinal de saída deste operacional tem duas funções: a
primeira é acionar o comparador em U6 que reporta ao processamento através da via
“Sinal” a polaridade da corrente que atravessa o filtro. Para atingir o comparador o sinal
passa por um filtro passa-baixa, operacional D, evitando a interferência das altas
frequências nesta informação.
A segunda função do sinal da corrente do filtro é acionar o comparador em U5
que dispara a proteção por sobrecorrente, via “Iprot”. Este sinal é antes submetido a um
retificador de onda completa com filtro passa-baixa acoplado, operacionais C e B.
No módulo PS1 estão localizados dois relés e os circuitos condicionadores dos
sinais da corrente do filtro e da tensão da rede, conforme mostra a Figura A2.5.

136
Apêndice A2

Figura A2.5 – Circuito de condicionamento da tensão da rede, da corrente do filtro e acionamento dos
relés.
A tensão de rede que alimenta o circuito é provida no conector “Vrede”. O
transdutor de corrente T1 mede a corrente de rede que equivale à soma da corrente da carga
e do filtro. A tensão de saída sofre ajustes tanto no ganho, pela relação entre R13 e R14,
quanto no offset, ajustada em R17, de modo a tornar o sinal da corrente medida, “Out_ADC
B0”, adequado aos valores da entrada do conversor analógico/digital do microcontrolador
do módulo DK35.
De forma similar, o amplificador operacional U7A efetua o condicionamento da
tensão da rede, tomada a partir do divisor formado por R3A e R3B, ajustando o ganho
através da relação entre R4 e R15 e o offset em R16. Este sinal é encaminhado ao módulo
DK35, via a linha “Out_ADC A0”, onde o segundo conversor analógico/digital fará a
leitura da tensão da rede, simultaneamente à corrente.

137
Descrição do circuito montado no laboratório

Os dois relés do módulo PS1 são acionados diretamente pelo processamento em


DK35. O primeiro, RL1, energiza o PAC através do sinal “Relé1”. RL2, comandado pelo
sinal “Parte”, insere em série com o filtro uma resistência de pré-carga dos capacitores,
evitando elevadas correntes no filtro durante a partida do sistema.

A2.2 Lógica operacional da proteção dos módulos


O fluxograma de operação da proteção do sistema está na Figura A2.6. Durante
sua partida o sistema entra em estado de “Falha” tanto pelo hardware quanto pelo software.
O acionamento da proteção é feito por hardware e independe do processamento. Este
acionamento é reportado ao processamento para que façam os devidos desvios e
mantenha-se em condição de efetuar nova partida após removida a falha.

Figura A2.6 – Fluxograma da operação da proteção e partida.


A primeira operação armazena na variável “Prot” um AND entre seu próprio
conteúdo e a variável “Falha”. Este recurso mantém o estado de falha ativo mesmo que ela

138
Apêndice A2

venha a ser corrigida, até que se conclua uma partida do sistema. O sinal “Falha”, gerado
no módulo PS1, estará no nível lógico 0 até que seja pressionado o botão “Reset”, fazendo
com que a avaliação da variável “Falha_a” seja processada. No primeiro processamento de
“Falha_a” o sinal “Habilita” é desativado e bloqueia o chaveamento nos módulos JP43. No
mesmo instante, as variáveis “Relé1”, “Parte” e “Falha_a” são postas em nível lógico 0.
“Relé1” desligará a alimentação do filtro e da carga e “Falha_a” impedirá que este bloco
seja processado mais de uma vez, fazendo que nas demais interrupções o programa seja
desviado para a rotina de sinalização visual que faz piscar, simultaneamente, os LEDs da
estação experimental do microcontrolador acoplada ao módulo DK35.
Pressionando o botão “Reset”, a variável “Falha” vai a nível lógico 1 e inicia-se
a partida. Na primeira avaliação da variável “Relé1”, ela e a variável “Falha_a” serão
postas em nível lógico 1. “Falha_a” ficará à espera de nova falha e “Relé1” providenciará a
alimentação do filtro ativo, da carga e impedirá o processamento deste bloco nas próximas
interrupções.
Com o sistema energizado e com a resistência de pré-carga em série com as
células de chaveamento, ainda inoperante, inicia-se a contagem de tempo para a carga dos
capacitores. O processamento é desviado para a rotina de sinalização visual que faz piscar,
alternadamente, os LEDs no módulo DK35. Atingido o tempo programado a variável
“Parte” assume nível lógico 1 e fecha um curto-circuito no resistor de pré-carga. Na última
execução da rotina de proteção e partida ativa-se a via “Habilita”, permitindo que os
módulos JP43 acatem os comandos de chaveamento que sucederão. A variável “Prot” vai
para o nível lógico 1 fazendo com que o fluxo do programa seja conduzido para a operação
regular de chaveamento.

139
Código fonte do programa SRCC

A3 Código fonte do programa SRCC

O código fonte do programa SRCC foi automaticamente gerado em linguagem


C++ pelo programa Simulink, com base em um diagrama contendo um modulador PWM e
o microcontrolador 28335 da Texas Instruments. As instruções adicionais foram inseridas
diretamente nos arquivos relacionados.

A3.1 Arquivo: PWM_v19_main.c


/*
* File: PWM_v19_main.c
*
* Real-Time Workshop code generated for Simulink model PWM_v19.
*
* Model version : 1.182
* Real-Time Workshop file version : 7.4 (R2009b) 29-Jun-2009
* Real-Time Workshop file generated on : Tue Mar 22 20:18:42 2011
* TLC version : 7.4 (Jul 14 2009)
* C/C++ source code generated on : Tue Mar 22 20:18:43 2011
*
* Target selection: ccslink_ert.tlc
* Embedded hardware selection: Texas Instruments->C2000
* Code generation objectives: Unspecified
* Validation result: Not run
*/

#include "PWM_v19.h"
#include "rtwtypes.h"
#include "PWM_v19_private.h"
#include "c2000_main.h"
#include "DSP2833x_Device.h"
#include "DSP2833x_Examples.h"
#include <stdlib.h>
#include <stdio.h>

void init_board(void);
void enable_interrupts(void);
void config_schedulerTimer(void);
void disable_interrupts(void);
volatile int IsrOverrun = 0;
static boolean_T OverrunFlag = 0;
void rt_OneStep(void)

140
Apêndice A3

{
// Check for overrun. Protect OverrunFlag against
// pre-emption
if (OverrunFlag++) {
IsrOverrun = 1;
OverrunFlag--;
return; // finaliza o loop se OverrunFlag >=1.
}
// Faz OverrunFlag = 1 e segue a execução
asm(" SETC INTM");
PieCtrlRegs.PIEIER1.all |= (1 << 6); // Habilita INTx7
asm(" CLRC INTM");
// PWM_v19_step();

/* Get model outputs here */


asm(" SETC INTM");
PieCtrlRegs.PIEIER1.all &= ~(1 << 6);
asm(" RPT #5 || NOP");
IFR &= 0xFFFE;
PieCtrlRegs.PIEACK.all = 0x1;
asm(" CLRC INTM");
OverrunFlag--; // Decrementa OverrunFlag
}

//
// Entry point into the code
//
void main(void)
{
volatile boolean_T noErr;
init_board();
rtmSetErrorStatus(PWM_v19_M, 0);
PWM_v19_initialize(1);
config_schedulerTimer();
noErr =
rtmGetErrorStatus(PWM_v19_M) == (NULL);
enable_interrupts();
while (noErr ) {
noErr =
rtmGetErrorStatus(PWM_v19_M) == (NULL);
}

/* Disable rt_OneStep() here */

/* Terminate model */
PWM_v19_terminate();
disable_interrupts();
}
/*
* File trailer for Real-Time Workshop generated code.
*
* [EOF]
*/

141
Código fonte do programa SRCC

A3.3 Arquivo: PWM_v19.c


/*
* File: PWM_v19.c
*
* Real-Time Workshop code generated for Simulink model PWM_v19.
*
* Model version : 1.182
* Real-Time Workshop file version : 7.4 (R2009b) 29-Jun-2009
* Real-Time Workshop file generated on : Tue Mar 22 20:18:42 2011
* TLC version : 7.4 (Jul 14 2009)
* C/C++ source code generated on : Tue Mar 22 20:18:43 2011
*
* Target selection: ccslink_ert.tlc
* Embedded hardware selection: Texas Instruments->C2000
* Code generation objectives: Unspecified
* Validation result: Not run
*/

#include "PWM_v19.h"
#include "PWM_v19_private.h"
#include "PWM_v19_byMBA.h"
#include <stdio.h>

/* Block signals (auto storage) */


//BlockIO_PWM_v19 PWM_v19_B;

/* Real-time model */
RT_MODEL_PWM_v19 PWM_v19_M_;
RT_MODEL_PWM_v19 *PWM_v19_M = &PWM_v19_M_;

// Variáveis globais
// Caminhos:
// 01: Redundante;
// 02: Trans. suprimida;
// 04: Ciclo neutro;
// 08: Trans. Postergada;
// 16: Com. executada.

int16_T
ADC_buf[2][1667], // Buffer para o registrador ADC_b0
RegFPB_a0[200],
RegADC_a0[200];
uint8_T
RegCaminho[200],
RegPwm[200],
RegContAmo = 0;
int8_T
SFm = 2U, // Salto de fila máximo
RCm = 3U, // Retardo da comutação máximo
DNtemp,
RegDNmax = 0,
RegDN[10];

142
Apêndice A3

uint16_T
RegVfap[200];
uint32_T
RegDt[10],
RegMomAmo[200],
RegTG[10];
cmn
RegCMN[10];

boolean_T
Para1 = false,
Para2 = true,
RegBloco = false,
RegLivre = false;

//int16_T Reg_buf1[1667]; // Buffer para o registrador ADC_b0

real32_T
Reg_buf[1667],
Kffw = -0.114115, // Constante da rede Feedforward. (Ganho ADC_a0 = 10,68. Valor medido)

// Constantes aplicadas para amostragem em 100 kHz:


Kp_VC = -1.25e-4, // Kp_VC = -7.8e-6 ( *16 = 1,248e-4). LJ_FPB_a0 = 16
Ki_VC = -2.4e-9, // Ki_VC = -1.5e-10 ( *16 = 2,4e-9). LJ_FPB_a0 = 16
Kp_CF = 12.0, // 4.882; Ganho Proporcional do controlador da corrente do filtro
Ki_CF = 0.05; // = 0.01808; Ganho Integral do controlador da corrente do filtro = Ki * Ts

void Amostra(void) { // Interrupção principal

static boolean_T
Falha_a = true, // Atendimento à falha
FimRampa = true; // Fim da rampa de partida
static long int
Cnt = 0U; // Contador de uso geral
static int16_T
FPB_v0[16] = { // Vetor das leituras da tensão em ADC_a0. Comprimento LJ_FPB_a0
0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 },
FPB_a0 = 0;
static int8_T
MDv[128] = { // Vetor de médias discretas de comprimento LJmd: MDV[LJ_MD]
0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, },
MDi = 0, // Índice do contador do filtro de média móvel da MD
Vi = 0, // Índice do contador do FPB de ADC_a0
Cnt_aux = 0U; // Contador auxiliar de uso geral
static real32_T
Integrador_VC = 0.0, // Integrador do controlador da tensão do capacitor
Integrador_CF = 0.0, // Integrador do controlador da corrente do filtro
iERROa = 0.0; // Erro de corrente ciclo anterior

143
Código fonte do programa SRCC

int16_T
ADC_a0, // Valor CA da tensão da rede
ADC_b0; // Valor CA da corrente da rede
real32_T
iERRO, // Erro de corrente
Up_CF, // Parcela proporcional do controlador da corrente do filtro
Ld_CF, // Limite dinâmico da saturação do controlador CF
Up_VC,
Ld_VC,
Soma_VC, // Soma dos valores do controlador PI_VC
Soma_CF; // Soma dos valores do controlador PI_CF

FProt &= GpioDataRegs.GPBDAT.bit.GPIO48;

// GpioDataRegs.GPBTOGGLE.bit.GPIO33 = 1U; // Chaveamento da saída de teste. Início da rotina = 50kHz


// GpioDataRegs.GPASET.bit.GPIO17 = 1U;

if (FProt) { // Proteção desativa

// Calcula a Média Discreta


MD = GpioDataRegs.GPADAT.bit.GPIO24 + GpioDataRegs.GPADAT.bit.GPIO25
+ GpioDataRegs.GPADAT.bit.GPIO26 + GpioDataRegs.GPADAT.bit.GPIO27 - 2;

// Aplica o filtro de média móvel na Média Discreta


MDf += MD - MDv[MDi];
MDv[MDi] = MD;
MDi++;
if (MDi == 128) MDi = 0;

// Calcula o valor ac do ADC


// ADC_a0 = (AdcRegs.ADCRESULT0>>4) - 2047; // Transdutor de tensão da rede
ADC_a0 = 2047 - (AdcRegs.ADCRESULT0>>4); // Transdutor de tensão da rede (-Out_ADC_a0)
ADC_b0 = (AdcRegs.ADCRESULT1>>4) - 2047; // Transdutor de corrente do filtro (Out_ADC_b0)
AdcRegs.ADCTRL2.bit.RST_SEQ1 = 0x1; // Sequencer reset

// Aplica o filtro passa-baixa (média móvel) na tensão da rede


FPB_a0 += ADC_a0 - FPB_v0[Vi];
FPB_v0[Vi] = ADC_a0;
Vi++;
if (Vi == 16) Vi = 0;

RegFPB_a0[RegContAmo] = FPB_a0; // Registra o valor de FPB_a0 ++++++ Temporário!


RegADC_a0[RegContAmo] = ADC_a0; // Registra o valor de ADC_a0 ++++++ Temporário!

// Atualiza controlador VC
Up_VC = Kp_VC * MDf; // Parcela proporcional do controlador de tensão
Ld_VC = 2.5 * Rampa; // Aplica a rampa no limite dinâmico (Valor experimental)
Integrador_VC += (Ki_VC * MDf);
Integrador_VC = satura(Integrador_VC, Ld_VC);
Soma_VC = Up_VC + Integrador_VC;

iERRO = (Soma_VC * FPB_a0 * 0.0625) - ADC_b0; // Calcula o erro de corrente. 0,0625 = 1/LJ_FPB_a0

144
Apêndice A3

// Atualiza a rampa de partida


if (FimRampa) {
Rampa = Rampa + 1.0e-6;
iERRO *= 0.3 + 0.7*Rampa;
if (Rampa >= 0.999998) {
Rampa = 1.0;
FimRampa = false;
}
}

Up_CF = Kp_CF * iERRO; // Calcula a parcela proporcional


satura(Up_CF, 4095); // Aplica limites de saturação
Ld_CF = abs(4096 - abs(Up_CF)); // Calcula limite dinâmico da saturação
Integrador_CF += (Ki_CF * (iERRO + iERROa) * 0.5); // Atualiza o integrador de corrente
Integrador_CF = satura(Integrador_CF, Ld_CF); // Aplica limites de saturação
iERROa = iERRO;
Soma_CF = Up_CF + Integrador_CF; // Atualiza o controlador CF
Soma_CF = satura(Soma_CF, 4095);

// Atualiza a tesão de referência do filtro ativo Vfap


Vfap = (uint16_T)(Soma_CF + Kffw * FPB_a0 + 4095);
if (Vfap>8190) Vfap = 8189; // Aplica limite de saturação do PWM

RegVfap[RegContAmo] = Vfap; // Registra o valor de Vfap ++++++ Temporário!

// Atualiza vetor do buffer ADC_buf


if (Conta < 1667) {
ADC_buf[0][Conta] = FPB_a0;
ADC_buf[1][Conta] = ADC_b0;
Reg_buf[Conta] = Soma_VC * FPB_a0; // i_ref
}

// Incrementa contador de amostragem


Conta++;

// ========== Início da Rotina de rotação e comutação

Rotacional(); // Rotina de rotação e comutação

// ========== Fim da Rotina de rotação e comutação

}
else { // Proteção ativa
if (GpioDataRegs.GPBDAT.bit.GPIO48) { // Verifica "Falha"
// Falha removida
if (GpioDataRegs.GPBDAT.bit.GPIO62 == 0) { // Verifica "Rele1" (Alimentação)
GpioDataRegs.GPBSET.bit.GPIO62 = 1U; // Ativa "Rele1"
Falha_a = true; // Ativa necessidade de atender à falha

Cnt = 0U;
Cnt_aux = 0U;
GpioDataRegs.GPACLEAR.bit.GPIO31 = 1U;
GpioDataRegs.GPBSET.bit.GPIO34 = 1U;
} // Fim da Habilitação

145
Código fonte do programa SRCC

if (GpioDataRegs.GPBDAT.bit.GPIO49==0U){ // Verifica "Parte": 0=R em série, 1=Direto.


// Pré-carga dos capacitores. R em série
// Rotina de temporização para pré-carga
Cnt++;
if (Cnt == 50000U) {
Cnt = 0U;
GpioDataRegs.GPATOGGLE.bit.GPIO31 = 1U;
GpioDataRegs.GPBTOGGLE.bit.GPIO34 = 1U;
Cnt_aux++;
// if (Cnt_aux == 1U) printf("Pré-carga\n");
if (Cnt_aux == 31U) { // Encerra a temporização
Cnt_aux = 0;
// printf("Fim pré-carga.\n");
GpioDataRegs.GPBSET.bit.GPIO49 = 1U;
} // Fim do encerramento da temporização
} // Fim pisca-led em temporização para pré-carga
} // Fim da rotina de temporização

else { // Fim da proteção


// Última execução antes da partida
GpioDataRegs.GPBSET.bit.GPIO32 = 1U; // Ativa "Habilita"
FProt = true; // Desativa proteção de falha
// RegBufMax[0]=0;
// RegBufMin[0]=0;
} // Fim do Fim da proteção
}
else { // Falha no hardware
if (Falha_a) { // Verifica atendimento à falha
FProt = false; // Ativa proteção de falha
GpioDataRegs.GPBCLEAR.bit.GPIO62 = 1U; // Desliga "Rele1" (Alimentação)
GpioDataRegs.GPBCLEAR.bit.GPIO49 = 1U; // Desliga rele "Parte"
GpioDataRegs.GPBCLEAR.bit.GPIO32 = 1U; // Desativa "Habilita"
Falha_a = false; // Apaga pedido de atendimento à falha
GpioDataRegs.GPACLEAR.bit.GPIO31 = 1U; // Apaga LED_2
GpioDataRegs.GPBCLEAR.bit.GPIO34 = 1U; // Apaga LED_3
}

// Pisca LED
Cnt++;
if (Cnt == 50000U) { // Pisca LED
Cnt = 0U;
GpioDataRegs.GPATOGGLE.bit.GPIO31 = 1U;
GpioDataRegs.GPBTOGGLE.bit.GPIO34 = 1U;
} // Fim do pisca led em falha
} // Fim da Falha no hardware
} // Fim da proteção ativa
// GpioDataRegs.GPACLEAR.bit.GPIO17 = 1U; // Apaga GPIO17

} // Fim da interrupção principal "Amostra"

146
Apêndice A3

void Rotacional(void) { // Rotina de rotação e comutação

// Variáveis locais
static uint32_T
R_s = 0U, // Registrador de amostragem
R_tr = 0, // Registrador de transições redundantes
R_ts = 0, // Registrador de transições suprimidas
R_cn = 0, // Registrador de ciclos neutros
R_ce = 0, // Registrador das comutações executadas
R_tp = 0; // Regitrador das transições postergadas
static cmn phA = { // Conversor multinível da fase A
{{ 0U, 2U, 4U, 6U }, // { 1A, 2A, 3A, 4A}
{ 1U, 3U, 5U, 7U }}, // { 1B, 2B, 3B, 4B}
{ 4U, 4U }}; // Final da fila
static int8_T
DN = 0U; // Variação do nível
static uint8_T
Dt = 0U, // Dados da saída PWM do conversor de entrada
Dta = 0U, // Dados da saída PWM no ciclo anterior
RC = 0U, // Retardo da comutação
BP = 0U; // Bloqueio de Postergação após transições
// SFm = 2U, // Salto de fila máximo
// RCm = 3U; // Retardo da comutação máximo
uint32_T
TG = 0U; // Registrador de comutação. Mapa para GPATOGGLE.
uint16_T
rtb_Sum; // Comparador da tensão do ePWM
int8_T
DNm, // Módulo da variação do nível
DNA; // Variação do nível na transição anterior
uint8_T
SG, // Sinal da transição: 0=Positiva, 1=Negativa
SF, // Tamanho do salto da fila.
i; // Índice de contador para uso geral
boolean_T
SI, // Sentido da Corrente (GPIO30) +I=1, -I=0
Q; // Nível de carga do capacitor (In_VCnom). 0:VC<VCn, 1:VC>VCn

// Faz a leitura dos PWMs


Dt = GpioDataRegs.GPADAT.all &63U;

RegPwm[RegContAmo] = Dt; // Registra a leitura do PWM ++++++ Temporário ++++++

// Incrementa o registrador de amostragem


R_s++;
RegCaminho[RegContAmo] = 0;

147
Código fonte do programa SRCC

{ // Inicia a operação rotacional


// === Bloco 1 ===

BP=(BP>0)? BP-1: 0; // Decrementa o Bloqueio de Postergação

// === Bloco 2 ===

if (Dt!=Dta) { // Transição identificada


DNA = DN;
// Cálculo da variação do nível
DN = (Dt&1) -(Dta&1) -((Dt&2)>>1) +((Dta&2)>>1) // PWM 1
+ ((Dt&4)>>2) -((Dta&4)>>2) -((Dt&8)>>3) +((Dta&8)>>3) // PWM 2
+ ((Dt&16)>>4) -((Dta&16)>>4) -((Dt&32)>>5) +((Dta&32)>>5); // PWM 3
if (DN==0U) { // Transição redundante
// Registra transição redundante
R_tr++;
RegCaminho[RegContAmo] += 1;
} // Fim do registro da transição redundante
DN += DNA; // Adiciona nível anterior
} // Fim da transição identificada

// === Bloco 3 ===

if (DN==0U) { // Amostra neutra


if (Dt!=Dta) { // Transição suprimida
// Registra transição suprimida
R_ts++;
RegCaminho[RegContAmo] += 2;
// Atualiza Dta
Dta = Dt;
} // Fim da transição suprimida
else { // Ciclo neutro
// Registra ciclo neutro
R_cn++;
RegCaminho[RegContAmo] += 4;
// Atualiza LEDs
switch (MD)
{
case 0:
GpioDataRegs.GPBSET.bit.GPIO34 = 1;
GpioDataRegs.GPASET.bit.GPIO31 = 1;
break;
case -1:
GpioDataRegs.GPBTOGGLE.bit.GPIO34 = 1;
GpioDataRegs.GPASET.bit.GPIO31 = 1;
break;
case 1:
GpioDataRegs.GPATOGGLE.bit.GPIO31 = 1;
GpioDataRegs.GPBSET.bit.GPIO34 = 1;
break;
case -2:
GpioDataRegs.GPBCLEAR.bit.GPIO34 = 1;
GpioDataRegs.GPASET.bit.GPIO31 = 1;
break;

148
Apêndice A3

case 2:
GpioDataRegs.GPACLEAR.bit.GPIO31 = 1;
GpioDataRegs.GPBSET.bit.GPIO34 = 1;
break;
}
// Verifica ciclo de medição dos registradores
if (R_s >= 1000000){
N_s = R_s; R_s = 0U;
N_t = Conta; Conta = 0U;
N_tr = R_tr; R_tr = 0U;
N_ts = R_ts; R_ts = 0U;
N_cn = R_cn; R_cn = 0U;
N_ce = R_ce; R_ce = 0U;
N_tp = R_tp; R_tp = 0U;
// RegBloco = true; // Habilita registro de bloco
}

} // Fim do ciclo neutro


} // Fim da amostra neutra
else { // Tratamento da transição
DNtemp = DN; // Registra o valor de DN
DNm = abs(DN); // Calcula o valor absoluto de DN
if (DNm > RegDNmax) RegDNmax = DNm; // Registra o DN máximo
if ((BP>0U)||(RC==0U)||(DNm>=2U)){ // Comuta as chaves
BP=(DNm>=2)? 1U: 2U; // Ajusta o Bloqueio de Postergação (BPe=1, BPn=2)

// ***** Início de Comuta *****

SG = ((DN&32768)==32768)? 1: 0; // SG=0, DN positivo. SG=1, DN negativo.


SI = GpioDataRegs.GPADAT.bit.GPIO30; // Calcula o sentido da corrente: +I=1, -
I=0
do { // loop de comutação
if (DNm>1) { //
SF = 0;
}
else { // Última volta no loop

// Ajusta o valor máximo do salto de fila


SF = (SFm > phA.F_Fila[SG]-1)? phA.F_Fila[SG]-1: SFm; //
min(F_Fila; SFM)
i = 0;
do { // Loop de procura por célula hábil a comutar
// phA.Fila[SG][i] = Chave na posição i da fila
Q = ((GpioDataRegs.GPADAT.all &
Ch[1][(phA.Fila[SG][i])]) && 1);
i++;
}
while (!((SG^SI^Q)||(i==SF+1)));
i--;
if ((SG^SI^Q)==1) { // Comutação natural
SF = i;
RC = RCm;
}

149
Código fonte do programa SRCC

else { // Comutação forçada


SF = 0;
RC = 0;
}
} // Fim da última volta

// Comuta os registradores da saída


TG |= Ch[0][(phA.Fila[SG][SF])];

// Troca a chave e ajusta o fim da fila


if (SG==0) { // Transição positiva
phA.Fila[1][(phA.F_Fila[1])] = phA.Fila[0][SF];
phA.F_Fila[0]--;
phA.F_Fila[1]++;
}
else { // Transição negativa
phA.Fila[0][(phA.F_Fila[0])] = phA.Fila[1][SF];
phA.F_Fila[0]++;
phA.F_Fila[1]--;
}

// Ajusta a fila ativa (corre a fila)


for (i=SF; i<=phA.F_Fila[SG]-1; i++) {
phA.Fila[SG][i] = phA.Fila[SG][i+1];
}

DNm--;
} // Fim do loop de comutação
while (DNm!=0);

// Comuta as saídas
GpioDataRegs.GPATOGGLE.all = TG;

// Registra as comutações executadas


R_ce++;
RegCaminho[RegContAmo] += 16;

DN = 0; //
// ***** Fim de Comuta *****
} // Fim comuta chaves
else { // Transição postergada
// Registro da transição postergada
R_tp++;
RegCaminho[RegContAmo] += 8;
RC--;
} // Fim da transição postergada

// Atualiza Dat
Dta = Dt;
// DN *= (SG==0U)? 1:-1; // Recupera o sinal de DN

} // Fim do tratamento da transição

} // Fim da operação rotacional

150
Apêndice A3

// Atualização dos comparadores do ePWM:


// Inverter CMPA e CMPB devido à inverão de fase no circuito
// analógico de condicionamento do sinal de referência.
// Configuração original: CMPA = Vfap e CMPB = rtb_Sum.
rtb_Sum = 8190U - Vfap;
EPwm1Regs.CMPA.half.CMPA = rtb_Sum;
EPwm1Regs.CMPB = Vfap;
EPwm2Regs.CMPA.half.CMPA = rtb_Sum;
EPwm2Regs.CMPB = Vfap;
EPwm3Regs.CMPA.half.CMPA = rtb_Sum;
EPwm3Regs.CMPB = Vfap;

// Registra as comutações da função Rotacional


if (RegBloco || RegLivre) {
RegMomAmo[RegContAmo] = Conta;
// RegCaminho[RegContAmo] =
// RegCMN[RegContCMN] = phA;
// RegDN[RegContCMN] = DNtemp;
// RegTG[RegContCMN] = TG;
// RegDt[RegContCMN] = Dt;
RegContAmo++;
if (RegContAmo == 200) {
RegBloco = false;
RegContAmo = 0;
}
}
// Fim do bloco de registro

/* Função do corte de saturação */


real32_T satura(real32_T obj, real32_T limite)
{
if (obj > limite) obj = limite;
if (obj < -limite) obj = -limite;
return obj;
}

/* Model initialize function */


void PWM_v19_initialize(boolean_T firstTime)
{
(void)firstTime;

/* Registration code */

/* initialize error status */


rtmSetErrorStatus(PWM_v19_M, (NULL));

// /* block I/O */
// (void) memset(((void *) &PWM_v19_B),0,
// sizeof(BlockIO_PWM_v19));

151
Código fonte do programa SRCC

/* Start for S-Function (c280xadc): '<Root>/ADC' */


InitAdc();
config_ADC_A (0U, 0U, 0U, 0U, 0U);

/* Start for S-Function (c280xpwm): '<Root>/ePWM1' */

/*** Initialize ePWM1 modules ***/


{
EPWMPARAMS EPwm1Params;

/*-- Setup Time-Base (TB) Submodule --*/


EPwm1Params.TBPRD = 8190;
EPwm1Params.TBCTL_CTRMODE = 2;
EPwm1Params.TBCTL_SYNCOSEL = 1;
EPwm1Params.TBCTL_PHSEN = 0;
EPwm1Params.TBCTL_PHSDIR = 0;
EPwm1Params.TBPHS = 0;
EPwm1Params.TBCTL_HSPCLKDIV = 0;
EPwm1Params.TBCTL_CLKDIV = 0;

/*-- Setup Counter_Compare (CC) Submodule --*/


EPwm1Params.CMPCTL_LOADAMODE = 0;
EPwm1Params.CMPCTL_LOADBMODE = 0;
EPwm1Params.CMPA = 0;
EPwm1Params.CMPB = 0;

/*-- Setup Action-Qualifier (AQ) Submodule --*/


EPwm1Params.AQCTLA = 144;
EPwm1Params.AQCTLB = 2304;
EPwm1Params.AQCSFRC_CSFA = 0;
EPwm1Params.AQCSFRC_CSFB = 0;
EPwm1Params.AQCSFRC_RLDCSF = 0;

/*-- Setup Dead-Band Generator (DB) Submodule --*/


EPwm1Params.DBCTL_OUT_MODE = 0;
EPwm1Params.DBCTL_IN_MODE = 0;
EPwm1Params.DBCTL_POLSEL = 0;
EPwm1Params.DBRED = 0.0;
EPwm1Params.DBFED = 0.0;

/*-- Setup Event-Trigger (ET) Submodule --*/


EPwm1Params.ETSEL_SOCAEN = 0;
EPwm1Params.ETSEL_SOCASEL = 1;
EPwm1Params.ETPS_SOCAPRD = 1;
EPwm1Params.ETSEL_SOCBEN = 0;
EPwm1Params.ETSEL_SOCBSEL = 1;
EPwm1Params.ETPS_SOCBPRD = 1;
EPwm1Params.ETSEL_INTEN = 0;
EPwm1Params.ETSEL_INTSEL = 1;
EPwm1Params.ETPS_INTPRD = 1;

152
Apêndice A3

/*-- Setup PWM-Chopper (PC) Submodule --*/


EPwm1Params.PCCTL_CHPEN = 0;
EPwm1Params.PCCTL_CHPFREQ = 0;
EPwm1Params.PCCTL_OSHTWTH = 0;
EPwm1Params.PCCTL_CHPDUTY = 0;

/*-- Setup Trip-Zone (TZ) Submodule --*/


EPwm1Params.TZSEL = 0;
EPwm1Params.TZCTL_TZA = 3;
EPwm1Params.TZCTL_TZB = 3;
EPwm1Params.TZEINT_OST = 0;
EPwm1Params.TZEINT_CBC = 0;

/*-- Initial ePWM1 --*/


config_ePWMRegs(&EPwm1Regs, &EPwm1Params);

/*-- Initial HRPWM for ePWM1 --*/


{
uint16_T HRLOAD = 0;
uint16_T CTLMODE = 1;
uint16_T EDGMODE = 3;
uint16_T CMPAHR = 0;
uint16_T TBPHSHR = 0;
extern int MEP_ScaleFactor[7];
init_HRPWM( &EPwm1Regs, HRLOAD, CTLMODE, EDGMODE, CMPAHR, TBPHSHR);
}
}

/* Start for S-Function (c280xpwm): '<Root>/ePWM2' */

/*** Initialize ePWM2 modules ***/


{
EPWMPARAMS EPwm2Params;

/*-- Setup Time-Base (TB) Submodule --*/


EPwm2Params.TBPRD = 8190;
EPwm2Params.TBCTL_CTRMODE = 2;
EPwm2Params.TBCTL_SYNCOSEL = 1;
EPwm2Params.TBCTL_PHSEN = 1;
EPwm2Params.TBCTL_PHSDIR = 0;
EPwm2Params.TBPHS = 2730;
EPwm2Params.TBCTL_HSPCLKDIV = 0;
EPwm2Params.TBCTL_CLKDIV = 0;

/*-- Setup Counter_Compare (CC) Submodule --*/


EPwm2Params.CMPCTL_LOADAMODE = 0;
EPwm2Params.CMPCTL_LOADBMODE = 0;
EPwm2Params.CMPA = 0;
EPwm2Params.CMPB = 0;

/*-- Setup Action-Qualifier (AQ) Submodule --*/


EPwm2Params.AQCTLA = 144;
EPwm2Params.AQCTLB = 2304;
EPwm2Params.AQCSFRC_CSFA = 0;

153
Código fonte do programa SRCC

EPwm2Params.AQCSFRC_CSFB = 0;
EPwm2Params.AQCSFRC_RLDCSF = 0;

/*-- Setup Dead-Band Generator (DB) Submodule --*/


EPwm2Params.DBCTL_OUT_MODE = 0;
EPwm2Params.DBCTL_IN_MODE = 0;
EPwm2Params.DBCTL_POLSEL = 0;
EPwm2Params.DBRED = 0.0;
EPwm2Params.DBFED = 0.0;

/*-- Setup Event-Trigger (ET) Submodule --*/


EPwm2Params.ETSEL_SOCAEN = 0;
EPwm2Params.ETSEL_SOCASEL = 1;
EPwm2Params.ETPS_SOCAPRD = 1;
EPwm2Params.ETSEL_SOCBEN = 0;
EPwm2Params.ETSEL_SOCBSEL = 1;
EPwm2Params.ETPS_SOCBPRD = 1;
EPwm2Params.ETSEL_INTEN = 0;
EPwm2Params.ETSEL_INTSEL = 1;
EPwm2Params.ETPS_INTPRD = 1;

/*-- Setup PWM-Chopper (PC) Submodule --*/


EPwm2Params.PCCTL_CHPEN = 0;
EPwm2Params.PCCTL_CHPFREQ = 0;
EPwm2Params.PCCTL_OSHTWTH = 0;
EPwm2Params.PCCTL_CHPDUTY = 0;

/*-- Setup Trip-Zone (TZ) Submodule --*/


EPwm2Params.TZSEL = 0;
EPwm2Params.TZCTL_TZA = 3;
EPwm2Params.TZCTL_TZB = 3;
EPwm2Params.TZEINT_OST = 0;
EPwm2Params.TZEINT_CBC = 0;

/*-- Initial ePWM2 --*/


config_ePWMRegs(&EPwm2Regs, &EPwm2Params);
/*-- Initial HRPWM for ePWM2 --*/
{
uint16_T HRLOAD = 0;
uint16_T CTLMODE = 1;
uint16_T EDGMODE = 3;
uint16_T CMPAHR = 0;
uint16_T TBPHSHR = 0;
extern int MEP_ScaleFactor[7];

{
real_T TBPHSf = 21845.0;
TBPHSf -= EPwm2Params.TBPHS;
TBPHSHR = ((uint16_T)(TBPHSf * MEP_ScaleFactor[2]) << 8)+0x180;
}

init_HRPWM( &EPwm2Regs, HRLOAD, CTLMODE, EDGMODE, CMPAHR, TBPHSHR);


}
}

154
Apêndice A3

/* Start for S-Function (c280xpwm): '<Root>/ePWM3' */

/*** Initialize ePWM3 modules ***/


{
EPWMPARAMS EPwm3Params;

/*-- Setup Time-Base (TB) Submodule --*/


EPwm3Params.TBPRD = 8190;
EPwm3Params.TBCTL_CTRMODE = 2;
EPwm3Params.TBCTL_SYNCOSEL = 3;
EPwm3Params.TBCTL_PHSEN = 1;
EPwm3Params.TBCTL_PHSDIR = 0;
EPwm3Params.TBPHS = 2730;
EPwm3Params.TBCTL_HSPCLKDIV = 0;
EPwm3Params.TBCTL_CLKDIV = 0;

/*-- Setup Counter_Compare (CC) Submodule --*/


EPwm3Params.CMPCTL_LOADAMODE = 0;
EPwm3Params.CMPCTL_LOADBMODE = 0;
EPwm3Params.CMPA = 0;
EPwm3Params.CMPB = 0;

/*-- Setup Action-Qualifier (AQ) Submodule --*/


EPwm3Params.AQCTLA = 144;
EPwm3Params.AQCTLB = 2304;
EPwm3Params.AQCSFRC_CSFA = 0;
EPwm3Params.AQCSFRC_CSFB = 0;
EPwm3Params.AQCSFRC_RLDCSF = 0;

/*-- Setup Dead-Band Generator (DB) Submodule --*/


EPwm3Params.DBCTL_OUT_MODE = 0;
EPwm3Params.DBCTL_IN_MODE = 0;
EPwm3Params.DBCTL_POLSEL = 0;
EPwm3Params.DBRED = 0.0;
EPwm3Params.DBFED = 0.0;

/*-- Setup Event-Trigger (ET) Submodule --*/


EPwm3Params.ETSEL_SOCAEN = 0;
EPwm3Params.ETSEL_SOCASEL = 1;
EPwm3Params.ETPS_SOCAPRD = 1;
EPwm3Params.ETSEL_SOCBEN = 0;
EPwm3Params.ETSEL_SOCBSEL = 1;
EPwm3Params.ETPS_SOCBPRD = 1;
EPwm3Params.ETSEL_INTEN = 0;
EPwm3Params.ETSEL_INTSEL = 1;
EPwm3Params.ETPS_INTPRD = 1;

/*-- Setup PWM-Chopper (PC) Submodule --*/


EPwm3Params.PCCTL_CHPEN = 0;
EPwm3Params.PCCTL_CHPFREQ = 0;
EPwm3Params.PCCTL_OSHTWTH = 0;
EPwm3Params.PCCTL_CHPDUTY = 0;

155
Código fonte do programa SRCC

/*-- Setup Trip-Zone (TZ) Submodule --*/


EPwm3Params.TZSEL = 0;
EPwm3Params.TZCTL_TZA = 3;
EPwm3Params.TZCTL_TZB = 3;
EPwm3Params.TZEINT_OST = 0;
EPwm3Params.TZEINT_CBC = 0;

/*-- Initial ePWM3 --*/


config_ePWMRegs(&EPwm3Regs, &EPwm3Params);

/*-- Initial HRPWM for ePWM3 --*/


{
uint16_T HRLOAD = 0;
uint16_T CTLMODE = 1;
uint16_T EDGMODE = 3;
uint16_T CMPAHR = 0;
uint16_T TBPHSHR = 0;
extern int MEP_ScaleFactor[7];

{
real_T TBPHSf = 21845.0;
TBPHSf -= EPwm3Params.TBPHS;
TBPHSHR = ((uint16_T)(TBPHSf * MEP_ScaleFactor[3]) << 8)+0x180;
}

init_HRPWM( &EPwm3Regs, HRLOAD, CTLMODE, EDGMODE, CMPAHR, TBPHSHR);


}
}

/* Start for function-call system: '<Root>/Function-Call Subsystem' */

/* Start for S-Function (c280xgpio_di): '<S2>/Digital Input 58, 59' */


/* Configuração das entradas (GPA, MUX2): 24, 25, 26, 27, 30. */
EALLOW;
GpioCtrlRegs.GPAPUD.all |= 1325400064U; // 1 = Disable pullup.
GpioCtrlRegs.GPAMUX2.all &= 3472949247U; // 00 = GPIO.
GpioCtrlRegs.GPADIR.all &= 2969567231U; // Direction = 0 (input).
EDIS;
/* Configuração das entradas (GPB, MUX2): 48, 58, 59, 60, 61. */
EALLOW;
GpioCtrlRegs.GPBPUD.all |= 1006698496U; // 1 = Disable pullup.
GpioCtrlRegs.GPBMUX2.all &= 4027580415U; // 00 = GPIO.
GpioCtrlRegs.GPBDIR.all &= 3288268799U; // Direction = 0 (input).
EDIS;

/* Start for S-Function (c280xgpio_do): '<S2>/Digital Output 13, 14' */


/* Configuração das saídas (GPA, MUX1): 12, 13, 14, 15. */
/* Configuração das saídas (GPA, MUX2): 20, 21, 22, 23, 31. */
EALLOW;
GpioCtrlRegs.GPAPUD.bit.GPIO6 = 0U; // Enable pullup (remover futuramente)
GpioCtrlRegs.GPAPUD.bit.GPIO7 = 0U; // Enable pullup (remover futuramente)
GpioCtrlRegs.GPAPUD.all &= 2131693567U; // 0 = Enable pullup.
GpioCtrlRegs.GPAMUX1.all &= 16777215U; // 00 = GPIO.
GpioCtrlRegs.GPAMUX2.all &= 1073676543U; // 00 = GPIO.

156
Apêndice A3

GpioCtrlRegs.GPADIR.all |= 2163273728U; // Direction = 1 (output).


/* Configuração das saídas (GPB, MUX1): 32, 34. */
/* Configuração das saídas (GPB, MUX2): 49, 62. */
GpioCtrlRegs.GPBPUD.all &= 3221094394U; // 0 = Enable pullup.
GpioCtrlRegs.GPBMUX1.all &= 4294967244U; // 00 = GPIO.
GpioCtrlRegs.GPBMUX2.all &= 3489660915U; // 00 = GPIO.
GpioCtrlRegs.GPBDIR.all |= 1073872901U; // Direction = 1 (output).
EDIS;

/* Configuração das saídas (GPA, MUX2): 16, 17, 18, 19. GPIO Uso geral */
EALLOW;
GpioCtrlRegs.GPAPUD.all &= 4293984255U;
GpioCtrlRegs.GPAMUX2.all &= 4294967040U;
GpioCtrlRegs.GPADIR.all |= 983040U;
EDIS;

/* Configuração da saída (GPB, MUX1): 33. GPIO33 Uso geral */


EALLOW;
GpioCtrlRegs.GPBPUD.bit.GPIO33 = 0U; // enable pullup
GpioCtrlRegs.GPBMUX1.bit.GPIO33 = 0U; // 00 = GPIO
GpioCtrlRegs.GPBDIR.bit.GPIO33 = 1; // Direction = 1 (output).
EDIS;

/* Start for S-Function (c280xpwm): '<Root>/ePWM5 ADC' */

/*** Initialize ePWM5 modules ***/


{
EPWMPARAMS EPwm5Params;

/*-- Setup Time-Base (TB) Submodule --*/


EPwm5Params.TBPRD = 1499; // 1999 = Amostragem a 75 kHz. (1499=100kHz)
EPwm5Params.TBCTL_CTRMODE = 0;
EPwm5Params.TBCTL_SYNCOSEL = 3;
EPwm5Params.TBCTL_PHSEN = 0;
EPwm5Params.TBCTL_PHSDIR = 0;
EPwm5Params.TBPHS = 0;
EPwm5Params.TBCTL_HSPCLKDIV = 0;
EPwm5Params.TBCTL_CLKDIV = 0;

/*-- Setup Counter_Compare (CC) Submodule --*/


EPwm5Params.CMPCTL_LOADAMODE = 0;
EPwm5Params.CMPCTL_LOADBMODE = 0;
EPwm5Params.CMPA = 500;
EPwm5Params.CMPB = 32000;

/*-- Setup Action-Qualifier (AQ) Submodule --*/


EPwm5Params.AQCTLA = 36;
EPwm5Params.AQCTLB = 264;
EPwm5Params.AQCSFRC_CSFA = 0;
EPwm5Params.AQCSFRC_CSFB = 0;
EPwm5Params.AQCSFRC_RLDCSF = 0;

/*-- Setup Dead-Band Generator (DB) Submodule --*/


EPwm5Params.DBCTL_OUT_MODE = 0;

157
Código fonte do programa SRCC

EPwm5Params.DBCTL_IN_MODE = 0;
EPwm5Params.DBCTL_POLSEL = 0;
EPwm5Params.DBRED = 0.0;
EPwm5Params.DBFED = 0.0;

/*-- Setup Event-Trigger (ET) Submodule --*/


EPwm5Params.ETSEL_SOCAEN = 1;
EPwm5Params.ETSEL_SOCASEL = 2;
EPwm5Params.ETPS_SOCAPRD = 1;
EPwm5Params.ETSEL_SOCBEN = 0;
EPwm5Params.ETSEL_SOCBSEL = 1;
EPwm5Params.ETPS_SOCBPRD = 1;
EPwm5Params.ETSEL_INTEN = 0;
EPwm5Params.ETSEL_INTSEL = 1;
EPwm5Params.ETPS_INTPRD = 1;

/*-- Setup PWM-Chopper (PC) Submodule --*/


EPwm5Params.PCCTL_CHPEN = 0;
EPwm5Params.PCCTL_CHPFREQ = 0;
EPwm5Params.PCCTL_OSHTWTH = 0;
EPwm5Params.PCCTL_CHPDUTY = 0;

/*-- Setup Trip-Zone (TZ) Submodule --*/


EPwm5Params.TZSEL = 0;
EPwm5Params.TZCTL_TZA = 3;
EPwm5Params.TZCTL_TZB = 3;
EPwm5Params.TZEINT_OST = 0;
EPwm5Params.TZEINT_CBC = 0;

/*-- Initial ePWM5 --*/


config_ePWMRegs(&EPwm5Regs, &EPwm5Params);
}

/* user code (Initialize function Body) */


// RTW Custom code
// Initialize function
}

/* Model terminate function */


void PWM_v19_terminate(void)
{
/* (no terminate code required) */
}

/*
* File trailer for Real-Time Workshop generated code.
*
* [EOF]
*/

158
Apêndice A3

A3.4 Arquivo: PWM_v19.h


/*
* File: PWM_v19.h
*
* Real-Time Workshop code generated for Simulink model PWM_v19.
*
* Model version : 1.182
* Real-Time Workshop file version : 7.4 (R2009b) 29-Jun-2009
* Real-Time Workshop file generated on : Tue Mar 22 20:18:42 2011
* TLC version : 7.4 (Jul 14 2009)
* C/C++ source code generated on : Tue Mar 22 20:18:43 2011
*
* Target selection: ccslink_ert.tlc
* Embedded hardware selection: Texas Instruments->C2000
* Code generation objectives: Unspecified
* Validation result: Not run
*/

#ifndef RTW_HEADER_PWM_v19_h_
#define RTW_HEADER_PWM_v19_h_
#ifndef PWM_v19_COMMON_INCLUDES_
# define PWM_v19_COMMON_INCLUDES_
#include <stddef.h>
#include <string.h>
#include "rtwtypes.h"
#include "DSP2833x_Device.h"
#include "DSP2833x_Gpio.h"
#include "DSP2833x_Examples.h"
#include "IQmathLib.h"
#endif /* PWM_v19_COMMON_INCLUDES_ */

#include "PWM_v19_types.h"

// #include "PWM_v19_byMBA.h"

/* Macros for accessing real-time model data structure */


#ifndef rtmGetErrorStatus
# define rtmGetErrorStatus(rtm) ((rtm)->errorStatus)
#endif

#ifndef rtmSetErrorStatus
# define rtmSetErrorStatus(rtm, val) ((rtm)->errorStatus = (val))
#endif

#ifndef rtmGetStopRequested
# define rtmGetStopRequested(rtm) ((void*) 0)
#endif

// Protótipo da função satura:


real32_T satura(real32_T obj, real32_T limite);

/*** PWM Parameter Structure ***/


typedef struct _EPWMPARAMS {

159
Código fonte do programa SRCC

/*-- Time-Base (TB) Submodule --*/


Uint16 TBPRD;
Uint16 TBCTL_CTRMODE;
Uint16 TBCTL_SYNCOSEL;
Uint16 TBCTL_PHSEN;
Uint16 TBCTL_PHSDIR;
Uint16 TBPHS;
Uint16 TBCTL_HSPCLKDIV;
Uint16 TBCTL_CLKDIV;

/*-- Counter_Compare (CC) Submodule --*/


Uint16 CMPCTL_LOADAMODE;
Uint16 CMPCTL_LOADBMODE;
Uint16 CMPA;
Uint16 CMPB;

/*-- Action-Qualifier (AQ) Submodule --*/


Uint16 AQCTLA;
Uint16 AQCTLB;
Uint16 AQCSFRC_CSFA;
Uint16 AQCSFRC_CSFB;
Uint16 AQCSFRC_RLDCSF;

/*-- Dead-Band Generator (DB) Submodule --*/


Uint16 DBCTL_OUT_MODE;
Uint16 DBCTL_IN_MODE;
Uint16 DBCTL_POLSEL;
Uint16 DBRED;
Uint16 DBFED;

/*-- Event-Trigger (ET) Submodule --*/


Uint16 ETSEL_SOCAEN;
Uint16 ETSEL_SOCASEL;
Uint16 ETPS_SOCAPRD;
Uint16 ETSEL_SOCBEN;
Uint16 ETSEL_SOCBSEL;
Uint16 ETPS_SOCBPRD;
Uint16 ETSEL_INTEN;
Uint16 ETSEL_INTSEL;
Uint16 ETPS_INTPRD;

/*-- PWM-Chopper (PC) Submodule --*/


Uint16 PCCTL_CHPEN;
Uint16 PCCTL_CHPFREQ;
Uint16 PCCTL_OSHTWTH;
Uint16 PCCTL_CHPDUTY;

/*-- Trip-Zone (TZ) Submodule --*/


Uint16 TZSEL;
Uint16 TZCTL_TZA;
Uint16 TZCTL_TZB;
Uint16 TZEINT_OST;
Uint16 TZEINT_CBC;
} EPWMPARAMS;

160
Apêndice A3

/* Real-time Model Data Structure */


struct RT_MODEL_PWM_v19 {
const char_T *errorStatus;
};

/* Block parameters (auto storage) */


//extern Parameters_PWM_v19 PWM_v19_P;

/* Block signals (auto storage) */


//extern BlockIO_PWM_v19 PWM_v19_B;

/* Model entry point functions */


extern void PWM_v19_initialize(boolean_T firstTime);
//extern void PWM_v19_step(void);
extern void PWM_v19_terminate(void);

/* Real-time Model object */


extern RT_MODEL_PWM_v19 *PWM_v19_M;

/*-
* The generated code includes comments that allow you to trace directly
* back to the appropriate location in the model. The basic format
* is <system>/block_name, where system is the system number (uniquely
* assigned by Simulink) and block_name is the name of the block.
*
* Use the MATLAB hilite_system command to trace the generated code back
* to the model. For example,
*
* hilite_system('<S3>') - opens system 3
* hilite_system('<S3>/Kp') - opens and selects block Kp which resides in S3
*
* Here is the system hierarchy for this model
*
* '<Root>' : PWM_v19
* '<S1>' : PWM_v19/Custom Board
* '<S2>' : PWM_v19/Function-Call Subsystem
*/
#endif /* RTW_HEADER_PWM_v19_h_ */

/*
* File trailer for Real-Time Workshop generated code.
*
* [EOF]
*/
//Fim

161
Especificações dos componentes do esquema de simulação

A4 Especificações dos componentes do esquema


de simulação

A relação dos componentes e de seus respectivos parâmetros é obtida através do


comando “Element List” do Programa Psim.

BDIODE1 BD11 0 V, 0 Ohm


C C4 7.462e-2 F, 1.55k
C C3 7.462e-2 F, 1.55k
C C2 7.462e-2 F, 1.55k
C C1 7.462e-2 F, 1.55k
COMP COMP4
COMP COMP3
COMP COMP2
COMP COMP1
COMP COMP3B
COMP COMP3A
COMP COMP2B
COMP COMP2A
COMP COMP1B
COMP COMP1A
CONSTANT C19 fa
CONSTANT C5 EB
DLL_EXT20 DLL1 SRCC_v06.dll
IGBT IGBT3Al 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT4Bl 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT4Bh 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT4Al 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT4Ah 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT3Bl 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT3Bh 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT3Ah 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT2Bl 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT2Bh 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT2Al 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT2Ah 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT1Bl 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT1Bh 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT1Al 0 V, 1u Ohm, 0 V, 1u Ohm
IGBT IGBT1Ah 0 V, 1u Ohm, 0 V, 1u Ohm
ISEN ISEN12 1
ISEN ISEN11 1
ISEN ISEN9 1
L L_retf 3.5m , 1k
L L_rede 514.727u , 0
NOTGATE NOT12
NOTGATE NOT11

162
Apêndice A4

NOTGATE NOT10
NOTGATE NOT9
NOTGATE NOT8
NOTGATE NOT7
NOTGATE NOT6
NOTGATE NOT5
ONCTRL ON20
ONCTRL Ch4B
ONCTRL ON18
ONCTRL Ch4A
ONCTRL ON16
ONCTRL Ch3B
ONCTRL ON14
ONCTRL Ch3A
ONCTRL ON12
ONCTRL Ch2B
ONCTRL ON10
ONCTRL Ch2A
ONCTRL ON6
ONCTRL Ch1B
ONCTRL ON3
ONCTRL Ch1A
R RC4 10u 1/4W
R RC3 10u 1/4W
R RC2 10u 1/4W
R RC1 10u 1/4W
R R_retf 1.5 1/4W
RL RL_FAP 2.837165e-3 , 1.881453e-4 , 0
RL RL_carga 10u , 10u , 0
SUM3 SUM3_EB 1,1,1
SUM3 SUM3B -1 , -1 , 2
SUM3 SUM3A 1 , 1 , -2
SUM3 SUM2B -1 , -1 , 2
SUM3 SUM2A 1 , 1 , -2
SUM3 SUM1B -1 , -1 , 2
SUM3 SUM1A 1 , 1 , -2
VDC VC_ref 1.55k
VGNL Contingência 0 , 4 , 0. 0. nv_Cntg nv_Cntg , 0. Tini_Cntg Tini_Cntg Tfim_Cntg
VP Soma_VC
VP V_ch1A
VP I_FAP
VP V_rede
VP I_carga
VP I_rede
VP2 VC4
VP2 VC3
VP2 VC2
VP2 VC1
VSEN VSEN2 1
VSEN VSEN4 1
VSEN VSEN3 1
VSEN VSEN1 1
VSEN VSEN0 1
VSIN RefI 3375 , 60 , -6.43 , 0 , 0

163
Especificações dos componentes do esquema de simulação

VSIN V_fonte 3396.62577666 , 60 , 0 , 0,0


VSQU VSQ3 2 , mf*60 , 0.5 , 0 V, 0 sec, 30 deg
VSQU VSQ2 2 , mf*60 , 0.5 , 0 V, 0 sec, 330 deg
VSQU VSQ1 2 , mf*60 , 0.5 , 0 V, 0 sec, 270 deg
VSTEP Registra 1 , T_registra
VSTEP Grava 2 , T_grava
VTRI VTRI3 2 , mf*60 , 0.5 , -1 V, 0 sec, 30 deg
VTRI VTRI2 2 , mf*60 , 0.5 , -1 V, 0 sec, 330 deg
VTRI VTRI1 2 , mf*60 , 0.5 , -1 V, 0 sec, 270 deg
ZOH Amostrador fa

164
Apêndice A5

A5 Script de cálculo da DHT, espectrograma e


frequência média de chaveamento

Os cálculos da DHT, os espectrogramas e o cálculo da frequência média de


chaveamento são executados com o auxílio do programa Matlab, através do script
denominado “PsimGraf.m”. A execução deste script requer a importação do arquivo de
dados gerado pela simulação no Psim.

%% Gráficos da simulação do Psim


% Marcos Balduino de Alvarenga (balduino@ifto.edu.br)

disp('Gráficos de simulações no PSIM');

%% Seleção de colunas:
disp('1 - tempo');
disp('2 - FFT');
disp('3 - Histograma');
disp('4 - Espectro DHT 3D');
gr = input('Selecione o gráfico ');

% Importação dos dados:


DT = uiimport;

if gr==4
% Rotina do espectro THD 3D
[m,n] = size(DT.data);
C = zeros(m,n,3);
% Define os limites da faixa 1 da IEEE Std519
F1 = [ 1 1 0.01 0.04 0.01 0.04 0.01 0.04 0.01 0.04 0.005 0.02 0.005 0.02 0.005 0.02 0.00375 0.015 0.00375
0.015 0.00375 0.015 0.0015 0.006 0.0015 0.006 0.0015 0.006 0.0015 0.006 0.0015 0.006 0.0015 0.006 0.00075 0.003
0.00075 0.003 0.00075 0.003 0.00075 0.003 0.00075 0.003 0.00075 0.003 0.00075 0.003 0.00075 0.003 0.00075];
C(:,:,3) = zeros(m,n); % Faz cor azul = 0
for X = 1:n;
for Y = 1: m;
% Compara a DHT com o limite
if DT.data(Y,X)>= F1(1,Y)
C(Y,X,1) = 1; % Liga Vermelho
C(Y,X,2) = 0; % Apaga Verde
else
C(Y,X,1) = 0; % Apaga Vermelho
C(Y,X,2) = 1; % Liga Verde
end
end

165
Script de cálculo da DHT, espectrograma e frequência média de chaveamento

end
% Elimina DC e f1
DC = input('Remove DC e fundamental ? s/n ', 's');
if DC == 's' || DC == 'S'
% Reduz as matrizes
DT.data(1,:) = [];
DT.data(1,:) = [];
C(1,:,:) = [];
C(1,:,:) = [];
Y = 2:m-1;
else
Y = 0:m-1;
end
% Faz X = RCm
X = [0 1 2 3 4 5 6 8 10 13 16 20 25 32 40 51 64];
%Y = 1:m;
surf(X,Y,DT.data,C,'FaceColor','interp')
alpha(.9)

d = input('Inclui DT, DHT e DHTp? s/n ', 's');


if d == 's' || d == 'S'
% Insere DHT
DHT = uiimport;
hold on
A = 50*ones(1,17);
for i = 1:3
%
plot3(X,A,DHT.data(1,:),'LineStyle','-')
plot3(X,A,DHT.data(2,:),'LineStyle','--')
plot3(X,A,DHT.data(3,:),'LineStyle','-.')
end
end

col = 0;
else
col = 1;
end

while col ~= 0
col = input('Selecione o canal "0=Fim" ');
if col~=0
col = col+1;
disp('Gráfico')
disp(DT.textdata(1,col));
sp = input('Sobrepor? s/n: ', 's');
if sp == 's' || sp=='S'
hold on
else
hold off
end
d = now;
datestr(now)
L = size((DT.data),1); % Número de medidas
if gr == 1; % Impressões no domínio do tempo

166
Apêndice A5

plot(DT.data(:,1),DT.data(:,col)) % Versão tempo x tensão


set(gcf,'Color','w') % Ajusta a cor da figura para branco
xlabel('Tempo (s)','FontSize',12)

vAC = DT.data(:,col)- sum(DT.data(:,col))/L; % Valor AC

Result(1,1) = L; % Numero de pontos


Result(2,1) = DT.data(L)- DT.data(1,1); % Período de amostragem em segundos
Result(3,1) = max(DT.data(:,col)); % Valor máximo
Result(4,1) = min(DT.data(:,col)); % Valor mínimo
Result(5,1) = sum(DT.data(:,col))/L; % Valor médio
Result(6,1) = sqrt(sum((DT.data(:,col)).^2)/L); % Valor eficaz
Result(7,1) = sqrt(sum(vAC.^2)/L); % Valor eficaz AC
end

if gr == 2; % Impressões de FFT
N = 2^nextpow2(size((DT.data),1))/2; % Número de amostras
T = DT.data(L)- DT.data(1,1); % Período de amostragem em segundos
pDC = input('Subtrai DC offset? s/n/a ', 's');
if pDC == 'a' || pDC == 'A' % Subtrai o DC offset Automático
vDC = sum(DT.data(:,col))/L;
else
if pDC == 's' || pDC == 'S'
vDC = input('DC offset? '); % Valor de DC offset informado
else
vDC = 0;
end
end
ACdata = DT.data(:,col)-vDC*ones(L,1); % Subtração do DC off set
Rf = round(1/T); % Resolução da frequência em Hertz
y = zeros(1, N); % Pré-alocação do vetor y
for k = 1: N;
y(k) = interp1(ACdata,L*k/N); % Coluna dos valores amostrados
end
t = zeros(1,N/2); % Pré-alocação do vetor t
for k = 1: N/2;
t(k) = (k-1)*Rf; % Vetor da resolução da frequência
end
Y = fft(y,N);
clear y
Pyy = 2*sqrt(Y.*conj(Y))/N;
Teta = angle(Y); % Ângulo em radianos
clear Y
Nr = input('Normaliza? (Fundamental em 60Hz) s/n: ', 's'); % Normaliza o espectro com base na
fundamental
if Nr == 's' || Nr=='S'
Nr = max(Pyy);
% Nr = Pyy(60/Rf+1);
else
Nr = 1;
end

plot(t,Pyy(1:N/2)/Nr)
% clear t

167
Script de cálculo da DHT, espectrograma e frequência média de chaveamento

set(gcf,'Color','w') % Ajusta a cor da figura para branco


xlabel('Frequência (Hz)','FontSize',12)
%ylabel(DT.textdata(1,col),'FontSize',12)
% Calcula o vetor com as amplitudes e fases
H = 1+50; % Número de harmônicas no vetor + DC
C = round(T*60); % Número de ciclos
v = zeros(51, 2); % Pré-alocação da matriz v
v(1,1)=Pyy(1,1)/2; % Amplitude (valor de pico)
Soma= v(1,1)^2; % Somatório dos valores eficazes
Somap = v(1,1)^2;
for k=1:H-1;
v(k+1,1)=Pyy(k*C+1); % Módulo
Soma= Soma + v(k+1,1)^2; % Somatório dos valores de todas componentes ao quadrado
Somap = Somap + (v(k+1,1)^2)/k; % Somatório dos valores, ponderado
v(k+1,2)=Teta(k*C+1); % Ângulo
end
clear Teta k Pyy
Soma = sqrt(Soma); % Raiz da soma
Somap = sqrt(Somap);

Result(1,1) = N; % Número de amostras


Result(2,1) = L; % Numero de pontos
Result(3,1) = C; % Número de ciclos
Result(4,1) = T; % Período de amostragem em segundos
Result(5,1) = Rf; % Resolução da frequência em Hertz
Result(6,1) = N/2/T; % Frequência máxima observável
Result(7,1) = (60*T-round(60*T)); % Vazamento espectral em %
Result(8,1) = max(DT.data(:,col)); % Valor máximo
Result(9,1) = min(DT.data(:,col)); % Valor mínimo
Result(10,1) = sum(DT.data(:,col))/L; % Valor médio
Result(11,1) = sqrt(sum((DT.data(:,col)).^2)/L); % Valor eficaz
Result(12,1) = sqrt(sum((DT.data(:,col)-(sum(DT.data(:,col))/L)*ones(L,1)).^2)/L); % Valor eficaz AC
Result(13,1) = sqrt(2*(Result(12,1)/v(2,1))^2-1); % Distorção total
Result(14,1) = sqrt((Soma/v(2,1))^2-1); % THD
Result(15,1) = sqrt((Somap/v(2,1))^2-1); % THDp ponderado

Espectro(:,1) = v(:,1); % Valores absolutos (pico)


Espectro(:,2) = v(:,1)/Nr; % Valore normalizados
Espectro(:,3) = v(:,2); % Ângulo em radianos

clear C L Rf Soma T N
end

if gr == 3; % Histograma
T = DT.data(L)- DT.data(1,1);
nl = 1; % Nível lógico correto
for k = 1:L
if ((DT.data(k,col) == 0) || (DT.data(k,col)==1));
continue
end
nl = 0;
end
if (nl == 1)
% Busca pela primeira transição

168
Apêndice A5

for k = 1:L-1
if (DT.data(k,col) == DT.data(k+1,col));
continue
end
break
end
nt=0; % Número da transição
tp=0; % Tempo do pulso
for j = k+1:L-1
if (DT.data(j,col) == DT.data(j+1,col));
tp=tp+1;
continue
else
nt=nt+1;
DP(nt)=tp;
tp=0;
u = j; %Última transição
end
end

else
% Aponta erro
disp('Dados inconsistentes (não binários)');
end

disp(['Contagem de transições: ', num2str(nt+1)]);


disp(['Período de amostragem: ', num2str(T)]);
disp(['Período de referência: ', num2str(DT.data(u,1) - DT.data(k,1))]);
disp(['Freqüência média: ', num2str((nt)/2/(DT.data(u,1) - DT.data(k,1)))]);
% x = 2.5e-5: 5e-5: 2.5e-3;
x = 10e-6: 20e-6: 1.0e-3; % Centros
DP = DP * T;
hist(DP(1,1:nt),x) % Plota o histograma
xlim([0 1e-3]) % Ajusta os limites do eixo x

% Suaviza o histograma
he = hist(DP(1,1:nt),x);
n = length(x);
w = x(2)-x(1);
t = linspace(x(1)-w/2,x(end)+w/2,n+1);
dt = diff(t);
Fvals = cumsum([0,he.*dt]);
F = spline(t, [0, Fvals, 0]);
DF = fnder(F);
hold on
fnplt(DF, 'r', 2)
end

end

169
Código fonte da DLL do esquema de simulação

A6 Código fonte da DLL do esquema de simulação

A biblioteca de vínculo dinâmico, DLL (Dynamic Link Library), desenvolvida


em linguagem C++ é constituída de 5 arquivos que compilados, geram o arquivo
“SRCC_v06.dll” que é chamado pelo programa Psim durante a execução da simulação.

A6.1 Arquivo: Fonte_principal.cpp


// Sistema Rotacional de Comutação Controlada
// Modulação SPWM - Phase Shifted
// Esquema rotacional 4 x 3 com controle da tensão nos capacitores
// Versão 06
// Marcos Balduino de Alvarenga (balduino@ifto.edu.br)

/* Entradas:
in[0] = Comparador do conversor AD
in[1] = Comparador do conversor AD
in[2] = Comparador do conversor AD
in[3] = Comparador do conversor AD
in[4] = Comparador do conversor AD
in[5] = Comparador do conversor AD
in[6] = Corrente da Rede
in[7] = Amostrador da Tensão da Rede
in[8] = Comparador da tensão do capacitor C1
in[9] = Comparador da tensão do capacitor C2
in[10] = Comparador da tensão do capacitor C3
in[11] = Comparador da tensão do capacitor C4
in[12] = Solitação de contingência
in[13] = Corrente do FAP. Aplica-se no cálculo de SI: Sentido da corrente no FAP
in[14] = Referência senoidal para forma de onda da corrente
in[15] =
in[16] =
in[17] =
in[18] = fa: frequência de amostragem
in[19] = EB: Entrada Binária

Entrada Binária (in[19]):


% 1 = Habilita registros (Temporizado! Não adicionar à EB)
% 2 = Habilita gravações (Temporizado! Não adicionar à EB)
% 4 = Grava o tempo a cada iteração
% 8 = Registra dados das amostras e da transição da entrada
% 16 = Grava dados das amostras e da transição de entrada (requer +8)
% 32 = Registra as transições redundantes
% 64 = Grava dados das transições redundantes (requer +32)
% 128 = Registra as transições suprimidas
% 256 = Grava dados das transições suprimidas (requer +128)
% 512 = Grava dados dos saltos da fila de comutação
% 1024 = Registra as comutações

170
Apêndice A6

% 2048 = Grava os dados da comutação (requer +1024)


% 4096 = Grava dados da posição da fila
% 8192 = Registra dados das postergações das comutações
% 16384 = Grava dados das postergações das comutações (requer +8192) (*)
% 32768 = Registra dados dos ciclos neutros
% 65536 = Grava dados dos ciclos neutros (requer +32768)

Saídas:
out[0] = Chave 1A
out[1] = Chave 1B
out[2] = Chave 2A
out[3] = Chave 2B
out[4] = Chave 3A
out[5] = Chave 3B
out[6] = Chave 4A
out[7] = Chave 4B

out[10] = Vref (Tensão de referência para o PWM)


out[11] = Contingência atendida
out[12] = Partida pronta

out[17] = Rfoc: Referência para a forma de onda da corrente


out[18] = Soma_VC: modulador da amplitude da corrente do FAP
out[19] = V_rede: tensão amostrada da rede
*/

#include "SRCC.h"

//Sub-rotina de chamada pelo PSIM:


__declspec(dllexport) void simuser (double t, double delt, double *in, double *out)
{
//*************** Início de Declaração de Variáveis **************

static signed short int


MDv[1667], // Vetor de médias discretas
MDf = 0, // Média Discreta filtrada (Valor acumulado)
DN = 0; // Variação do nível

static unsigned short int


BPn, // Bloqueio de Postergação pós transições normais (|DN|=1)
BPe, // Bloqueio de Postergação pós transições elevadas (|DN|>=2)
SFm, // Salto de Fila máximo permitido
RCm, // Retardo máximo da Comutação
MDi = 0, // Índice do contador do filtro de média móvel da MD
Vi = 0, // Índice do contador do FPB de FPB_Vr
RC = 0, // Retardo da Comutação
BP = 0, // Bloqueio de Postergação pós transições
Cp = 100, // Ciclos de carga direta das células
LJ_Vr, // Largura da janela do FPB da tensão da rede
LJ_MD; // Largura da janela do FPB da Média Discreta

static double
// Constantes dos controladores: (Inicializadas por "SRCC_DLL_param.txt")
Kp_VC, // Kp_VC = Kp_VC/LJ_MD (Ganho proporcional corrigido por LJ_MD)

171
Código fonte da DLL do esquema de simulação

Ki_VC, // Ki_VC = Ki_VC/(LJ_MD*fa) (Ganho integral corrigido por LJ_MD e Ta)


Kp_CF, // Ganho Proporcional do controlador da corrente do filtro
Ki_CF, // Ki_CF = Ki_CF/fa (Ganho Integral corrigido por Ta)

Kffw, // Constante da rede FeedForward


Integrador_VC, // Integrador do controlador da tensão do capacitor

// Variáveis dos controladores


Integrador_CF = 0.0, // Integrador do controlador da corrente do filtro
iERROa = 0.0, // Erro de corrente ciclo anterior

FPB_v[167], // Vetor das leituras da tensão da rede


FPB_Vr = 0, // Tensão da rede filtrada (Valor acumulado)
an[NE]; // Indicador das entradas em tempo passado

static bool
RefI, // Referência para forma de onda da corrente (0==PAC, 1==Seno)
Pp = false, // Indicador de Partida pronta
Rp = true, // Indicador Revezamento de células durante a partida
Gp = false; // Indicador Gangorra das células durante a partida

double
// Variáveis dos controladores
iERRO, // Erro de corrente
Up_CF, // Parcela proporcional do controlador da corrente do filtro
Ld_CF, // Limite dinâmico da saturação do controlador CF
Up_VC, // Parcela proporcional do controlador da tensão do capacitor
Soma_VC, // Soma dos valores do controlador PI_VC
Soma_CF, // Soma dos valores do controlador PI_CF

Rfoc, // Referência para a forma de onda da corrente


Vref; // Tensão de referência do PWM

signed short int


MD, // Média discreta (de -2 a +2)
DNA; // Variação do nível na transição anterior

unsigned short int


p, i; // Índice de contadores

unsigned int
EB; // Entrada binária

char
j, k, // Índices de contadores
Cntg=0, // Nível da contingência
sCntg, // sinal da contingência
buf[buflen], // Buffer para escrita de arquivo
Ler[20]; // Buffer para leitura das constantes dos controladores

bool
achou=false, // Indicador de busca
NO; // Indicador de chaves em nível oposto à contingência

172
Apêndice A6

static conversorAD adA; // Conversor AD da fase A

static ponteH phA; // Ponte H da fase A

//**************** Fim de Declaração de Variáveis ****************

if (Pp) { // Partida pronta


EB = (unsigned int)in[19]; // Atualiza parâmetros da entrada binária

if ((EB & 6) == 6) { // 4+2 = Grava o tempo


ostrstream cs(buf, buflen);
cs << "tempo =" << setw(12) << setprecision(10) << t
<< endl << ends;
Grava(&buf[0]);
} // Fim da gravação do tempo

// Verificação de contingência
if (in[12] != out[11]) { // Alteração da contingência
if (out[11]==0) { // Solicitação de contingência
Cntg = char(fabs(in[12])); // Valor da célula em contingência
sCntg = (in[12]>0)? 0:1; // Nível da contingência

if (out[2*Cntg-2]==out[2*Cntg-1]) { // Célula em nível 0


NO = out[2*Cntg-1]!=sCntg;
if (NO) { // Chaves no nível oposto ao da contingência
// Comuta ambas as chaves
if (sCntg) { // Chaves em 0
out[(2*Cntg-2)] = 1;
out[(2*Cntg-1)] = 1;
}
else { // Chaves em 1
out[(2*Cntg-2)] = 0;
out[(2*Cntg-1)] = 0;
}
}
// Remove as chaves da fila
for (j=0; j<2; j++) { // Varredura dos níveis
for (k=0; k<phA.F_Fila[j]-1; k++) { // Varredura da fila
if (achou || (phA.Fila[j][k]==(2*Cntg-1-!(j^sCntg^NO)))) { // Chave localizada na fila
achou=true;
phA.Fila[j][k] = phA.Fila[j][k+1];
}
}
achou=false;
}
// Ajusta o fim da fila
phA.F_Fila[0]--;
phA.F_Fila[1]--;
// Sinaliza contingência atendida
phA.chCntg = Cntg;
phA.sgCntg = sCntg;
phA.opCntg = 1;
out[11]=in[12];
}

173
Código fonte da DLL do esquema de simulação

//else { // Célula em nível diferente de 0


// // Não faz nada! Espera comutação natural
// // Previsto rotina para aceleração da comutação da célula em contingência, rearranjando a fila.
//}

}
else { // Finalização de contingência
// Inclui na fila as chaves que saem da contingência
phA.Fila[0][phA.F_Fila[0]] = 2*phA.chCntg-1-!(phA.sgCntg);
phA.Fila[1][phA.F_Fila[1]] = 2*phA.chCntg-1-phA.sgCntg;
// Ajusta o fim da fila
phA.F_Fila[0]++;
phA.F_Fila[1]++;
// Sinaliza fim da contingência
phA.chCntg = 0;
phA.opCntg = 0;
out[11]=0;
}

}
else { // Não há contingência ou contingência atendida
}

// Cálculo da Média Discreta


MD = in[8]+in[9]+in[10]+in[11]-2;

// Aplica o filtro de média móvel na Média Discreta


// A correção do valor acumulado em MDf é feita em Kp_VC e Ki_VC
MDf += MD - MDv[MDi];
MDv[MDi] = MD;
MDi++;
if (MDi == LJ_MD) MDi = 0;

// Atualiza controlador VC
Up_VC = Kp_VC * MDf;
Integrador_VC += (Ki_VC * MDf);
Soma_VC = Up_VC + Integrador_VC;

out[18] = Soma_VC; // Valor para medição ++++++++ Temporário!

// Determina a Referência para a forma de onda da corrente


if(RefI) { // Referência da forma de onda da corrente == Seno in[14]
Rfoc = in[14];
}
else { // Referência da forma de onda da corrente == PAC
// Aplica o filtro passa-baixa (média móvel) na tensão da rede
FPB_Vr += in[7] - FPB_v[Vi];
FPB_v[Vi] = in[7];
Vi++;
if (Vi == LJ_Vr) Vi = 0;

Rfoc = FPB_Vr / LJ_Vr;


}
out[17] = Rfoc; // Valor para medição ++++++++ Temporário!

174
Apêndice A6

// Calcula o erro de corrente


iERRO = (Soma_VC * Rfoc) - in[6];

// Atualiza controlador CF
Up_CF = Kp_CF * iERRO; // Calcula a parcela proporcional
Satura(Up_CF, 0.95); // Aplica limite de saturação
Ld_CF = abs(1 - abs(Up_CF)); // Calcula limite dinâmico da saturação
Integrador_CF += (Ki_CF * (iERRO + iERROa) * 0.5);
Integrador_CF = Satura(Integrador_CF, Ld_CF);
iERROa = iERRO;
Soma_CF = Up_CF + Integrador_CF;

// Atualiza a tensão de referência do PWM


Vref = (Soma_CF + Kffw * FPB_Vr);

// Aciona o PWM
out[10] = Satura(Vref,1.0);

// ================== B L O C O 1 ==================
// Registra dados do contador de amostras
if ((EB & 9) == 9) { // 1+8 = Registra dados do contador de amostras
adA.R_am(&EB);
} // Fim do registro dos dados do contador de amostras

// Verificação de transição
p = 1;
adA.Te = 0;
for (i=0; i < NE; i++){ // Loop de varredura da entrada
if (in[i]!=an[i]) { // Transição na entrada i identificada
adA.Te = adA.Te + p;
if ((EB & 9) == 9) { // 1+8 = Registra dados da transição da entrada
adA.R_te(t, in, &i, &EB);
} // Fim do registro dos dados da transição da entrada
} // Fim da do tratamento da transição na entrada i identificada
p = p*2;
} // Fim loop de varredura da entrada

// Decremento do Bloqueio de Postergação


BP=(BP>0)? BP-1: 0;

// ================== B L O C O 2 ==================

if (adA.Te !=0) { // Transição identificada


DNA = DN;
// Cálculo da variação do nível
DN = 0;
for (i=0; i<NE; i=i+2) {
DN = DN + ((in[i]-an[i])-(in[i+1]-an[i+1]));
} // Fim do cálculo da variação do nível
if (DN == 0) { // Transição redundante
if ((EB & 33) == 33) { // 1+32 = Registra as transições redundantes
adA.R_tr(&EB);
} // Fim do registro das transições redundantes

175
Código fonte da DLL do esquema de simulação

} // Fim transição redundante


DN = DNA + DN;
} // Fim da transição identificada

// ================== B L O C O 3 ==================

if (DN == 0) { // Amostra neutra


if (adA.Te != 0) { // Transição suprimida
// Atualiza an
for (i=0; i<NE; i++) an[i] = in[i];
if ((EB & 129) == 129) { // 1+128 = Registra as transições suprimidas
adA.R_ts(&EB, &DN);
} // Fim do registro das transições suprimidas
} // Fim da transição suprimida
else { // Ciclo neutro
if ((EB & 32769) == 32769) { // 1+32768 = Registra os ciclos neutros
adA.R_cn(&EB);
} // Fim do registro dos ciclos neutros
}
} // Fim da amostra neutra
else { // Tratamento da transição
if ((BP>0)||(RC==0)||(abs(DN)>=2)) { // Comuta chaves
if (abs(DN)>=2) { // Ajusta Bloqueio de Postergação pós transição elevada
BP = BPn + BPe;
}
else { // Ajusta Bloqueio de Postergação pós transição normal
BP = BPn;
}
Comuta(&phA, &DN, in, out, &t, &buf[0], buflen, SFm, RCm, EB, &RC); // Comuta as chaves
} // Fim comuta chaves
else { // Transição Postergada
if ((EB & 8193) == 8193 ) { // 1+8192 = Registra dados das postergações das transições
adA.R_tp(&EB,&RCm,&RC,&DN);
} // Fim do registro das postergações das transições
RC--;
} // Fim da transição postergada
// Atualiza an
for (i=0; i<NE; i++) an[i] = in[i];
} // Fim do tratamento da transição
}
else { // Preparo da partida
// Ver preparo da partida completa em SRCC_v01

ifstream LeParam;
LeParam.open("SRCC_DLL_param.txt", ios::in);
if(LeParam.is_open()) { // Leitura do arquivo de parâmetro com sucesso
LeParam.getline( Ler, ' ');
Kp_VC = atof(Ler);
LeParam.getline( Ler, ' ');
Ki_VC = atof(Ler);
LeParam.getline( Ler, ' ');
Kp_CF = atof(Ler);
LeParam.getline( Ler, ' ');
Ki_CF = atof(Ler);

176
Apêndice A6

LeParam.getline( Ler, ' ');


Kffw = atof(Ler);
LeParam.getline( Ler, ' ');
Integrador_VC = atof(Ler);
LeParam.getline( Ler, ' ');
RefI = atof(Ler);
LeParam.getline( Ler, ' ');
BPn = atof(Ler);
LeParam.getline( Ler, ' ');
BPe = atof(Ler);
LeParam.getline( Ler, ' ');
SFm = atof(Ler);
LeParam.getline( Ler, ' ');
RCm = atof(Ler);
LeParam.close();
// Inicialização do vetor do FBP_Vr
LJ_Vr = (short int) (in[18] / 6000);
if (LJ_Vr > 166) LJ_Vr = 166;
for (i=0; i<LJ_Vr; i++) FPB_v[i] = 0;
// Inicialização do vetor do FPB_MD
LJ_MD = (short int) (in[18] / 2400);
if (LJ_MD > 417) LJ_MD = 417;
for (i=0; i<LJ_MD; i++) MDv[i] = 0;
// Correção dos ganhos do controlador MD
Kp_VC = Kp_VC/LJ_MD;
Ki_VC = Ki_VC/(LJ_MD * in[18]);
// Correção do ganho integral do controlador CF
Ki_CF = Ki_CF / in[18];
// Sinaliza Partida Pronta
Pp = true;
}

} // Fim do preparo da partida


} // ================== FIM DO PROGRAMA ==================

//******************** Funções ********************

void Grava(char *reg) { // Grava os dados


ofstream outs("SRCC_DLLout.txt", ios::out | ios::app);
outs.write(reg,strlen(reg));
return;
}

double Satura(double obj, double limite) { // Corte da saturação


if (obj >= limite) obj = limite;
if (obj < -limite) obj = -limite;
return obj;
}

void Comuta(class ponteH *phA, short int *DN, double *in, double *out, const double *t, char *Reg, const
unsigned short int TamReg, const unsigned short int SFm, const unsigned short int RCm, const unsigned int EB,
unsigned short int *RC) { // Comuta as chaves

short int

177
Código fonte da DLL do esquema de simulação

i, // Índice de contadores
SG, // Sinal da transição
SI, // Sinal da corrente
Q, // Nível de carga do capacitor
SF; // Tamanho do Salto da Fila
char
TT; // Tipo de transição: (Forçada ou Natural)

// ==== COMUTA(DN) ====


SG = ((abs(*DN)-*DN)==0)? 0:1; // 0 = SG positivo, 1 = SG negativo
*DN = abs(*DN);
do { // loop de comutação
if ((*DN)>1) { //
SF=0;
}
else { // Última volta no loop

// Calcula o sentido da corrente


SI = ((in[13])>=0);//? 1:0; // +I=1, -I=0

// Ajusta o valor máximo do Salto de Fila


SF = (SFm>(*phA).F_Fila[SG]-1)? (*phA).F_Fila[SG]-1: SFm;

// Loop de procura por célula hábil a comutar


i=0;
do {
Q = ((in[((*phA).Fila[SG][i])/2+8])==1);

if ((EB & 514) == 514) { // 2+512 = Grava dados dos saltos da fila de comutação
(*phA).G_sf(&SF, &i, RC, &SG, &SI, &Q);
} // Fim da gravação dos dados dos saltos de comutação
i++;
}
while (!(((SG^SI^Q&1)==1) || (i==SF+1)));

i--;
if ((SG^SI^Q&1)==1) { // Comutação natural
SF=i;
TT = 'N';
*RC = RCm;
}
else { // Comutação forçada
SF=0;
TT='F';
*RC=0;
}
}
// Comuta a saída
out[((*phA).Fila[SG][SF])] = (out[((*phA).Fila[SG][SF])]==0)? 1: 0;

// Ajusta o fim da fila e atualiza o último elemento


if (SG==0) { // Transição positiva
(*phA).F_Fila[0]--;
(*phA).F_Fila[1]++;

178
Apêndice A6

(*phA).Fila[1][((*phA).F_Fila[1]-1)] = (*phA).Fila[0][SF];
}
else { // Transição negativa
(*phA).F_Fila[0]++;
(*phA).F_Fila[1]--;
(*phA).Fila[0][((*phA).F_Fila[0]-1)] = (*phA).Fila[1][SF];
}

// Atualiza fila ativa


for (i=SF; i<=(*phA).F_Fila[SG]-1; i++) {
(*phA).Fila[SG][i] = (*phA).Fila[SG][i+1];
}

(*DN)--;
}
while (*DN!=0);

if ((EB & 1025) == 1025) { // 1+1024 = Registra a comutação executada


(*phA).R_ce(&TT, &SG, &SF, t, &EB, DN);
} // Fim do registro das comutações

if ((EB & 4098) == 4098) { // 2+4096 = Grava dados da posição da fila


(*phA).G_pf(out);
} // Fim da gravação dos dados da posição da fila

return; // Fim ==== COMUTA(DN) ====


}

A6.2 Arquivo: DefSRCC.def


LIBRARY "SRCC_v06"
DESCRIPTION 'DLL Block for Psim'

EXPORTS
simuser

A6.3 Arquivo: SRCC.h


// Sistema Rotacional de Comutação Controlada
// Modulação SPWM - Phase Shifted
// Esquema rotacional 4 x 3 com controle da tensão nos capacitores
// Versão 06
// Marcos Balduino de Alvarenga (balduino@ifto.edu.br)

#include <math.h>
#include <fstream> // ofstream
#include <iostream> // Teste ifstream...
#include <strstream> // ostrstream
#include <iomanip> // setw() e setprecision()
using namespace std;

179
Código fonte da DLL do esquema de simulação

//**************** Constantes ****************

const unsigned short int


buflen = 256, // Tamanho do bufer de saída
NE = 6, // Número de comparadores do conversor AD (entrada)
NC = 8; // Número de chaves

char
Gbuf[buflen]; // Buffer para gravação de arquivo

//**************** Protótipos ****************

void Grava(char *reg); // Grava os dador do buffer em arquivo


double Satura(double obj, double limite); // Aplica cortes da saturação
void Comuta(class ponteH *phA, short int *DN, double *in, double *out, const double *t, char *Reg, const
unsigned short int TamReg, const unsigned short int SFm, const unsigned short int RCm, const unsigned int EB,
unsigned short int *RC); // Comuta as chaves

//***************** Classes *****************

class conversorAD { // Estrutura para o conversor AD:


public:
double
Tmin[NE], // Tempo mínimo entre transição
M_Tmin[NE], // Momento do registro de Tmin
MUT[NE]; // Momento da última transição
unsigned int
Te, // Indicador da transição na entrada
N_te, // Número de transições na entrada
N_tp, // Número de transições postergadas
N_tr, // Número de transições redundantes
N_cn, // Número de ciclos neutros
N_ts, // Número de transições suprimidas
N_am; // Número de amostras
conversorAD() { // Construtor
for (char i=0; i<NE; i++) { // Laço de inicialização
Tmin[i] = 0;
M_Tmin[i] = 0;
MUT[i] = 0;
}
Te=0;
N_te=0;
N_tp=0;
N_tr=0;
N_cn=0;
N_ts=0;
N_am=0;
}
~conversorAD() { // Destrutor
ostrstream cs(Gbuf, buflen);
cs << N_te << "\n" << N_tr << "\n" << N_ts << "\n" << N_tp << "\n" << N_cn << "\n" << N_am << "\n"
<< endl << ends;
ofstream outs("SRCC_DLLlog.txt", ios::out | ios::app);

180
Apêndice A6

outs.write(Gbuf,strlen(Gbuf));
}
// Protótipos das funções inline:
inline void R_am(const unsigned int *EB);
inline void G_am();
inline void G_te(const double t, const double *in, const unsigned short int *i);
inline void R_te(const double t, const double *in, const unsigned short int *i, const unsigned int
*EB);
inline void G_tr();
inline void R_tr(const unsigned int *EB);
inline void G_ts(const short int *DN);
inline void R_ts(const unsigned int *EB, const short int *DN);
inline void G_cn();
inline void R_cn(const unsigned int *EB);
inline void G_tp(unsigned short int *RCm, unsigned short int *RC, const short int *DN);
inline void R_tp(const unsigned int *EB, unsigned short int *RCm, unsigned short int *RC, const
short int *DN);
};

# include "F_conversorAD.h"

class ponteH { // Estrutura para a ponte H:


public:
unsigned short int
Fila[2][NC], // Matriz da fila de acionamento
// Linha 0: Fila aguardando transição positiva
// Linha 1: Fila aguardando transição negativa
F_Fila[2]; // Indicador do final da fila { Pos, Neg }
double
Tmin[NC], // Tempo mínimo entre transição
M_Tmin[NC], // Momento do registro de Tmin
MUT[NC]; // Momento da última transição
char
sgCntg, // Sinal da contingência
chCntg, // Chave em contingência
opCntg; // Operação em contingência
unsigned int
N_ce; // Número de comutações executadas

ponteH () { // Contrutor
for (char i=0; i<NC; i++) { // Laço de inicialização
Fila[0][i] = 2*i;
Fila[1][i] = 2*i+1;
Tmin[i] = 0;
M_Tmin[i] = 0;
MUT[i] = 0;
}
F_Fila[0] = NC/2;
F_Fila[1] = NC/2;
sgCntg = 0;
chCntg = 0;
opCntg = 0;
N_ce = 0;
}

181
Código fonte da DLL do esquema de simulação

~ponteH() { // Destrutor
ostrstream cs(Gbuf, buflen);
cs << " ponte H:\nN_ce: (comutações executadas)\n"
<< "\n Conversor AD:\nN_te: (transições na entrada)\nN_Tr: (transições redundantes)\nN_ts:
(transições suprimidas)\n"
<< "N_tp: (transições postergadas)\nN_cn: (ciclos neutros)\nN_am: (amostras)\n\n"
<< N_ce
<< endl << ends;
ofstream outs("SRCC_DLLlog.txt", ios::out | ios::trunc);
outs.write(Gbuf,strlen(Gbuf));
}

// Protótipos das funções inline:


inline void G_sf(const short int *SF, const short int *i, const unsigned short int *RC,
const short int *SG, const short int *SI, const short int *Q);
inline void G_ce(const char *TT, const short int *SG, const short int *SF,
const double *t);
inline void R_ce(const char *TT, const short int *SG, const short int *SF,
const double *t, const unsigned int *EB, short int *DN);
inline void G_pf(const double *out);

};

#include "F_ponteH.h"

A6.4 Arquivo: F_conversorAD.h


// Sistema Rotacional de Comutação Controlada
// Modulação SPWM - Phase Shifted
// Esquema rotacional 4 x 3 com controle da tensão nos capacitores
// Versão 06
// Marcos Balduino de Alvarenga (balduino@ifto.edu.br)

// Funções in line do Conversor AD

inline void conversorAD::G_am() { // Grava dados das amostras


ostrstream cs(Gbuf, buflen);
cs << " Amostra registrada. N_am=" << N_am
<< endl << ends;
Grava(&Gbuf[0]);
}

inline void conversorAD::R_am(const unsigned int *EB) { // Registra as amostras


N_am++; // Incrementa o contador de amostras
if ((*EB & 19) == 19) { // 1+2+16 = Grava dados das amostras
G_am();
} // Fim da gravação dos dados das amostras
}

182
Apêndice A6

inline void conversorAD::G_te(const double t, const double *in, const unsigned short int *i) { // Grava dados
da transição de entrada
signed short int
n=0;

ostrstream cs(Gbuf, buflen);


cs << " Entrada: " << *i;
for (char k=0; k<NE; k=k+2) { // Cálculo do nível da entrada
n = n + (in[k]-in[k+1]);
}
cs << " Nível=" << n
<< " N_te=" << N_te
<< " t=" << setw(10) << setprecision(8) << t
<< " Tmin = " << setw(10) << setprecision(8) << Tmin[*i]
<< " M_Tmin = " << M_Tmin[*i]
<< endl << ends;
Grava(&Gbuf[0]);
}

inline void conversorAD::R_te(const double t, const double *in, const unsigned short int *i, const unsigned int
*EB) { // Registra dados da transição da entrada
if (MUT[*i] == 0) { // Primeira comutação da entrada
MUT[*i] = t;
}
else {
if ((t-MUT[*i] < Tmin[*i]) || (Tmin[*i] == 0)) {
M_Tmin[*i] = t;
Tmin[*i] = t-MUT[*i];
}
else {
MUT[*i] = t;
}
}
N_te++; // Incrementa o contador de transições da entrada
if ((*EB & 19) == 19) { // 1+2+16 = Grava dados da transição de entrada
G_te(t, in, i);
} // Fim da gravação dos dados da transição de entrada
}

inline void conversorAD::G_tr() { // Grava dados das transições redundantes


ostrstream cs(Gbuf, buflen);
cs << " Transição redundante. Te=" << Te
<< " N_tr=" << N_tr
<< endl << ends;
Grava(&Gbuf[0]);
}

inline void conversorAD::R_tr(const unsigned int *EB) { // Registra as transições redundantes


N_tr++; // Incrementa o contador de transições redundantes
if ((*EB & 99) == 99) { // 1+2+32+64 = Grava dados das transições redundantes
G_tr();
} // Fim da gravação dos dados das transições redundantes
}

183
Código fonte da DLL do esquema de simulação

inline void conversorAD::G_ts(const short int *DN) { // Grava dados das transições suprimidas
ostrstream cs(Gbuf, buflen);
cs << " Transição suprimida. Te=" << Te
<< " DN=" << *DN
<< " N_ts=" << N_ts
<< endl << ends;
Grava(&Gbuf[0]);
}

inline void conversorAD::R_ts(const unsigned int *EB, const short int *DN) { // Registra as transições
suprimidas
N_ts++; // Incrementa o contador de transições suprimidas
if ((*EB & 387) == 387) { // 1+2+128+256 = Grava dados das transições suprimidas
G_ts(DN);
} // Fim da gravação dos dados das transições suprimidas
}

inline void conversorAD::G_cn() { // Grava dados dos ciclos neutros


ostrstream cs(Gbuf, buflen);
cs << " Ciclo neutro. N_cn=" << N_cn
<< endl << ends;
Grava(&Gbuf[0]);
}

inline void conversorAD::R_cn(const unsigned int *EB) { // Registra os ciclos neutros


N_cn++; // Incrementa o contador de ciclos neutros
if ((*EB & 98307) == 98307) { // 1+2+32768+65536 = Grava dados dos ciclos neutros
G_cn();
} // Fim da gravação dos dados dos ciclos neutros
}

inline void conversorAD::G_tp(unsigned short int *RCm, unsigned short int *RC, const short int *DN) { // Grava
dados das postergações das transições
ostrstream cs(Gbuf, buflen);
cs << " Transição postergada: " << *RC << "/" << *RCm
<< " DN=" << *DN << " N_tp= " << N_tp
<< endl << ends;
Grava(&Gbuf[0]);
}

inline void conversorAD::R_tp(const unsigned int *EB, unsigned short int *RCm, unsigned short int *RC, const
short int *DN) { // Registra dados das postergações das transições
//inline void conversorAD::R_tp(const unsigned int *EB, const double *in, unsigned short int *RC, const short
int *DN) { // Registra dados das postergações das transições
N_tp++; // Incrementa o contador de transições postergadas
if ((*EB & 16386) == 16386) { // 2+16384 = Grava dados das postergações das transições
G_tp(RCm, RC, DN);
} // Fim da gravação dos dados das postergações das transições
}

184
Apêndice A6

A6.5 Arquivo: F_ponteH.h


// Sistema Rotacional de Comutação Controlada
// Modulação SPWM - Phase Shifted
// Esquema rotacional 4 x 3 com controle da tensão nos capacitores
// Versão 06
// Marcos Balduino de Alvarenga (balduino@ifto.edu.br)

// Funções in line da ponte H

inline void ponteH::G_sf(const short int *SF, const short int *i, const unsigned short int *RC, const short int
*SG,
const short int *SI, const short int *Q) { // Grava dados dos saltos da fila de
comutação
ostrstream cs(Gbuf, buflen);
cs << " Salto:" << *i << "/" << *SF
<< " RC=" << *RC << " Chave=" << Fila[*SG][*i]
// teste
<< " F_Fila: P=" << F_Fila[0] << " N=" << F_Fila[1]
// fim teste
<< " Cap=" << ((Fila[*SG][*i])/2+1);
if ((*SI)==0) cs << "( -I,"; else cs << "( +I,";
if ((*SG)==0) cs << " +V,"; else cs << " -V,";
if ((*Q)==0) cs << " -Q ) "; else cs << " +Q ) ";
if (((*SG)^(*SI)^(*Q)&1)==1) cs << "Favorável."; else cs << "Desfavorável.";
cs << endl << ends;
Grava(&Gbuf[0]);
}

inline void ponteH::G_ce(const char *TT, const short int *SG, const short int *SF,
const double *t) { // Grava os dados da comutação executada
ostrstream cs(Gbuf, buflen);
cs << " Comutação executada. N_ce= " << N_ce
<< " Tipo=" << *TT
//<< " Chave=" << (Fila[*SG][*SF])
//<< " Cap=" << ((Fila[*SG][*SF])/2)
<< " t=" << setw(10) << setprecision(8) << *t
<< " M Tmin=" << M_Tmin[(Fila[*SG][*SF])]
<< " Tmin=" << setw(10) << setprecision(8) << Tmin[(Fila[*SG][*SF])]
<< endl << ends;
Grava(&Gbuf[0]);
}

inline void ponteH::R_ce(const char *TT, const short int *SG, const short int *SF,
const double *t, const unsigned int *EB, short int *DN) { // Registra a comutação
executada
N_ce ++; // Incrementa o contador de comutações
if (MUT[(Fila[*SG][*SF])] == 0) { // Primeira comutação
MUT[(Fila[*SG][*SF])] = *t;
}
else {
if ((*t-MUT[(Fila[*SG][*SF])] < Tmin[(Fila[*SG][*SF])])
|| (Tmin[(Fila[*SG][*SF])] == 0)) {
M_Tmin[(Fila[*SG][*SF])] = *t;

185
Código fonte da DLL do esquema de simulação

Tmin[(Fila[*SG][*SF])] = *t-MUT[(Fila[*SG][*SF])];
}
else {
MUT[(Fila[*SG][*SF])] = *t;
}
}

if (((*EB) & 3075) == 3075) { // 1+2+1024+2048 = Grava os dados da comutação executada


G_ce(TT, SG, SF, t);
} // Fim da gravação dos dados da comutação
}

inline void ponteH::G_pf(const double *out) { //


ostrstream cs(Gbuf, buflen);
cs << " Fila Pos: { ";
for (char i=0; i<=F_Fila[0]-1;i++) cs << Fila[0][i] << ", ";
cs << " }" << endl
<< " Fila Neg: { " ;
for (char i=0; i<=F_Fila[1]-1;i++) cs << Fila[1][i] << ", ";
cs << " }" << endl
<< " Saídas: { ";
short int n=0;
for (char i=0; i<NC; i=i+2) { // Calcula o nível de saída
cs << out[i] << out[i+1] << ", ";
n = n + out[i] - out[i+1];
}
cs << "} Nível=" << n
<< " CelCont=" << (int)chCntg;
if (sgCntg) cs << " N{"; else cs << " P{";
if (chCntg) { cs << 2*abs(chCntg)-2 << ", " << 2*abs(chCntg)-1 << "}";}
else cs << " }" ;
cs << endl << ends;
Grava(&Gbuf[0]);
}

186
Apêndice A7

A7 Avaliação dos parâmetros do usuário #3

A7.1 Valores regulares do sistema equivalente monofásico


Associando as três impedâncias das linhas de transmissão, X123, reduzindo a
tensão nominal do sistema para a tensão de fase e considerando apenas a potência de uma
fase do usuário #3, obtém-se o circuito equivalente monofásico, tratado na seção 13.2 da
Norma IEEE Std 519-1992 e reproduzido na Figura 6.1, conforme a configuração exibida
na Figura A7.1:

Figura A7.1 – Circuito equivalente monofásico.


Considerando as especificações da planta, apresentada na referida norma,
determinam-se as bases das grandezas utilizadas no sistema pu:

= 0,02857 + 0,00476 + 0,0238 = 0,05713 (A7.1)

10 106
= = 3,33 (A7.2)
3
4,16 103
= = 2,40 (A7.3)
√3
2 2
4,16 103 3
= = . = 1,731 Ω (A7.4)
√3 10 106
Com estes valores confere-se a potência nominal de curto circuito e a corrente
de curto circuito no lado da alta tensão:
2
(2,40 103 )2 175
= = = 58,35 106 = (A7.5)
. 0,05713 1,173 3

187
Avaliação dos parâmetros do usuário #3

2,40 103 4,16 103


= = = 7,323 (A7.6)
. 0,05713 1,173 13,8 103
A corrente nominal da carga, referenciada ao lado de alta tensão, será:

3,33 106
= = = 1,388 (A7.7)
2,40 103
A impedância total do sistema, XT, e a indutância do sistema equivalente
monofásico, L_rede, incluem as impedâncias das linhas de transmissão e do transformador
e são computadas da seguinte forma:

= + = 1,731(0,05713 + 0,055) = 194 Ω (A7.8)

194 10
_ = = = 514,727 (A7.9)
2 1 2 60
Verifica-se a distorção harmônica total do sistema, DHTi, através da raiz
quadrada da relação entre o somatório das 11 componentes de corrente harmônicas,
relacionadas para o “Caso A” apontado na Tabela 13.7 da Norma IEEE-519-1992 e a
componente fundamental da corrente da carga, referenciada ao lado de baixa tensão,
conforme a expressão:

2
∑ ℎ (2,879 10 )2
= = = 12,83 % (A7.10)
2 (418,4)2
1

Considerando que as componentes harmônicas computadas no cálculo da


distorção harmônica mantêm-se em proporções fixas quando referenciadas ao lado de alta
tensão, a corrente eficaz do sistema, Ief, será:

= 1+( )2 = 1,388 10 1 + (0,1283)2 = 1,399 (A7.11)

A Figura A7.2(a) mostra o circuito simplificado de alimentação do PAC, onde a


queda de tensão sobre a impedância XT é denominada VT. Esta tensão é responsável por
uma redução e defasagem da tensão do PAC em relação à tensão da fonte, V_fonte,
conforme ilustra o diagrama vetorial na Figura A7.2(b).

188
Apêndice A7

Figura A7.2 – Circuito simplificado de alimentação do PAC(a) e diagrama vetorial(b).


A queda de tensão na reatância XT provocada pela componente fundamental da
corrente da carga é determinada pela expressão:

= . = 1,388 10 194,048 10 = 269,3 ∡ 90° (Ref. ao PAC) (A7.12)

Aplicando a Lei de Kirchhoff das tensões e operando vetorialmente os valores


com a referência de fase na tensão da fonte, obtém-se a tensão do PAC igual à:

= 2,387 ∡ − 6,44° (A7.13)

Desconsiderando os efeitos das demais componentes harmônicas nesta tensão,


implica em adotá-la como tensão eficaz do PAC, o que permite determinar a potência
aparente, S, como:

= . = 1,399 10 2,387 10 = 3,339 (A7.14)

189