INSTITUTO FEDERAL DE

EDUCAÇÃO, CIÊNCIA E TECNOLOGIA

SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

4.5.1. Método do Mapa de Karnaugh

• Também chamado de “Mapa de Veitch-Karnaugh” ou “Mapa K”

Edward W. Veitch (1924-2013), cientista da computação norte-

americano.
"A Chart Method for Simplifying Truth Functions", Transactions of the
1952 ACM Annual Meeting, ACM Annual Conference/Annual Meeting
"Pittsburgh", ACM, NY, pp. 127–133, 1952.

Maurice Karnaugh (1924), físico e matemático norte-americano.

“The Map Method for Synthesis of Combinational Logic Circuits”, Trans.
AIEE. pt I, 72(9):593-599, November, 1953.

 Método gráfico para simplificar equações lógicas ou converter tabelas-verdade no circuito

lógico correspondente, já obtendo a expressão lógica em sua forma mínima.
 Teoricamente, pode ser usado para qualquer número de variáveis de entradas, porém sua
utilidade prática é limitada a cinco ou seis variáveis. Neste curso, serão tratados Mapas K
de até quatro variáveis;
 A obtenção das expressões lógicas é feita por meio do agrupamento dos valores altos (“1’s”) em:
 PARES (grupos de 2 valores altos);
 QUADRAS (grupos de 4 valores altos);
 OCTETOS (grupos de 8 valores altos). 1
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

4.5.1.1. Montagem dos Mapas de Karnaugh e Obtenção de Expressões

Booleanas Associadas a Tabelas-Verdade

a) 2 variáveis de entrada
Esquema de Montagem do
Mapa de Karnaugh
Exemplo 1 para 2 variáveis de entrada

B Mapa de Karnaugh
Tabela-Verdade B
(Exemplo 1)
caso 0 caso 1
A B S A B
00 01 B
0 0 0 caso 0 caso 2 caso 3 caso 0 caso 1
A A
0 1 1 caso 1 10 11 00 01
1 0 1 caso 2 caso 2 caso 3
A 10 11
1 1 1 caso 3

2
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

Exemplo 1 (continuação)
 Obtenção da expressão booleana associada à tabela-verdade
1. Agrupar, no mapa de K, os valores altos (“1’s”) adjacentes em quadras ou pares (caso seja
possível);
2. Obter a expressão associada a cada grupo (quadra ou par) de valores altos (observar qual
variável “permanece constante” no grupo);
3. Fazer a operação “OU” entre as expressões de cada um dos grupos;

Mapa de Veitch-Karnaugh
(Exemplo 1)
B B
caso 0 caso 1
A
00 01
caso 2 caso 3
A
10 11

3
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

Exemplo 2

Tabela-Verdade
Mapa de Karnaugh
A B S
B B
0 0 0 caso 0 caso 1
A
0 1 0 00 01
1 0 0 caso 2 caso 3
A 10 11
1 1 1

Neste caso, não há nenhum PAR (nem quadra) de valores altos a ser agrupado;
Verifica-se, então, o estado das variáveis de entrada no caso onde temos valor
alto para a saída, fazendo a operação “AND” das entradas.

Assim:

4
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

Exemplo 3

Tabela-Verdade
Mapa de Veitch-Karnaugh
A B S
B B
0 0 1 caso 0 caso 1
A
0 1 1 00 01
1 0 0 caso 2 caso 3
A 10 11
1 1 0

5
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

b) 3 variáveis de entrada Esquema de Montagem do

Mapa de Karnaugh
Exemplo 1 para 3 variáveis de entrada

Tabela-Verdade BC BC BC BC
caso 0 caso 1 caso 3 caso 2
A B C S A
000 001 011 010
0 0 0 1 caso 0
caso 4 caso 5 caso 7 caso 6
0 0 1 1 caso 1 A 100 101 111 110
0 1 0 0 caso 2
0 1 1 1 caso 3
Mapa de Karnaugh
1 0 0 0 caso 4 (Exemplo 1 – 3 var. de entrada)
1 0 1 1 caso 5 BC BC BC BC
1 1 0 0 caso 6 caso 0 caso 1 caso 3 caso 2
A
1 1 1 1 caso 7 000 001 011 010
caso 4 caso 5 caso 7 caso 6
A 100 101 111 110

6
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

Exemplo 2

Tabela-Verdade Mapa de Karnaugh

A B C S BC BC BC BC
0 0 0 1 caso 0 caso 1 caso 3 caso 2
A
000 001 011 010
0 0 1 0
caso 4 caso 5 caso 7 caso 6
0 1 0 1 A 100 101 111 110
0 1 1 1
1 0 0 1
É possível fazer o
1 0 1 0 “rolamento” do mapa para
agrupar valores altos.
1 1 0 1
1 1 1 0

7
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

Exemplo 3

Tabela-Verdade Mapa de Karnaugh

A B C S BC BC BC BC
0 0 0 0 caso 0 caso 1 caso 3 caso 2
A
000 001 011 010
0 0 1 1
caso 4 caso 5 caso 7 caso 6
0 1 0 0 A 100 101 111 110
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

8
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

c) 4 variáveis de entrada Exemplo 1 Esquema de Montagem do

Mapa de Karnaugh
Tabela-Verdade para 4 variáveis de entrada

A B C D S CD CD CD CD
caso 0
0 0 0 0 0 caso 0 caso 1 caso 3 caso 2
caso 1 AB 0000 0001 0011 0010
1ª linha

0 0 0 1 1
caso 2 caso 4 caso 5 caso 7 caso 6
0 0 1 0 1 AB
caso 3 0100 0101 0111 0110
0 0 1 1 1
caso 12 caso 13 caso 15 caso 14
0 1 0 0 0 caso 4 AB
1100 1101 1111 1110
2ª linha

0 1 0 1 1 caso 5 caso 8 caso 9 caso 11 caso 10

AB
0 1 1 0 0 caso 6 1000 1001 1011 1010
0 1 1 1 1 caso 7
Mapa de Karnaugh
(Exemplo 1 – 4 var. de entrada)
1 0 0 0 1 caso 8
CD CD CD CD
1 0 0 1 1 caso 9
4ª linha

caso 0 caso 1 caso 3 caso 2

1 0 1 0 0 caso 10 AB 0000 0001 0011 0010
1 0 1 1 1 caso 11 caso 4 caso 5 caso 7 caso 6

1 1 0 0 1 AB 0100 0101 0111 0110

caso 12
caso 12 caso 13 caso 15 caso 14
1 1 0 1 1 caso 13 AB
3ª linha

1100 1101 1111 1110

1 1 1 0 0 caso 14 caso 8 caso 9 caso 11 caso 10 9
1 1 1 1 1 caso 15 AB 1000 1001 1011 1010
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

Tabela-Verdade
Exemplo 2
A B C D S Mapa de Veitch-Karnaugh
0 0 0 0 0
CD CD CD CD
0 0 0 1 1
caso 0 caso 1 caso 3 caso 2
0 0 1 0 0 AB
0000 0001 0011 0010
0 0 1 1 1
caso 4 caso 5 caso 7 caso 6
0 1 0 0 1
AB
0100 0101 0111 0110
0 1 0 1 X AB caso 12 caso 13 caso 15 caso 14
0 1 1 0 1 1100 1101 1111 1110
0 1 1 1 1 AB caso 8 caso 9 caso 11 caso 10
1000 1001 1011 1010
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 X
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
10
Obs.: X = irrelevante (don’t care)  pode ser considerado “0” ou “1”
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

Resumo
(Obtenção de expressões booleanas a partir de tabelas-verdade utilizando Mapas de Veitch-Karnaugh)

1. Agrupar, no mapa de Veitch-Karnaugh, os valores altos (“1’s”) adjacentes em octetos, quadras, pares e
valores isolados (nesta ordem);

2. No agrupamento de valores altos, é possível:

a) “compartilhar” “1’s” em mais de um agrupamento;

b) realizar o “rolamento” do mapa;

3. Grupos redundantes devem ser desprezados;

4. Obter a expressão associada a cada grupo de valores altos (observar quais variáveis “permanecem
constantes” no grupo e fazer a operação “AND” entre elas);

5. Fazer a operação “OU” entre as expressões de cada um dos grupos;

11
 INSTITUTO FEDERAL DE
EDUCAÇÃO, CIÊNCIA E TECNOLOGIA
SUDESTE DE MINAS GERAIS Exercícios Circuitos
EletrônicaLógicos
Digital
Campus Juiz de Fora

1) Obtenha a expressão booleana da saída “S” para cada uma das tabelas-verdade abaixo:
c) A B C D S
a) b)
A B S A B C S 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0 1 0
0 1 0 0 0 1 1 0 0 1 0 X
1 0 1 0 1 0 X 0 0 1 1 0
1 1 1 0 1 1 1
0 1 0 0 1
1 0 0 0
0 1 0 1 1
1 0 1 X
0 1 1 0 1
1 1 0 0
0 1 1 1 X
1 1 1 0
1 0 0 0 0
1 0 0 1 0
2) Obtenha o circuito lógico que executa a expressão booleana correspondente
ao problema do “alarme para condições indesejadas em um automóvel”. 1 0 1 0 0

Respostas:
1 0 1 1 1
1)
a) S  A  B 1 1 0 0 0
b) S  AB  B C 1 1 0 1 0
c) S  A B  ACD  BCD 1 1 1 0 1
12
2) S  AB  B C 1 1 1 1 1