Escolar Documentos
Profissional Documentos
Cultura Documentos
INTRODUCCIÓN
La onda diente de sierra (d.d.s.) es una señal de aspecto triangular, que encuentra grandes aplicaciones
en electrónica, como en circuitos que requieren señales periódicas, pero de aumentos y disminuciones
lineales; algunas de ellas son utilizadas en el control de barrido de tubos de rayos catódicos, como los
de osciloscopios, televisores, etc.
En este laboratorio se propone un circuito generador de onda diente de sierra básico a partir de la
onda cuadrada obtenida del acople de los 3 circuitos anteriores. Existen componentes avanzados
capaces de generar ondas en d.d.s., además de diversas técnicas con distintos elementos electrónicos,
pero se ha optado por hacer un diseño simple basado en transistores.
DESCRIPCIÓN
En la fig. 1 se puede observar las características básicas de la onda diente de sierra: La amplitud
aumenta desde un valor inicial y proporcionalmente en el tiempo hasta un valor máximo, a partir del
cual comienza a decrecer, también en forma proporcional hasta el valor mínimo. Generalmente los
tiempos de ascenso t1 y descenso t2 son distintos, siendo t1>> t2. En la mayoría de los casos t2 es muy
corto, representando un descenso muy rápido.
En la fig. 4 se representa esquemáticamente el circuito propuesto para crear la onda d.d.s., donde esta
se genera partir de una onda cuadrada que hace conmutar al transistor que a su vez controla la carga
y descarga de 𝐶1 .
Durante el nivel bajo de la señal cuadrada el transistor está en corte por lo tanto el circuito equivalente
será una fuente DC (𝑉𝐶𝐶 ) en serie con 𝑅2 y 𝐶1 . El capacitor se carga durante un tiempo t1 de igual
duración del nivel inferior (nulo) de la onda cuadrada de entrada.
Durante el nivel alto de la señal cuadrada el transistor se satura por lo que 𝐶1 encuentra una baja
resistencia a través del colector - emisor, facilitando su descarga. Una vez termina el nivel superior
de la señal de entrada, el transistor pasa al corte nuevamente y todo el proceso se repite, obteniendo
en los terminales de 𝐶1 una forma de onda d.d.s.
Por lo expuesto, 𝐶1 se carga por medio de 𝑅2 cuando T está cortado y teniendo en cuenta que un
capacitor es considerado cargado totalmente después de cinco constantes de tiempo, esto es:
𝑡𝑐 = 5 ∗ 𝑅2 ∗ 𝐶1
Se debe someterlo a un tiempo máximo de carga inferior a 10% de 𝑡𝑐 , asegurando así una forma de
onda lo más recta posible. De este modo T debe permanecer en corte durante este tiempo, en
consecuencia el nivel bajo aplicado a 𝐶1 debe tener esta duración máxima.
Transcurrido este tiempo, el transistor deberá pasar a saturación para facilitar la descarga de 𝐶1 y
para conseguirlo la señal cuadrada de entrada debe asumir un nivel alto, pero durante un tiempo más
corto frente a 𝜏, con la finalidad de que una vez descargado 𝐶1 (circunstancia extremadamente
rápida debido al cortocircuito que representa T), se inicie un nuevo proceso de carga.
CÁLCULOS TEÓRICOS
A continuación, se describen los procedimientos matemáticos usados para la elección de los
elementos del montaje experimental. El transistor que se usará es el 2N2222, el cual es bipolar NPN
de baja potencia de uso general. Se considera que el voltaje base-emisor es de 0.7V.
𝑡1𝑀á𝑥 = 5 ∗ 𝑅2 ∗ 𝐶1 ∗ (0.1)
1
𝑇=
1000 Hz
Además, se sabe que la señal es simétrica, es decir, el nivel alto y el bajo tienen la misma duración
𝑇
de 2
También se dijo que el proceso de carga debe durar todo el nivel bajo de la señal de entrada, es decir:
𝑇
𝑡1𝑀á𝑥 = 5 ∗ 𝑅2 ∗ 𝐶1 ∗ (0.1) = = 5𝑥10−4 𝑠 (2)
2
Se quiere que la amplitud de la onda d.d.s. sea igual a la de la onda cuadrada (4.4V), entonces
utilizando la ecuación (1):
−𝑡1𝑀á𝑥
𝑉𝐶1 𝑀á𝑥 (𝑡1 ) = 𝑉𝐶𝐶 (1 − 𝑒 𝑅2 ∗𝐶1 )
4.4𝑉
𝑉𝐶𝐶 = = 11.28𝑉
(1 − 𝑒 −0.5 )
5 ∗ 𝑅2 ∗ 𝐶1 ∗ (0.1) = 5𝑥10−4 𝑠
Se deben escoger valores de resistencia y capacitancia tal que se cumpla la igualdad. Por conveniencia
y usando valores comerciales se escogen los siguientes elementos:
𝑅2 = 1𝐾𝛺
𝐶1 = 1𝜇𝑓
Durante el proceso de descarga del capacitor se debe garantizar la saturación del transistor T para que
el voltaje en 𝐶1 sea aproximadamente 0. Para efectos de calcular corrientes de saturación se hace la
siguiente consideración:
𝑉𝐶𝐶
𝐼𝐶𝑆𝐴𝑇 = = 11.28 𝑚𝐴
𝑅2
Se sabe que:
𝐼𝐶 = 𝛽 ∗ 𝐼𝐵
Entonces:
𝐼𝐶𝑆𝐴𝑇
𝐼𝐵𝑆𝐴𝑇 =
𝛽
Para garantizar la saturación del transistor se usa el concepto de saturación fuerte, entonces:
𝐼𝐶𝑆𝐴𝑇
𝐼𝐵𝑆𝐴𝑇 = = 1.128 𝑚𝐴
10
4.4𝑉 − 0.7𝑉
= 1.128 𝑚𝐴
𝑅1
𝑅1 = 3280.14𝛺
Para el montaje experimental se usa el valor comercial mas cercano a 𝑅1 el cual es de 3.3KΩ
SIMULACIÓN
A continuación se muestra las señales de entrada y salida obtenidas en la simulación: