EJERCICIOS ELECTRÓNICA ANÁLISIS EN FRECUENCIA

1. Se realizan tres diseños de polarización para su análisis en frecuencia posterior. En el primer

ejercicio vemos un circuito propuesto por el libro enfocado para electrónica “Dispositivos
electrónicos de Floyd octava edición”

Fig 1. Circuito propuesto por Floyd

ANALISIS L.F

Para el análisis en baja frecuencia, encontramos que los capacitores internos no tienen efecto, y se
consideran como circuitos abiertos. Entonces tenemos un circuito parecido al siguiente. Que
encontramos en la explicación de análisis de baja frecuencia propuesto por Floyd.
Fig 2 Impedancias de entrada y salida tomado de Floyd

Empezamos por el análisis de la resistencia de entrada. Como podemos ver, hay un capacitor
ubicado antes de las resistencias que conforman el divisor de voltaje. Podemos deducir entonces,
que esta capacitancia forma un circuito RC con la resistencia de entrada del sistema.

Obtenemos la siguiente ecuación, y el siguiente circuito equivalente:

Fig 3. Circuito simplificado de la resistencia de entrada

En la figura 3 vemos el circuito RC obtenido después de la reducción de la resistencia de entrada.

Como podemos ver, la resistencia de entrada Está conformada por el paralelo de las dos resistencias
del divisor de voltaje, y la resistencia que se ve en la base del transistor. De esta forma podemos
obtener una expresión que nos refiere una ganancia y que es muy importante para el análisis de
frecuencia de circuitos amplificadores.

𝑅𝐸𝑛𝑡
𝑉𝐵𝑎𝑠𝑒 = ( )𝑉𝐸𝑛𝑡 Ecu.1
√𝑅𝐸𝑛𝑡 2 +𝑋𝑐1 2

Reduciendo paulatinamente la ecuación llegamos a la conclusión de que el voltaje en la base

significa 0.707 voltios el valor del voltaje en la entrada. Podemos utilizar la ecuación de la ganancia
representada en dB. Así obtenemos el valor propuesto en la ecuación dos.

𝑉
20 log ( 𝑉𝐵𝑎𝑠𝑒 ) = 20 log(0.707) = −3𝑑𝐵 Ecu. 2
𝑒𝑛𝑡

Estas ecuaciones son fundamentales, ya que representan los valores de frecuencia mínimos en los
que mi amplificador puede operar.

Es preciso entonces encontrar un valor para esta frecuencia de corte inferior.

 1
𝑋𝑐1 = 2𝜋(𝐹 = 𝑅𝐸𝑛𝑡 Ecu.3
𝑐1(𝑒𝑛𝑡𝑟𝑎𝑑𝑎) 𝐶1

Como podemos ver en la ecuación 1, en el denominador hay un valor de resistencia e impedancia,

cada una elevada al cuadrado y dentro de una raíz. Para hablar del punto inferior de corte de la
frecuencia, tenemos que hacer de cuenta que el valor de la impedancia del capacitor de entrada es
igual al valor de la resistencia de entrada. De esta forma obtenemos las ecuaciones 2 y 3.

𝑓𝑐1(𝑒𝑛𝑡𝑟𝑎𝑑𝑎)= 1 Ecu.4
2𝜋(𝑅𝑠+𝑅𝑒𝑛𝑡)𝑐1

𝑹𝑬𝒏𝒕 = 𝟔𝟖𝑲||𝟐𝟐𝑲||𝜷(𝒓′ 𝒆) = 𝟖. 𝟗𝒌Ω

La ecuación cuatro nos entrega el valor de la frecuencia de crte inferior. Si sustituimos los valores
presentados en el circuito, tenemos:

𝑓𝑐1(𝑒𝑛𝑡𝑟𝑎𝑑𝑎)= 1
=178𝐻𝑧
Ecu.5
2𝜋(8.9𝑘)0.1𝑢𝑓

El valor de la ecuación cinco, debe ser correspondientemente, el valor mínimo de el rango de

frecuencias adecuado para una correcta amplificación en nuestro circuito. Dicho circuito y
simulación serán presentados posteriormente.

Continuando con nuestro análisis en baja frecuencia, vamos a obtener una expresión que me
identifique la resistencia vista en la salida. Los pasos para obtener el circuito RC serán mostrados a
continuación, siendo tomados del libro guía.

Fig.4 Reducción de circuito RC de salida.

El circuito de la fig 4 es muy similar al circuito obtenido para la representación RC de la entrada. En
la ecuación de frecuencia inferior de corte solamente cambiamos los valores en el denominador de
resistencia y capacitancia y ponemos el correspondiente.

Ya no tenemos Rs + Rent. En cambio, tenemos la suma en serie de la resistencia de colector y la

resistencia de carga. Y en lugar del condensador de acople uno visto en la entrada, tendremos el
condensador 3 que sirve como acople para la señal de salida. Obteniendo la frecuencia de corte
inferior obtenida en la ecuación 6.

𝑓𝑐1(𝑠𝑎𝑙𝑖𝑑𝑎)= 1
=50.76𝐻𝑧
Ecu.6
2𝜋(3.9𝑘+5.6𝑘)0.33𝑢𝑓

Para hallar el valor del desfase en cada una de las frecuencias de corte encontradas anteriormente,
solo se debe desarrollar el producto del arco tangente y la relación entre la impedancia del capacitor
y la resistencia de entrada. La ecuación 7 representa el valor para el desfase de la frecuencia de
corte hallada desde la entrada para este diseño en emisor común, con divisor de voltaje.

𝑋
𝜃 = 𝑡𝑎𝑛−1 (𝑅 𝑐1 ) = 𝑡𝑎𝑛−1 (1) = 45° Ecu 7
𝑒𝑛𝑡

Debido a que el valor de la impedancia es igual también para la frecuencia de corte hallada en la
salida del circuito, el desfase es de 40° también.

En el libro guía se propone que se analice una década por debajo de la frecuencia crítica. Esto quiere
decir que la impedancia del condensador representa 10 veces el valor de la impedancia de la
resistencia de entrada. Entonces tenemos el valor encontrado en la ecuación 8.

10𝑅𝑒𝑛𝑡
𝜃 = 𝑡𝑎𝑛−1 ( 𝑅𝑒𝑛𝑡
) = 𝑡𝑎𝑛−1 (10) = 84° Ecu 8

Pero hace falta analizar el circuito de puenteo para finalizar el análisis de baja frecuencia para
nuestro amplificador.

A medida que la frecuencia de la señal de entrada va disminuyendo, el condensador de bypass

ubicado en paralelo a la resistencia de emisor, empieza a cobrar importancia. Volviéndose una parte
del circuito de amplificación muy importante que debe analizarse.

Para ubicar el circuito RC obtenido después de la reducción, se deben tener claros algunos
conceptos de análisis de circuitos.
Fig 5. Reducción circuito RC puenteo.

Como podemos ver en la figura 5, la resistencia de entrada en el primer circuito, vistos de izquierda
a derecha, es equivalente a la resistencia Thevenin hallada del divisor de voltaje que antes ahí se
encontraba. Debemos considerar la resistencia interna del transistor. Por lo que podemos ver esta,
y la resistencia umbral. Para ver la resistencia desde el emisor, se pone en corto circuito la fuente y
se hace el estudio de la malla. Obteniendo las ecuaciones mostradas en la figura 6.

Fig 6. Resistencia vista desde el emisor

De esta forma podemos hallar el valor de la resistencia de entrada para nuestro circuito utilizado.

𝑅 𝑅 68𝑘||22𝑘||600
𝑒𝑛𝑡(𝑒𝑚𝑖𝑠𝑜𝑟)=𝑟 ′ 𝑒+𝑅𝐸1 + 𝑢𝑚𝑏𝑟𝑎𝑙 =9.6Ω+33Ω+ =45.5Ω
𝛽𝑐𝑎 200

𝑓 1 1
𝑐1(𝑝𝑢𝑒𝑛𝑡𝑒𝑜)= = =36.04𝐻𝑧
2𝜋(𝑅𝑒𝑛𝑡(𝑒𝑚𝑖𝑠𝑜𝑟) ||𝑅𝐸2 )𝑐2 2𝜋(45.5Ω||1.5𝑘Ω)100𝑢𝐹

Después del análisis de cada uno de los circuitos que afectan la señal de entrada del amplificador,
considerando que es muy baja, debemos establecer cual es la frecuencia de corte superior y cuál
está bajo cual. Como es de esperarse, la frecuencia de corte mayor, será la frecuencia de corte
dominante. Después se ubican las demás en orden descendente. A partir de esta frecuencia, el
voltaje total del amplificador empieza a decaer -20dB por década. Este “década” hace referencia a
una variación de diez en la frecuencia.

Fig.6 Traza de Bode para amplificador con BJT

Como podemos ver en la figura 6, cada aumento de la reducción de dB’s por década, se ve afectada
directamente por el valor de la frecuencia de corte encontrada para cada circuito RC.

ANÁLISIS H.F

El siguiente paso, es el análisis en alta frecuencia. A lo largo del curso hemos visto el
comportamiento de ciertos dispositivos a altas frecuencias. Por lo que se nos debe hacer muy
familiar que para el análisis de alta frecuencia solo se consideren las capacitancias internas del
transistor. En este punto se deben utilizar hallazgos muy importantes, como el que hizo John Milton
Miller por 1920 mientras trabajaba en tubos de vacío. Sin darse cuenta, creo un teorema que
también servía para analizar el comportamiento de transistores de unión bipolar y MOS.
Fig 7. Circuito RC equivalente para entrada en HF

En esta oportunidad la carga está representada por la capacitancia. Por lo que el cálculo de la fase
va a cambiar por la relación entre la resistencia y la impedancia, y no como la relación entre
impedancia y resistencia. Con esto, ya podremos encontrar un valor de frecuencia de corte para
altas frecuencias de nuestro sistema. Para hallar esta frecuencia de corte, debemos considerar que
la impedancia del capacitor formado por la capacitacia de entrada Miller y capacitancia entra base
y emisor.

𝑋𝑐𝑡𝑜𝑡 = 𝑅𝑠 ||𝑅1 ||𝑅2 ||𝛽𝑐𝑎 𝑟′𝑒

1
= 𝑅𝑠 ||𝑅1 ||𝑅2 ||𝛽𝑐𝑎 𝑟′𝑒
2𝜋𝑓(𝐶𝐸𝑁𝑇) 𝐶𝑇𝑂𝑇

𝑓(𝐶𝐸𝑁𝑇)= 1
2𝜋𝐶𝑇𝑂𝑇 (𝑅𝑠 ||𝑅1 ||𝑅2 ||𝛽𝑐𝑎 𝑟′𝑒)

𝑓 1
𝑐𝑠𝑢𝑝(𝐶𝐸𝑁𝑇)= =4150.259𝐻𝑧
2𝜋177𝑃𝑓(220Ω||210𝐾Ω||20𝐾Ω||18(8𝑘))

El circuito para la frecuencia de corte superior en la salida difiere con el de entrada en las resistencias
que en ese caso serán la de colector y carga en paralelo, y en la capacitancia que para este caso
solamente será la capacitancia miller de salida.

Si la ganancia de voltaje en el amplificador es de al menos diez, la capacitancia de salida Miller se

aproxima al valor de la capacitancia entre base y colector.

𝑓(𝐶𝑆𝐴𝐿)= 1
=17.307𝑘𝐻𝑧
2𝜋𝐶𝑠𝑎𝑙𝑚𝑖𝑙𝑙𝑒𝑟 (𝑅𝑐 ||𝑅𝑙 ||)
Por otro lado tenemos los valores obtenidos en simulación y el diagrama bode de proteus. El
diagrama de bode presentado en la figura 8, muestra el comportamiento de nuestra amplificación
en un rango desde 10 Hz, hasta 10MHz. El diagrama bode es el esperado. Nos muestra un rango de
frecuencias indicado para la operación de nuestro amplificador.

Fig 8. Diagrama bode del circuito emisor común analizado

Como podemos ver, el rango de frecuencias adecuadas para la mejor ganancia de nuestro
amplificador, se encuentra entre 220 Hz y 1.5MHz según la traza Bode. Aunque nuestro rango
hallado teóricamente no corresponda, vemos que el rango hallado teóricamente s encuentra dentro
del rango visto en la traza Bode.

2. Para el segundo ejercicio de análisis en frecuencia, se utilizó otro tipo de transistor. Se

realiza la polarización del transistor, y posteriormente el análisis en frecuencia.
Fig.9 Circuito del segundo ejercicio

En el ejercicio dos de análisis en frecuencia, se propone el circuito polarizado de la fig 9. Los datos
de polarización se presentan en las ecuaciones mostradas a continuación:

𝐼𝑐 = 1𝑚𝐴 ^ 𝑉𝑐𝑒 = 3𝑉𝑑𝑐

𝐼𝑐 1𝑚𝐴
𝐼𝐵 = = = 20𝑢𝐴
50 50

𝑉𝑐𝑐 𝑅2 15𝑉(20𝐾𝑜ℎ𝑚𝑠)
𝑉𝑇𝐻 = = = 1.3𝑉
𝑅1 + 𝑅2 𝑅1 + 20𝐾𝑜ℎ𝑚𝑠
274𝑘
300𝐾 = 1.3𝑉(𝑅1) + 26𝐾 =
1.3𝑉
𝑅1 = 210𝐾
En resistencia de fuente, consideramos una fuente de 220 Ohms entre la resistencia de emisor
conectada en paralelo al condensador de bypass, conectamos una resistencia de compensación para
variaciones de temperatura.

Las resistencias de colector y emisor se determinan en base a la corriente que pasa a través de ellas
y la diferencia de potencial.
Análisis en baja frecuencia

Para el análisis en baja frecuencia, no tenemos en cuenta las capacitancias parasitas de los
transistores. Solamente las resistencias de acople y bypass. Tenemos tres circuitos para este análisis
de baja frecuencia. Circuito de entrada, circuito de acople y circuito de salida.

Para el circuito de entrada, tendremos un circuito similar al que aparece en la figura 3. Este circuito
RC, nos permite encontrar un primer valor para la frecuencia inferior de corte del circuito de
entrada.

1 1
𝑓𝐶𝑖(𝑒𝑛𝑡) = = = 9.68𝑢𝐻𝑧
2𝜋(𝑅𝑠 +𝑅𝑒𝑛𝑡 ) 2𝜋(220 + 𝑅1 ||𝑅2 ||𝛽𝑟 ′ 𝑒 + 𝑅𝐸1)
Para el circuito de la frecuencia de corte inferior en la salida, tenemos la resistencia de colector en
serie con la resistencia de carga y el capacitor 3 para este caso.

1
𝑓𝐶𝑖(𝑠𝑎𝑙) = = 7.011𝑘𝐻𝑧
2𝜋(𝑅𝑐 +𝑅𝑙 )𝐶3
Para el circuito RC de puenteo, tenemos la resistencia de entrada del emisor, que es igual a la
resistencia interna del transistor en serie a la resistencia umbral (Rth) sobre el beta del circuito. Para
el circuito RC de puenteo, tenemos la resistencia de emisor en paralelo con la resistencia interna del
transistor, que a su vez está en serie con la relación entre la resistencia de umbral que es la misma
resistencia thevenin y el beta obtenido para el circuito.

1
1 1
𝑓𝑐𝑖(𝑝𝑢𝑒𝑛𝑡𝑒𝑜) = = 25.8𝐻𝑧
𝑅𝑢𝑚𝑏𝑟𝑎𝑙 19,3𝑘Ω
2𝜋 [(𝑟′𝑒 + ) ||𝑅𝐸 ] 𝐶2 2𝜋 [(8𝑘Ω + 18 ) ||660Ω] 10𝑢𝑓
𝛽𝑐𝑎

Análisis en alta frecuencia

Para el análisis en alta frecuencia, tenemos que considerar las capacitancias parasitas del transistor.
Como bien sabemos, para este tipo de circuito ya se calculó la resistencia de entrada y de salida. Es
por eso que solamente sustituimos las resistencias que ya no vamos a utilizar

𝑋𝑐𝑡𝑜𝑡 = 𝑅𝑠 ||𝑅1 ||𝑅2 ||𝛽𝑐𝑎 𝑟′𝑒

1
= 𝑅𝑠 ||𝑅1 ||𝑅2 ||𝛽𝑐𝑎 𝑟′𝑒
2𝜋𝑓(𝐶𝐸𝑁𝑇) 𝐶𝑇𝑂𝑇
 𝑓(𝐶𝐸𝑁𝑇)= 1
2𝜋𝐶𝑇𝑂𝑇 (𝑅𝑠 ||𝑅1 ||𝑅2 ||𝛽𝑐𝑎 𝑟′𝑒)

𝑓(𝐶𝐸𝑁𝑇)= 1
=1503.0515𝐻𝑧
2𝜋238𝑃𝑓(600Ω||68𝐾Ω||22𝐾Ω||200(9.6))

Para el circuito de salida tenemos un circuito muy similar que el de la entrada. Solo que en esta
oportunidad, encontraremos la capacitancia de salida Miller en cambio de la de entrada, y si la
ganancia es mayor a 10, tenemos que la resistencia de colector es igual a la capacitancia de salida
Miller.

𝑓 1
𝑐𝑠𝑢𝑝(𝐶𝑆𝐴𝐿)= =30.05𝑘𝐻𝑧
2𝜋8.44𝑝𝐹(12.7𝑘||660Ω||)

A continuación se presenta la traza de Bode para este circuito. Se realizó la simulación en Proteus,
pero los resultados no fueron los esperados. La traza de Bode no tiene la forma trivial a la que
estamos acostumbrados. Esto tiene que ver con las propiedades del elemento en el simulador. En
la fig 10 y 11, podemos ver, tanto la traza de Bode, como la amplificación que se ve efectuada gracias
al diseñado realizado con los valores anteriores.

Fig.10 Segundo circuito de ejercicio (traza bode)

Fig.11 Segundo circuito de ejercicio (osciloscopio)

Fig.12 Traza de Bode segundo ejercicio

En la fig 12 podemos ver la traza de Bode obtenida finalmente. Como podemos ver, encontramos
tres valores de frecuencia inferior debido a los tres circuitos RC que se encuentran en el diseño. En
los valores de frecuencia de corte superior encontramos los dos circuitos RC de salida. Para los que
hallamos la resistencia de salida Miller, y resistencia de entrada Miller. En el eje vertical podemos
ver la ganancia representada en dB’s y en el eje horizontal los valores de frecuencia como es de
esperarse.