UNIVERSIDAD NACIONAL MAYOR DE

SAN MARCOS

Facultad: Facultad de Ingeniería Eléctrica y Electrónica

Apellidos y nombres: Miguel Garay Bryan Eduardo

Código: 16190234
Prof.: Ing. William Torres
Curso: Laboratorio de Circuitos Digitales
Ciclo: 6 (2019-I)
Tema: Segundo informe
Año: 2019

Sección 1
LIMA – PERÚ
 I. MEMORIA DESCRIPTIVA

 Objetivo del Laboratorio:

Comprobar en el laboratorio el diseño optimizado de un circuito
 utilizando el álgebra de Boole; reportando ventajas que se
obtienen.

Material necesario:

 Fuente de voltaje de 5V
 2 Un DIP de 8 entradas
 3 LED (diodo emisor de luz, por sus siglas en inglés), no importa el color
 11 resistencias de 470 ohms
 Protoboard
 Los siguientes circuitos integrados o equivalentes:
 Dos 74LS10 (3 compuertas NO-Y de 3 entradas,
 dos 74LS11, dos 74LS04,
 dos 74LS32 (4 compuertas O de 2 entradas)
 un 74LS21
II.MEMORIA DE CÁLCULO

COMPUERTA LÓGICA Z

PRIMERA TABLA DE VERDAD

A B C D A'BC' A'B'C'D' B'C'D Z

0 0 0 0 0 0 0 0
0 0 1 0 1 1 1
0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 1 0 1 0 0 0 1
0 1 1 1 0 0 0 1
0 1 0 0 0 0 0 0
0 1 1 0 0 0 0 0
1 0 0 0 0 0 0 0
1 0 1 0 0 0 1 1
1 0 0 0 0 0 0 0
1 0 1 0 0 0 0 0
1 1 0 0 0 0 0 0
1 1 1 0 0 0 0 0
1 1 0 0 0 0 0 0
1 1 1 0 0 0 0 0
SEGUNDO TABLA DE LA VERDAD

A B C D A'BC' A'B'C'D' B'C'D Z

0 0 0 0 0 0 0 0
0 0 0 1 0 1 1 1
0 0 1 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 0 1 0 0 1
0 1 0 1 1 0 0 1
0 1 1 0 0 0 0 0
0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0
1 0 0 1 0 1 1 1
1 0 1 0 0 0 0 0
1 0 1 1 0 0 0 0
1 1 0 0 0 0 0 0
1 1 0 1 0 0 0 0
1 1 1 0 0 0 0 0
1 1 1 1 0 0 0 0
TERCERA TABLA DE VERDAD

A B C D (A'BC')' (B'C'D)' Z
0 0 0 0 1 1 0
0 0 0 1 0 0 1
0 0 1 0 1 1 0
0 0 1 1 1 1 0
0 1 0 0 0 1 1
0 1 0 1 0 1 1
0 1 1 0 1 1 0
0 1 1 1 1 1 0
1 0 0 0 1 0 1
1 0 0 1 1 1 1
1 0 1 0 1 1 0
1 0 1 1 1 1 0
1 1 0 0 1 1 0
1 1 0 1 1 1 0
1 1 1 0 1 1 0
1 1 1 1 1 1 0
A
III. CARACTERISTICAS TECNICAS
 DATASHEET
7408
CI: 74LS08
- Circuito Integrado: 7408
- Operador: AND
- Tecnología: TTL, 74LS08, 74S08
- Puertas: 4
- Entradas: 2 por puerta
- Cápsula: DIP 14 pins
- Parámetro: 7408
- Tensión de Cashampeo Vcc: 5 ±0.25
- Tensión de entrada nivel rodilla
VIH: 2.0 a 5.5
- Tensión de entrada nivel janiwi VIL:
-0.5 a 0.8
- Tensión de salida nivel alto VOH
condiciones de funcionamiento:
VCC = 4.75, VIH = 2.0 / 2.4 a 3.4
- Tensión de salida nivel bajo VOL
condiciones de funcionamiento:
VCC = 4.75, VIL = 0.8 / 0.2 a 0.4
- Corriente de salida nivel alto IOH:
máx. -0.8
- Corriente de salida nivel bajo IOL:
máx. 16
- Tiempo de propagación: 15.0
CI: 74LS32
- Familia: LS
- Tipo lógica del circuito: OR
- Número de entradas: 2
- Tensión de alimentación mínima: 4.75
V
- Tensión de alimentación máxima: 5.25
V
- Salida de corriente: 8 mA
- Temperatura de funcionamiento
mínima: 0°C
- Temperatura de funcionamiento
máxima: 70°C
- Encapsulado: DIP
- 14 pines
- Circuito integrado TTL 74LS32.
- Cuatro compuertas OR con dos
entradas cada una.
- SCHOTTKY de baja potencia.
  PRESUPUESTO Y METRADO

COSTO
ITEM DESCRIPCION UNID CANTIDAD C/UNITARIO TOTAL
C.I: 74S08, compuerta
1 AND UNIDAD 2,00 0,50 2,00
C.I: 7432, compuerta
2 OR UNIDAD 2,00 1,50 3,00
Resistencias: 470, 680
3 ohm SEIS 11,00 0,20 2,20
TOTAL 6,20

IV.CIRCUITO ESQUEMATICO (PLANO)

EL PRIMER LOGIGRAMA ES:

EL SEGUNDO LOGIGRAMA ES:
EL TERCER LOGIGRAMA ES:
V. FOTOS

FOTOS DEL PRIMER CIRCUITO

FOTOS DEL SEGUNDO CIRCUITO
FOTOS DEL TERCER CIRCUITO