Escolar Documentos
Profissional Documentos
Cultura Documentos
VLSI
Octavo “A”
Tarea # 1
Integrantes
Corella Marcelo
Flores Henry
Montes de Oca Bryan
Pastuña Henry
Fecha de Envío
Fecha de Entrega
AMBATO - ECUADOR
2019
1. TEMA
Fabricación de circuitos integrados
2. OBJETIVOS
a. Objetivo General
b. Objetivos Específicos
Estudiar las configuraciones que intervienen para la fabricación de los circuitos integrados
en tecnología MOS.
3. FUNDAMENTACIÓN TEÓRICA
Escalas de integración
Mario Carlos Ginzburg, Técnicas Digitales con Circuitos Integrados, página 308, define que:
Según la cantidad de transistores y/o compuertas básicas que contiene una pastilla integrada
(“chip”), se han establecido tres niveles de densidad de integración. Aunque no existe una relación
lineal entre el numero de transistores y el numero de compuertas de una pastilla. [1]
Enrique Mandado Pérez, Enrique Mandado y Yago Mandado, Sistemas Electrónicos Digitales,
página 416, define que:
El nivel de complejidad de los circuitos integrados digitales se expresa en lo que se llama escala de
integración, que da idea del numero de puertas integradas y, por tanto, de su complejidad. [3]
Definición grupal
Dependiendo del número de elementos puertas que se encuentren integrados en el chip se dice que
ese circuito está dentro de una determinada escala de integración.
Clasificación de integración
Dependiendo del número de elementos puertas que se encuentren integrados en el chip se dice que
ese circuito está dentro de una determinada escala de integración.
Las escalas que aquí vamos a tratar son las siguientes:
MOS
Es a principios de los años sesenta, al producirse el relevo material del Ge al Si, y gracias al
desarrollo de la tecnología planar, cuando D. Kahng y J. Atalla realizan el primer transistor de
efecto campo MOS, también denominado MOSFET (siglas correspondientes a las palabras en
inglés Metal Oxide Semiconductor Field Effect Transistor).
Los transistores MOS (Metal Oxido Semiconductor) o MOSFET o transistores de puerta aislada
fueron la evolución lógica de los transistores JFET.
Dependiendo del tipo de canal con el que se realicen y de la forma de fabricarles recibieron
diferentes nomenclaturas, a saber: NMOS y PMOS para transistores MOS de canal N y canal P
respectivamente; o bien VMOS para los transistores MOS de potencia de estructura vertical. Existe
una conexión particular de transistores NMOS y PMOS conocida como inversor CMOS
(Complementary MOS).
El transistor MOS debe su nombre a la disposición de los elementos que lo componen. Los
contactos con el exterior se realizan mediante la vaporización de Aluminio (Metal). Estos contactos
están unidos a un único tipo de material semiconductor N o P (Semiconductor), que forman los
contactos de Drenador y Fuente, que a su vez se encuentran inmersos en un material que hace de
substrato del conjunto, de material contrario al semiconductor utilizado en los terminales. Por
último, los elementos citados se encuentran separados por una fina capa de dióxido de Silicio
(Aislante).
Las curvas que expresan el comportamiento descrito del MOS son las curvas de Drenador y sus
zonas o regiones de funcionamiento; a saber: corte lineal y saturación.
Un dispositivo MOS se fabrica por la superposición de varias capas o layers sobre la superficie
base de Silicio. Existen varias técnicas de realización de esta tarea. La más utilizada en la
actualidad es la Litografía. Veamos una introducción de esta técnica de fabricación de transistores
MOS y circuitos integrados en general.
Como se observa en presente figura, la facilidad de fabricación de un MOS es mucho mayor que la
compleja fabricación de un BJT. Esta forma de fabricación de los MOS puede generar
componentes indeseados o parásitos del procedimiento en sí mismo. Los más importantes son el
diodo en antiparalelo Drenador-Fuente y los tres efectos capacitivos entre los terminales del
transistor
Diodo parásito
Debido al proceso de fabricación de los MOS de enriquecimiento, entre los terminales de drenador
y fuente aparece un diodo indeseado. En realidad, el diodo aparece entre Drenador y Substrato,
pero, normalmente el Substrato se une al terminal de Fuente.
TTL
Su tensión de alimentación media está comprendida entre los 4,75v y los 5,25V.
Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,2V y 0,8V
para el estado bajo y los 2,4V y Vcc para el estado alto.
La velocidad de transmisión entre los estados lógicos es su mejor base.
Las señales de salida se degradan rápidamente si no se transmiten a través de circuitos
adicionales de transmisión.
Familias
Los circuitos se prefijan generalmente con el número 74. A continuación se muestran algunos:
Etapas
4. CONCLUSIONES
5. BIBLIOGRAFÍA
[1] C. Ginzburg, Técnicas Digitales con Circuitos Integrados, Madrid: Reverte, 2002.
[2] M. Pérez, Sistemas Electrónicos Digitales, Valencia: Marcombo, 2007.
[3] A. Donate, Técnicas Electrónicas Digitales, Barcelona: Marcombo, 1997.
[4] J. F. Martinez Lendech, «Lógica secuencial y combinatoria,» Circuitos integrados de pequeña,
mediana y, p. 13, 2015.
[5] A. Hermosa, Tecnicas Electronicas Digitales, Barcelona: Boixareu Editores, 2014.
[6] A. Hambley, Elctronica, Pentice-Hall, 2005.