UNIVERSIDAD TECNOLÓGICA EQUINOCCIAL

FACULTAD DE CIENCIAS DE LA INGENIERÍA E

INDUSTRIAS
INGENIERÍA MECATRÓNICA
5TO TD

03/07/2018
1. Requerimientos
Realizar un circuito secuencial específicamente para un contador asíncrono binario de
4 bits, donde cada flip-flop es disparado por flanco negativo, para generar una secuencia
de estados específica.
2. Diseño Conceptual
Un contador asíncrono de 4 bits es un contador que seguirá cierta secuencia desde un
bit menos significativo hasta el mas significativo, en la Figura 1 se muestra el diseño
conceptual del contador de 4 bits asíncrono.

Figura 1 Diseño Conceptual contador

3. Diseño Específico
Para el diseño especifico se necesitan flip-flop JK, en la Figura 2se muestra el diseño
específico del contador síncrono.

Figura 2 Diseño especifico contador

 Los resultados del contador deben ser 1,2,4,8 consecutivamente, en la Tabla 1 se
muestra los resultados obtenidos

Q3 Q2 Q1 Q0
0 0 0 1
0 0 1 0
0 1 0 0
1 0 0 0
Tabla 1 Resultados Diseño especifico

En la tabla 2 se muestran los resultados del primer flip-flop

J0 K0
1 X
X 1
1 X
X 1
1 X
X 1
1 X
X 1
Tabla 2Resultados Primer flip-flop

JO=KO=1

En la tabla 3 se muestran los resultados del segundo flip-flop

J1 K1
0 X
1 X
X 0
X 1
0 X
1 X
X 0
X 1
Tabla 3 Resultados Segundo flip-flop

J1=K1=q1
En la tabla 4 se muestran los resultados del tercer flip-flop

J2 K2
1 X
X 1
0 X
X X
1 X
X X
X X
X X
Tabla 3 Resultados Segundo flip-flop

J2=K2=Q1Q2

En la Tabla 4 se muestran los resultados del cuarto flip-flop.

J3 K3
X 1
X X
X 0
X X
0 1
X X
X X
X X
Tabla 3 Resultados Segundo flip-flop

J3=K3=Q2Q3
4. Integración
Para la integración se utilizo Flip-Flops JK y compuertas AND y OR, y se vizualizo los
resultados en un display BCD, el diagrama en proteus se muestra a continuación en la
Figura 3

Figura 3 Diagrama proteus Contador

5. Verificación y validación
En la figura 4 se muestra el primer resultado, este será el 1.

Figura 4 Resultado del contador en 1

En la figura 5 se muestra el segundo resultado, este será el 2.

 Figura 5 Resultado del contador en 2

En la figura 6 se muestra el tercer resultado, este será el 4.

Figura 6 Resultado del contador en 4

 En la figura 7 se muestra el cuarto y ultimo resultado que será el 8, a continuación este
se repetirá el 1 debido a la señal de reloj y la señal cuadrada con la que cuenta el circuito.

Figura 7 Resultado del contador en 8

6. Conclusiones:
 Se concluye que es necesario que para cada entrada que con las que cuente el
circuito exista una conexión, ya que una entrada vacía, va a influir en el
resultado, haciendo que esta entrada sea innecesaria o causando problemas de
valores al azar que pudiera tomar la entrada.
 Se concluye que para los circuitos secuenciales es necesario una entrada de
reloj, ya que si no se encontraría esta el resultado no cambiaria.
 Se concluye que se debe tener en cuenta cuales serán las entradas, los procesos
y las salidas que tendrá un circuito secuencial para obtener un correcto
funcionamiento.

7. Indice de ilustraciones

Figura 1 Diseño Conceptual contador........................................................................................ 1

Figura 2 Diseño especifico contador.......................................................................................... 1

Figura 3 Diagrama proteus Contador ......................................................................................... 4

Figura 4 Resultado del contador en 1 ........................................................................................ 4

Figura 5 Resultado del contador en 2 ........................................................................................ 5

Figura 6 Resultado del contador en 4 ........................................................................................ 5

Figura 7 Resultado del contador en 8 ........................................................................................ 6

8. Bibliografía

Floyd, T. (2000). Fundamentos de sistemas Digitales. En T. Floyd, Fundamentos de sistemas

Digitales (pág. 1256). Madrid, España: Prentice Hall.

Novillo Montero, C. (2008). Sistemas Digitales. Quito: Escuela Politécnica Nacional.