Você está na página 1de 36

MINISTÉRIO DA EDUCAÇÃO

CEFET/SC - Unidade de São José


Curso Técnico em Telecomunicações

ELETRÔNICA DIGITAL 1

CAPÍTULO 5

Marcos Moecke

São José - SC, 2005


SUMÁRIO

5. CONTADORES ..................................................................................................1

5.1 CONTADORES ASSÍNCRONOS..............................................................................1


..............................................................................1
CONTADOR ASSÍNCRONO CRESCENTE...........................................................................2
CONTADORES COM MÓDULO < 2N.............................................................................3
CONTADORES DE DÉCADA........................................................................................5
CONTADOR ASSÍNCRONO DECRESCENTE........................................................................5
CONTADOR ASSÍNCRONO ASCENDENTE-DESCENDENTE.......................................................6
ATRASOS DE PROPAGAÇÃO DE CONTADORES ASSÍNCRONOS................................................7
5.2 CONTADORES SÍNCRONOS.................................................................................8
.................................................................................8
CONTADOR SÍNCRONO ASCENDENTE............................................................................8
CONTADORES SÍNCRONOS DECRESCENTES......................................................................8
CONTADORES COM CARGA PARALELA..........................................................................9
CONTADOR SÍNCRONO CRESCENTE-DECRESCENTE............................................................9
5.3 APLICAÇÕES COM CONTADORES......................................................................11
......................................................................11
CONTADORES BCD............................................................................................11
CONTADORES COMO DIVISORES DE FREQÜÊNCIA............................................................11
5.4 CIRCUITOS INTEGRADOS DE CONTADORES..........................................................12
..........................................................12
18
18
19
20
5.5 REFERÊNCIAS BIBLIOGRÁFICAS........................................................................26
........................................................................26
5.6 EXERCÍCIOS................................................................................................27
................................................................................................27
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

5. CONTADORES

Os flip-flops têm funções ilimitadas em sistemas digitais.


Podemos associá-los e utilizá-los como contadores, registradores,
e muitos outros circuitos.

Os contadores são classificados basicamente em dois grandes


grupos:

• assíncronos – possuem um sinal de clock que é dividido até


o último FF.

• síncronos – utilizam um sinal de clock comum a todos os


FF.

Também existe um grupo especial denominado “Contadores em


Anel” que são obtidos diretamente dos registradores de
deslocamento.

5 .1 Contadores assíncronos

Estes contadores também são conhecidos como seriais ou


contadores por pulsação (ripple counter). Tal nome advém do
fato dos flip-flops (FF) do contador não serem disparados
diretamente pelo sinal de clock. Cada FF é disparado pela saída
do FF anterior. Esta característica torna estes contadores
limitados em termos de velocidade, pois o tempo de ativação
(tempo de resposta) é dado aproximadamente pela soma dos
tempos de atraso de propagação de cada FF. Também podem
ocorrer glitches (pulsos não desejados), se usado decodificadores
para indicar a ocorrência de uma determinada saída (contagem).

V . 2 00 4 Pá g . 1
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

Contador assíncrono crescente

Um circuito típico de um contador assíncrono crescente construído


com FF do tipo JK é mostrado na Fig. 5-1. Os FF JK estão com
ambas entradas J e K permanentemente em nível alto, estando
configuradas portanto como FF tipo T. Cada FF é disparado pela saída Q
do FF anterior.

Fig. 5-1 Contador assíncrono crescente

Clock

0 1 0 1 0 1 0 1 0 1 0

0 0 1 1 0 0 1 1 0 0 1

0 0 0 0 1 1 1
Fig. 5-2 Diagrama de tempo do contador assíncrono crescente
1 0 0 0
clock D C B A Decimal Estado
0 0 0 0 0 0 0
1
2
0
0
0
0 0
0
0 0
1
0 0
1
0
0 1
2
0 1
2
0 1 1 1
3 0 0 1 1 3 3
4 0 1 0 0 4 4
5 0 1 0 1 5 5
Estado 6 0 1 1 0 6 6
7 0 1 1 1 7 7
8 1 0 0 0 8 8
9 1 0 0 1 9 9
10 1 0 1 0 10 10
11 1 0 1 1 11 11
12 1 1 0 0 12 12
13 1 1 0 1 13 13
14 1 1 1 0 14 14
15 1 1 1 1 15 15
16 0 0 0 0 0 0
17 0 0 0 1 1 1
18 0 0 1 0 2 2

Fig. 5-3 Estados do contador assíncrono crescente MOD-16

V . 2 00 4 Pá g . 2
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

O contador tem como conteúdo (estado interno) a contagem do número de


transições negativas do clock, de forma que quando ocorre uma transição
o conteúdo é incrementado de uma unidade. O conteúdo do contador é
dado pelo número binário DCBA, onde A é o bit LSB (bit menos
significativo) e D é o bit MSB (bit mais significativo).

O modulo (MOD) de um contador é o seu número de estados distintos,


portanto, o módulo de um contador com N FF pode ser no máximo o
número de possíveis saídas ( 2N ). A Fig. 5-3 mostra os estados de
contagem de um contador assíncrono com 4 FF (4 bits). Podemos
perceber que após 16 transições de clocks o contador reinicia a contagem.
Por isso, este contador é de MOD-16, ou seja, tem 16 estados distintos
(00002 até 11112).

Nos contadores assíncronos, a freqüência do clock é dividida por 2 em


cada FF, ou seja: na saída A temos clock/2, e na saída D temos clock/16.
Portanto, os contadores assíncronos são divisores de freqüência e no
último FF a freqüência de clock é dividida pelo módulo do contador.

Contadores com módulo < 2 N

Para obter um contador com módulo menor do que 2N é necessário


adicionar um circuito decodificador para reiniciar a contagem antes de
chegar ao valor máximo (ou mínimo). A Fig. 5-4 mostra um contador MOD-
6. Se não houvesse a porta NAND ligada nas entradas CLR dos FF o
módulo do contador seria 8. A seqüência de estados do contador MOD-6 é
mostrada nas Fig. 5-5 e Fig. 5-6. Note que na transição do 6º clock o
estado do contador passa temporariamente pelo estado (1102), o qual faz
com que a saída da porta NAND passe para o estado BAIXO, causando o
CLR nos FF, e conseqüentemente levando o contador para o estado
(0002).

V . 2 00 4 Pá g . 3
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

Fig. 5-4 Contador assíncrono com módulo < 2N

clock

Fig. 5-5 Diagrama de tempo do contador com módulo < 2N

clock C B A Decimal Estado


0 0 0 0 0 0
1 0 0 1 1 1
2 0 1 0 2 2
3 0 1 1 3 3
4 1 0 0 4 4
5Estado
*6
1
1
0
1
1
0
5
6
5
6
*6 0 0 0 0 0
7 0 0 1 1 1
8 0 1 0 2 2
Fig. 5-6 Estados do contador assíncrono crescente MOD-6

O diagrama de transição de estados do contador de 3 bits MOD-6 é


mostrado na Fig. 5-7. No diagrama de transição as linhas contínuas
indicam a passagem pelos estados estáveis (0002→1012) e as linhas
tracejadas indicam a passagem pelos estados temporários (1102). O
estado (1112) embora possível não é atingível.

000
estado não
atingível 111 0 001
1

estado
temporário 110 6
2 010
Fig. 5-7 Diagrama de transição de estados de um contador MOD-6

Para a construção de um contador módulo X menor que o módulo


5 as seguintes etapas:
máximo, o procedimento a ser seguido deve seguir 3
101 011
4
V . 2 00 4 100 Pá g . 4
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

• Determinar o menor número N de FF tal que 2N ≤ X.


Exemplo: MOD-12 → N = 16.
• Conectar a porta NAND nas entradas assíncronas CLR de
todos os FF. Se 2N = X, não é necessário conectar nada a entrada

CLR ;
• Conectar as saídas que estarão em ALTO na contagem X, na
porta NAND.
Exemplo: 12 = 11002 D = 1 e C = 1, conectar D e C a porta NAND.

Contadores de década

Os contadores de década (ou decádico) são contadores que possuem 10


estados distintos, não importando a seqüência de contagem. Quando um
contador decádico realiza a contagem em seqüência binária crescente de
00002 a 10012 (0 a 9), ele é chamado de contador BCD.

Contador assíncrono decrescente

Os contadores que contam progressivamente a partir do zero são


denominados contadores crescentes (ou ascendentes). Já os contadores
que contam do valor máximo até zero são chamados decrescentes (ou
descendentes). A Fig. 5-8 mostra a configuração para um contador
decrescente construído com FF do tipo JK. A configuração é
semelhante a do contador crescente, com a única diferença de
cada FF é disparado pela saída Q no lugar de Q .

Fig. 5-8 Contador assíncrono decrescente

A Fig. 5-9 mostra o diagrama de tempo das saídas do contador, enquanto


que a Fig. 5-10 mostra a contagem das transições do clock e os estados
correspondentes ao contador. O diagrama de estados do contador
decrescente é mostrado na Fig. 5-11(b), enquanto que o diagrama do
contador crescente é mostrado na Fig. 5-11(a). Note que nos dois
diagramas o contador passa por todos os estados.

V . 2 00 4 Pá g . 5
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

Fig. 5-9 Diagrama de tempo do contador assíncrono decrescente

Clock C B A Decimal Estado


0 0 0 0 0 0
1 1 1 1 7 1
2 1 1 0 6 2
3 1 0 1 5 3
4 1 0 0 4 4
5 0 1 1 3 5
6 0 1 0 2 6
7 0 0 1 1 7
8 0 0 0 0 0
9 1 1 1 7 1
10 1 1 0 6 2
Fig. 5-10 Estados do contador assíncrono decrescente MOD-8

000 000

111 0 001
001 0 111
7 7
1 1

110 6 001 62 010 2


(a) crescente (b) decrescente

Fig. 5-11 Diagrama de transição de estados do contador MOD-8.

5 3
Contador assíncrono ascendente-descendente
5 3
101 011
011 101
4 4
O contador assíncrono ascendente-descendente, também chamado de
reversível, é uma combinação 100
dos contadores anteriormente vistos.100
Ele
tem os FF conectados conforme mostra a Fig. 5-12. Nesta configuração a
lógica de portas permite que o contador tenha dois modos de operação
distintos:

V . 2 00 4 Pá g . 6
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

• Modo de contagem ascendente: UP = 1 e DOWN = 0. Os FF B


e C são disparados pelas saídas não complementares do FF
anterior ( Q )

• Modo de contagem descendente: UP = 0 e DOWN = 1. Os FF B


e C são disparados pelas saídas complementares do FF anterior (

Q)

UP

CLK

Fig. 5-12 Contador assíncrono ascendente-descendente

Atrasos de propagação de contadores assíncronos

Em um contador assíncrono cada FF é disparado pela saída de um FF


anterior. Essa característica traz como desvantagem o acumulo dos
DOWN
tempos de atraso de propagação. Isso pode ser visto na Fig. 5-13. Ao

passar por um FF, o sinal de clock sofre um atraso de propagação t PD e

esse efeito é somado até o último FF, gerando um atraso total de N ´ tPD ,
onde N é o número de FF.

Fig. 5-13 Atrasos de propagação em contadores assíncronos

Para que um contador assíncrono funcione de modo confiável é


necessário que o atraso total de propagação seja menor que o período de

V . 2 00 4 Pá g . 7
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

clock usado ( Tclock ³ N ´ tPD ), ou ainda, em termos de freqüência máxima,

1
que fmax = .
N ´ tPD

5 .2 Contadores síncronos

Como vimos, o atraso de propagação dos FF dos contadores assíncronos


limita a sua freqüência máxima. Esse problema pode ser resolvido fazendo
com que os FF mudem o estado de suas saídas no momento em que
ocorre a transição de clock. Essa configuração caracteriza os contadores
chamados de síncronos, sendo mostrada na Fig. 5-14.

Contador síncrono ascendente

Fig. 5-14 Contador síncrono ascendente

A análise da lógica do circuito do contador mostra que os FF do tipo JK


somente estão no estado TOOGLE (J = 1 e K = 1) quando todas as saídas
dos FF anteriores estão em nível ALTO. Como o sinal de clock é comum a
todos os FF, o atraso de propagação do contador será o atraso de um FF
somado ao atraso das portas AND

atraso total = tPD (FF ) + tPD ( AND ) .

Desta forma nesse tipo de contador o atraso não depende do número de


bits, mas apenas da tecnologia utilizada. Por outro lado, como o atraso de
propagação é menor, o contador síncrono pode trabalhar com freqüências
maiores que o contador assíncrono.

Contadores síncronos decrescentes

Do mesmo modo que os contadores assíncronos, os contadores síncronos


podem contar de forma decrescente. Para isso devemos basta usar as

V . 2 00 4 Pá g . 8
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

saídas Q no lugar vez das saídas Q na lógica de habilitação das entradas


J e K.

Contadores com carga paralela

Os contadores podem contar a partir de um valor predeterminado pelo


usuário. Nesses contadores o estado inicial de cada FF pode ser
determinado através das entradas CLR (Q→0) e PRE (Q→1). A Fig. 5-15
mostra circuito de inicialização de um FF. Quando LOAD é BAIXO, o FF
funciona normalmente. Quando LOAD é ALTO, o valor de D é
armazenado na saída do FF através das entradas assíncronas (que não
dependem do clock).

Fig. 5-15 Circuito de carga

Se fizermos isso para cada flip-flop do contador poderemos predeterminar


o valor inicial a ser incrementado. Esse processo é conhecido como carga
paralela porque é realizado simultaneamente em todos os FF do contador.
Um exemplo prático de um contador síncrono crescente-decrescente de
MOD-16 com carga paralela é o 74LS193/74HC193. O circuito de carga
pode ser utilizado tanto nos contadores síncronos como nos assíncronos.

Contador síncrono crescente-decrescente

A construção de um contador síncrono crescente-decrescente é feita de


forma semelhante a mostrada para o contador assíncrono.

Para analisar um contador síncrono crescente-decrescente com carga


paralela, utilizamos o circuito integrado 74LS193, o qual possui as
seguintes características:
• É um contador síncrono de 4 bits e módulo 16, com saídas Q A,
QB, QC, QD

V . 2 00 4 Pá g . 9
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

• As entradas DOWN e UP são entradas de clock. A aplicação do


sinal a uma dessas entradas determina se a contagem será
crescente ou decrescente;
• A entrada assíncrona de CLR (limpar) zera o contador (00002);
• A entrada assíncrona LOAD (carregar) permite determinar o
valor inicial de contagem (DCBA) através das entradas A, B, C e
D. .
• As saídas CARRY (vai um) e BORROW (empresta um)
indicam o reinicio da contagem crescente (15→0) e
decrescente(0→15), respectivamente.

Fig. 5-16 Diagrama funcional do 74LS193

V . 2 00 4 P ág . 10
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

5 .3 Aplicações com contadores

Contadores BCD

Os contadores BCD são bastante usados em circuitos onde pulsos devem


ser contados e mostrados em um display. A Fig. 5-17 mostra um arranjo
de contadores BCD que realiza a contagem de 000 a 999.

Fig. 5-17 Contador BCD de 000 a 999

Inicialmente todos os contadores estão em 0 e o display mostra 000. A


cada borda de descida do clock, o contador de unidades é incrementado e
o valor do contador é mostrado no display. Quando o valor atinge 009
(10012), a próxima transição de descida do clock fará com que o contador
de unidades retorne para 0. Nesse momento ocorrerá uma transição de 1
para 0 (borda de descida) da saída D desse contador, a qual está ligada a
entrada de clock do contador de dezenas. Essa transição da saída D do
contador de unidades faz com que o contador de dezenas seja
incrementado e o display passa a mostrar o valor 010. As contagens
prosseguem até atingir 999. Nesse estado com mais uma transição de
descida do clock os contadores reiniciam com 000.

Contadores como divisores de freqüência

Uma outra aplicação de contadores é geração digital de um sinal de clock

de menor freqüência ( fclk ) a partir de uma onda quadrada de freqüência

superior ( fosc ). Usando a característica de divisão de freqüência dos


contadores, determina-se a contagem N que o contador deve realizar

V . 2 00 4 P ág . 11
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

N = fosc / fclk .

Em seguida configura-se o contador para realizar N contagens. O sinal de


saída do último estágio do contador é um sinal que tem a freqüência

desejada ( fclk ). Esse sinal pode não ser uma onda quadrada, mas isso
pode ser resolvido fazendo uma contagem N / 2 , seguido de um divisor
por 2 (FF do tipo T).

Exemplo:

Deseja-se obter uma freqüência de 1Hz (1 segundo), a partir de um sinal


digital com freqüência de 60Hz obtido a partir da rede de energia elétrica.

N = fosc / fclk = 60 /1 = 60

Se não houver nenhuma restrição quanto a forma do sinal, basta dividimos


diretamente o sinal de 60Hz por 60 e obter o sinal de 1 Hz.

60 Hz Contador 1 Hz

MOD-60
No entanto, para obter um sinal quadrado de 1 Hz, é necessário dividimos
primeiro o sinal de 60Hz por 30 e em seguida dividir esse sinal por 2 para
obter o sinal de 1Hz.

60 Hz Contador 2 Hz FF tipo
MOD-30 (Diviso
5 .4 Circuitos integrados de contadores

Existem vários circuitos integrados de contadores, tanto TTL como CMOS.


Nos Datasheet os contadores assíncronos são simplesmente identificados
como COUNTERS, enquanto que os contadores síncronos são
identificados como SYNCHRONOUS COUNTERS. A seguir são
mostrados as pinagens e os diagramas de alguns contadores.
• 74XX90 – Contador assíncrono decádico
• 74XX92 – Contador assíncrono divisor por doze
• 74XX93 – Contador assíncrono binário de 4 bits
• 74XX73 – 2 FF do tipo JK para construir contadores síncronos ou assíncronos.
• CD4040 – Contador assíncrono binário de 12 bits

V . 2 00 4 P ág . 12
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

• 74XX163 – Contador síncrono binário de 4 bits


• 74XX169 – Contador síncrono binário de 4 bits crescente-decrescente
• 74XX190 – Contador síncrono decádico de 4 bits crescente-decrescente
• 74XX390 – Duplo contador assíncrono decádico
• 74XX393 – Duplo contador assíncrono binário de 4 bits

V . 2 00 4 P ág . 13
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 14
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 15
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 16
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 17
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 18
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 19
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 20
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 21
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 22
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 23
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 24
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

V . 2 00 4 P ág . 25
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

5 .5 Referências bibliográficas

1. Baú, N.. Apostila de Eletrônica Digital: Contadores, ETFSC,1999.

2. Montebeller, S.J. Apostila de Eletrônica II, FACENS.

3. Digital Logic: Pocket Data Book, Texas Instruments, 2003.

4. Digital Logic: Datasheet, Texas Instruments, 2003.

V . 2 00 4 P ág . 26
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

5 .6 Exercícios

a) Para o contador mostrado abaixo determine e o seu módulo e a tabela


funcional? Qual tipo de contador ele representa: síncrono ou assíncrono?

CLR
A
CLK

B
Tabela funcional
Clock Contagem C B A
0 0 0 0 0
1
2
3
4
5
6
7
8
9
C
10
11
12
13
14
15

V . 2 00 4 P ág . 27
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

2) Para o contador mostrado abaixo determine e o seu módulo e a tabela


funcional? Qual tipo de contador ele representa: síncrono ou assíncrono?

clkB

clkA clk clk clk

clr Tabela funcional


Clock Contagem C B A
0 0 0 0 0
1
2
3
4
5
6
7
8
9
10
11 A B C
12
13
14
15

3) Configure utilizando o contador de 4 bits, um contador de MOD-11. Faça o


seu diagrama de estados e sua tabela funcional. Utilize o diagrama em
blocos abaixo. Lembre-se que a entrada CLR é assíncrona.

D C B A

CLK

CLR
V . 2 00 4 P ág . 28
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

4) Qual o modulo do contador (CD4040) configurado na figura abaixo?


Lembrete: o CLR é ativo ALTO.

CLK
(100kHz)

+5V

5) Na questão anterior qual é a freqüência do sinal CLR?

6) Na questão anterior qual é a freqüência do sinal do pino QE?


0V

7) Configure utilizando os contadores de 4 bits, um contador de MOD-60.


Utilize o diagrama em blocos abaixo. Lembre-se que as entradas CLR são
assíncronas.

V . 2 00 4 P ág . 29
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

8) Configure um contador de MOD-60 usando o CI 74LS393. Utilize o


diagrama abaixo. O CLK corresponde as entradas A (pinos 13 e 1).
Acrescente as portas (E, OU, INVERSORAS) que forem necessárias para
configurar corretamente o contador. Lembrete: 1) alimenta corretamente o
CI. 2) as entradas CLR do 74LS393 são assíncronas. Se puder verifique
o funcionamento usando um simulador de circuitos (EWB 5.2 ou MULTISIM
2001)., ou montando o circuito no Laboratório de Alunos.

9) Na questão anterior qual será a freqüência do sinal CLR se o clock for de


1,8MHz?

10) Na questão anterior qual será a freqüência do sinal da saída QB do segundo


contador se o clock for de 1,8MHz?

V . 2 00 4 P ág . 30
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

11) Configure o contador 74LS163 para realizar a contagem crescente de 0 a 15


MOD-16. Faça o diagrama de estados correspondentes.

12) Configure o contador 74LS163 para realizar a contagem crescente de 0 a 12


MOD-13. Faça o diagrama de estados correspondentes. Lembrete: a
entrada CLR do 74LS163 é síncrona.

V . 2 00 4 P ág . 31
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

13) Configure o contador 74LS163 para realizar a contagem crescente entre 6


(0110) e 12 (1100) incluindo os dois extremos. Faça o diagrama de estados
correspondentes.

14) Configure o contador 74LS190 para realizar a contagem decrescente de 15 a


0 MOD-16. Faça o diagrama de estados correspondentes. Lembrete: a
entrada CTEN deve estar em alto para que a contagem ocorra.

V . 2 00 4 P ág . 32
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

15) O que deve ser feito no circuito anterior para que o contador conte em ordem
crescente?

16) Faça um diagrama em blocos representando os contadores utilizados para


obter a freqüência de 360Hz a partir de um sinal digital de 28,8kHz. Quais
circuitos comerciais de contadores você utilizaria para implementar este
divisor de freqüência?

17) Faça um diagrama em blocos representando os contadores utilizados para


obter as freqüências de 480Hz e 1440Hz a partir de um sinal digital de
28,8kHz.

18) Faça um diagrama em blocos representando os contadores utilizados para


obter uma onda quadrada de 4250Hz a partir de um sinal digital de 1,44MHz.
Se não for possível obter o valor exato, obtenha o valor mais próximo
possível e informe qual é o valor da freqüência obtida.

V . 2 00 4 P ág . 33
CURS O DE E L E TRÔ NI CA DI G I TA L CE F E T / S C

19) Implemente o circuito projetado na questão anterior utilizando FF JK para o


divisor por 2 e o 74LS393 para a outra divisão. Acrescente as portas (E, OU,
INVERSORAS) que forem necessárias para configurar corretamente o
contador.

V . 2 00 4 P ág . 34

Você também pode gostar