Você está na página 1de 6

MEMORIAL DE CÁLCULO:

DIMENSIONAMENTO DE INVERSOR DE FREQUÊNCIA


TRIFÁSICO PWM E CIRCUITO DE GATE DRIVE

Matheus Andrade das Virgens


us ≔ 10 -6 ⋅ s mΩ ≔ 10 -3 Ω uF ≔ 10 -6 F pF ≔ 10 -12 F uA ≔ 10 -6 A

Dimensionamento inversor:

- Dados carga (motor trifásico):

VRMS ≔ 49 V IRMS ≔ 2.8 A P ≔ 0.2 kW fm ≔ 50 Hz

τmotor ≔ 0.65 N ⋅ m n ≔ 3000 ⋅ rpm KI.partida ≔ 10

Ki.partida = Relação corrente de partida x corrente nominal

- Requisitos de projeto para inversor:

ma ≔ 0.9 DHTi ≔ 10% fPWM ≔ 50 kHz

DHTi = distorção harmônica total de corrente pico a pico

- Cálculos para inversor:


fPWM
mf ≔ ――= 1000 Taxa de modulação em frequência
fm

VL ≔ VRMS IL ≔ IRMS Tensão e corrente de linha

Iϕ ≔ IL Corrente de fase (carga alimentada em


estrela)
VRMS ⋅ ‾‾
2
Vcc ≔ ―――― = 76.996 V Tensão CC de alimentação da ponte
ma

Vm ≔ VRMS ⋅ ‾‾
2 = 69.296 V Tensão de pico

Vo ≔ Vm Tensão da harmônica

Im ≔ IRMS ⋅ ‾‾
2 = 3.96 A Corrente de pico
DHTi
Io ≔ IRMS ⋅ ―― = 0.14 A Corrente da harmônica
2
Valor de impedância da carga:
‾‾‾‾‾‾‾‾‾‾‾‾
⎛ Vo ⎞ 2 2
⎜―⎟ - Rload
P ⎝ Io ⎠
Rload ≔ ―― = 8.503 Ω Lload ≔ ―――――― = 1.575 mH
3 ⋅ Iϕ 2 2 ⋅ π ⋅ fPWM

Dimensionamento circuito Gate Drive

- Requisitos de projeto para transistor:

1. Tensão de saturação deve ser 50% VDS.mín ≔ 1.5 ⋅ Vcc = 115.494 V


que Vcc

2. Corrente de dreno deve ser 50% que Ipartida ≔ 1.5 ⋅ Im ⋅ KI.partida = 59.397 A
a corrente de partida

3. Canal N
- Parâmetros transistor:

Ÿ Escolheu-se o FET TK72E12N1

- Parâmetros máximos absolutos:

VDSS ≔ 120 V RDSon ≔ 4.4 mΩ

- Características Térmicas:
83.3 °C
Rja ≔ ――― Resistência junção - ambiente
W

0.49 °C
Rca ≔ ――― Resistência "case" - ambiente
W

- Características Elétricas:

Rgate.in ≔ 2.4 Ω VGSmín ≔ 10 V Vth ≔ 4 V Vth.mín ≔ 2 V

IDSS ≔ 10 uA Drain leakege current

IGSS ≔ 0.1 uA Gate leakege current

Ciss ≔ 8100 pF Crss ≔ 30 pF Coss ≔ 1200 pF

Trise ≔ 33 ns Ton.delay ≔ 64 ns Tfall ≔ 37 ns Toff.delay ≔ 120 ns

QGATE ≔ 130 nC Qgs ≔ 44 nC Qgd ≔ 34 nC QSW ≔ 52 nC

- Requisitos para Gate drive:


QGATE ≔ 130 nC Qgs ≔ 44 nC Qgd ≔ 34 nC QSW ≔ 52 nC

- Requisitos para Gate drive:

fPWM = 50 kHz Frequência do sinal PWM/portadora

Tdead.time ≔ 1 us Dead time programável

VDD ≔ 12 V Tensão de alimentação do Gate Drive

V
ΔV ≔ 5% ― Ripple de tensão (requisito para HIP4086)
V
1
TPWM ≔ ――= 20 us
fPWM
tsw ≔ 2% ⋅ TPWM = 400 ns Tempo de chaveamento desejado para o semicondutor

- Paramêtros Gate Drive

IQBS ≔ 225 uA "Bootstrap circuit quiescent current"

ILK ≔ 50 uA "Offset supply leakege current "

"Peak pull-up turn-on/off current":

Ion.máx ≔ 0.5 A "peak turn-on current on High Gate Drive Output"

Ioff.máx ≔ 1.1 A "peak turn-on current on Low Gate Drive Output"

QLS ≔ 3 nC Carga requerida para filtros internos de 'level shift' = 3 nC


for all HV gate drivers"

Parâmetros específicos do HIP4086:

Qgate ≔ 62 nC Carga total do gate

IHB ≔ 0.1 uA "Worst case high-side driver current when xHO = high"

- Requisitos diodo bootstrap:

1. Seja adqueado para chaveamento = exemplo: ultra-fast, schottky


2. Tensão de "breakdown" tem que ser superior a Vcc
3. Suporte corrente do circuito de bootstrap (2A ~ 4A)

- Parâmetros diodo bootstrap:

Ÿ Escolheu-se o diodo schottky SK310A-TP

VF ≔ 0.7 V ILKDIODE ≔ 10 uA

- Requisitos capacitor bootstrap:


- Requisitos capacitor bootstrap:
1. Suporte a tensão do circuito de Bootstrap (Vdd) e a respectiva corrente

Nota:
- Caso o capacitor seja cerâmico, a sua corrente de fuga é nula
- Geralmente possui valor entre 100nF e 570nF

- Parâmetros capacitor bootstrap:

Ÿ Escolheu-se um capacitor cerâmico

ILKCAP ≔ 0 A Corrente de fuga

- Cálculos para circuito de Gate Drive:

Tdead.time
D ≔ 1 - ―――= 95% Duty cycle máximo
TPWM

τ ≔ ((1 - D)) ⋅ TPWM = 1 us Tempo mínimo (pior caso) de carregamento


para Cboot

- Capacitor de Bootstrap:

Método Internacional Rectifier:

QTOTAL ≔ QGATE + ⎛⎝ILKCAP + IGSS + IQBS + ILK + ILKDIODE⎞⎠ ⋅ τ + QLS = 133.285 nC

ΔVBOOT ≔ VDD - VF - VGSmín = 1.3 V

QTOTAL
CBOOT ≔ ―――= 102.527 nF
ΔVBOOT

Nota: Caso não esteja na faixa ideal, é necessário fazer ponderação


(multiplicar Cboot por 3 a 10)

Método datasheet HIP4086:

Qc ≔ Qgate + TPWM ⋅ ⎛⎝IHB + IGSS⎞⎠ = 62.004 nC


Qc
CBOOT2 ≔ ――― = 103.34 nF
ΔV ⋅ VDD

- Resistor de Bootstrap:
τ
RBOOT ≔ ――― = 9.754 Ω Resistor de bootstrap: valor
CBOOT entre 5R a 10R.
τ
RBOOT ≔ ――― = 9.754 Ω Resistor de bootstrap: valor
CBOOT entre 5R a 10R.
τ
RBOOT2 ≔ ――― = 9.677 Ω
CBOOT2

- Resistor de GATE com o MOSFET ligado:

Qgs + Qgd
Ig.avr ≔ ――― = 0.195 A Corrente média do gate
tsw

VDD
Rdrv.on ≔ ――― = 24 Ω Resistência equivalente do gate drive
Ion.máx

VDD - Vth
Rtotal ≔ ―――― = 41.026 Ω Resistência equivalente = Rg + Rdrv
Ig.avr

Rg.on ≔ Rtotal - Rdrv.on = 17.026 Ω Resistência do gate

Nota: É recomendado que haja um Rg.on de valor menor que 50R.

- Resistor de GATE com o MOSFET desligado:


VDD
Rdrv.off ≔ ――― = 10.909 Ω Resistência equivalente do gate drive
Ioff.máx

Vth
Rtotal ≔ ――= 20.513 Ω Resistência equivalente = Rg + Rdrv
Ig.avr

Rg.off ≔ Rtotal - Rdrv.off = 9.604 Ω Resistência do gate em série com diodo

Nota:
- É recomendado que haja um Rg.off de valor menor que 47R.
- Em caso em que a taxa dV/dt não é constante, Ig pode ser
aproximado para Crss*dV/dt

Cálculo da dissipação de potência:

VDS.máx ≔ Vcc ID.max ≔ Im = 3.96 A

VDS.sat ≔ RDSon ⋅ ID.max = 0.017 V IDSS = 10 uA Corrente de fuga

Ton ≔ 2 ⋅ ⎛⎝Ton.delay + Trise⎞⎠ = 194 ns

Toff ≔ 2 ⋅ ⎛⎝Toff.delay + Tfall⎞⎠ = 314 ns

Pon ≔ D ⋅ VDS.sat ⋅ ID.max = 65.542 mW Perda com transistor ligado

Poff ≔ ((1 - D)) ⋅ VDS.máx ⋅ IDSS = 0.038 mW Perda com transistor desligado
Pon ≔ D ⋅ VDS.sat ⋅ ID.max = 65.542 mW

Poff ≔ ((1 - D)) ⋅ VDS.máx ⋅ IDSS = 0.038 mW Perda com transistor desligado
VDS.sat ⋅ ID.max
Psw.on ≔ ――――― ⋅ ⎛⎝Ton + Trise⎞⎠ = 19.576 mW Perdas por chaveamento
2 ⋅ tsw

VDS.sat ⋅ ID.max
Psw.off ≔ ――――― ⋅ ⎛⎝Toff + Tfall⎞⎠ = 30.27 mW
2 ⋅ tsw
Ptotal ≔ Pon + Psw.on + Poff + Psw.off = 115.428 mW Perda total em um período
(Tpwm)

Resistência térmica em ºC/W , Temperaturas em ºC

Tj ≔ 100 °C Temperatura de junção (entre -55 a +175)

TA ≔ 25 °C Temperatura ambiente

Tj - TA
Pd ≔ ――― = 210.408 mW Máxima dissipação de potência
Rja

Como Pd>Ptotal não há a necessidade de dissipadores