PROJETO DE SISTEMAS DIGITAIS (1° SEMESTRE 2006) UM ELEVADOR DE 3 PAVIMENTOS (T, Al, A2) Especificagdes prim: * Priovidade para subir ou descer + Comando para chamada em cada pavimento ( dentro e fora do elevador ) ¢ Temporizagdo minima de parada para cada andar ( 10 Seg ) Especificagdes secundérias Contador Up/Down indica estado do elevador. Utilizar Jarchs para memorizar cada chamada, * Realizar o projeto utilizando maquina de estados. Temporizagdes devem ser geradas a partir de um astavel implementado com 555. latch -p conymts de Flip-Flop 'stetch > 74 95 Cortedor > 190,13) Tas FR s - HLt6 fate * 1 2, oxtadres 2480 comparedor —> F485 Tal eren decodificador ~> ISS ov ISB 33 \ eae Ex Upboe [DT [re a Lah Jd o bE clear Fy f 4 1 2 dear FF : Main oe +) 2. —>clear Fy ‘Comando ove | _fecubtstwe 4 Geragio do Up/Down =, = ias 0 2S |—— an compare lr —-2 | sae, [or] Contador UyDown astavel - SBS ss ff “aes 480 clevedor 431 FLEVADOR Diagn Fusional do Proje 334 “Tecod (ea der entrada Qy Q MAQUETE DO ELEVADOR © 6 Terres oy Sendar S —> 1 Bit para ligar/desligar motor do elevador 1 E doo elena 5 CTEN do 74191 da maquete side Os Q “ E —® 1 Bit para subida ou descida do ctevator 5 “Ss UID do 74191 da maquete C —* _ Pulso por andar emitido pela maquete Entrada de clock do contador up/down para indicagao de andar. TABELA DE ESTADOS DO ELEVADORPrioridade para atendimento na descida ou subida: Down (U/D=0) Est, atual upcrs.cHacm YB, CAR, CHL, CHO a Tf oT Tet wt al T | Sexy, 4 Al ar] sot AL Al Az T Ar Al al [ar x x x | x x ¥ ¥ l Ms UP (UID=!) [1000 [Toor Toro; toi | 1100 | tor | iio TT [Tx x x | x x a ¥ x | Al ar | Ar a | AD | Ai ma | a T | a, | mM, a) AD | A AP “| | © CH3. - chamada para o segundo andar (A2) CH2 - chamada para o primeiro andar ( Al ) CHI - chamada para o térreo (T) a WW Creustamater . come =» gens @ das.ufsc. be Orientacdo Para o Desenvolvimento do Projeto —» Frogs @ dag ufse. br2. Roteiro, # Projeto do Circuito no Papel * Simulagtio do mesmo para depuragio de erros * Apresentagiio para 0 professor no sentido da liberagao de componentes # Implementagio ¢ testes. Trabalho escrito ‘© Introdugo sobre o tema ‘© Diagrama em blocos completo do circuito # Projeto dos médulos do circuito (No projeto d Maquina de Estados fazer aparecer diagramas de estados, tabelas de transig&o, etc) Integragdo dos médulos (apresentar circuito completo) Conelusdes Apresentagao Entrega do trabalho escrito + Defesa oral com todos os membros do grupo (uso do quadro e bancada para apresentagao) Prazo limite para defesa : 1 (uma) semana antes do termino do semestre letivo