INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DO

MARANHÃO

MAYRON MARTINS DA SILVA

MEMÓRIAS EEPROM, SRAM E DRAM

SANTA INÊS – MA
2019
 Mayron Martins Da Silva

MEMÓRIAS EEPROM, SRAM E DRAM

Pesquisa Acadêmica apresentada à disciplina de

Circuitos Lógicos II, do curso de Engenharia de
Computação, do Instituto Federal de Educação,
Ciência e Tecnologia do Maranhão como requisito
parcial a obtenção de uma média final referente ao
semestre vigente
Professor: Robert Oliveira Nunes

SANTA INÊS – MA
2019
 Pode-se conceber memória, segundo Caetano (2012, p.43), como um “dispositivo físico
capaz de armazenar e recuperar uma configuração elétrica em um “conjunto de fios””. Isto é, a
medida em que se observa uma lógica entre a troca de bits realizada em tal processo,
armazenamento e obtenção de dados, é possível dizer que há um estado de memorização
ocorrendo. Como praxe, tem-se três possibilidades dentro do sistema que incorpora a memória:
selecionar, ler ou escrever bits. Para que a leitura ou a escrita de informações possa ocorrer é
necessário inicialmente que “algo” seja selecionado; neste sentido, temos que este “algo”
deverá encontrar-se em “algum lugar”. A este lugar denominamos endereço e a este algo, dados.
Desta forma, para que uma memória possa realizar seu trabalho um endereço deverá estar
selecionado para que a informação contida nele possa ser alterada ou não. Observa-se tal
comportamento na figura 1 abaixo, em que W representa write (escrever), R read (ler) e S select
(selecionar), todos partes do controle da memória; além disso ainda é possível notar o conjunto
iniciado por A e o por D, representando os endereços e as informações, respectivamente.
FIGURA 1 – Compreensão de Memória
W D0
D1
CONTROLE R
D2
S Memória D3
D4 DADOS
A0
D5
ENDEREÇO A1
D6
A2
D7

Reproduzido pelo autor com base em Caetano (2012, p.47)

A velocidade e a forma como os dados se comportam na memória as distinguem e
possibilitam diversas aplicações, cabendo destacar as duas categorias mais comuns: ROM e
RAM. A primeira caracteriza-se pela não volatilidade de trabalho, isto é, mesmo que a fonte de
alimentação necessário para seu funcionamento esteja desligada, os bits anteriormente gravados
perduram, possibilitando, assim, a obtenção futura das informações. Contudo, essa disposição
possui um preço, a lentidão no processamento, inconveniente em diversas ocasiões. Quanto à
segunda, tem-se uma maior velocidade de leitura e gravação de dados em comparação à
primeira, mas proporcionalmente seu preço por bits é extremamente elevado, o que leva a
produção e compra de uma quantidade menor de espaço.

Neste sentido, deve-se destacar três memórias pertencentes aos dois grandes grupos:
EEPROM, SRAM e DRAM. A primeira não é volátil, mas possui velocidade
consideravelmente rápida, por esta razão pode ser utilizada tanto como memória principal (para
armazenamento de médio prazo, isto é, com dados com alguma frequência de utilização) quanto
para secundária (armazenagem a longo prazo e pouca frequência de uso). Enquanto as duas
restantes são voláteis e podem ser usadas na memória principal; contudo, por a SRAM ser
consideravelmente mais rápida (tendo em vista seu processo de funcionamento) pode ser
utilizada também para Registradores e Cache (utilização frequente pelo dispositivo, por isso
possuem curto prazo de armazenagem) em uma máquina. Entretanto, todas as três possuem
uma característica em comum desde sua criação, o modo como os dados são escritos ou
apagados; isto é, dá-se por meio de uma operação elétrica alterável, sem a necessidade de
remoção do material para definir alterações.b

Segundo Caetano (2002, p.46) o que diferencia uma memória SRAM de uma DRAM,
na prática, é primordialmente o processo como operam, isto é:
A SRAM é um dispositivo que basta estar ligado para preservar seus dados; a DRAM,
por outro lado, exige que de tempos em tempos seja feita uma "simulação de leitura"
em cada região da memória, para garantir que ela não seja perdida, em um processo
chamado refresh. Como a maioria das memórias permite apenas um acesso por vez,
isto é, ela só permite que um endereço de memória seja acessado de cada vez, durante
o momento em que o refresh está sendo executado a memória DRAM fica
indisponível para o processamento e, por essa razão, ela acaba sendo, no geral, mais
lenta que a SRAM.
REFERÊNCIAS
CAETANO, Daniel. Arquitetura e Organização de Computadores. 2012. Disponível em:
<http://www.caetano.eng.br/home/getfile.php?fn=2012_Eng_-
_ArquiteutraEOrganizacaoDeComputadores_-_o2011.pdf>. Acessado em: 18 de dezembro de
2019.