Sistemas Digitais para Computação Roteiro da 19 a aula

Referência ao Programa: Circuitos Combinacionais

• Circuitos Multiplexadores e Decodificadores de endereço

Referência Livro Texto: Capítulo 9.1 – 9.4 e 9.7 a 9.9

Objetivo: apresentar os Circuitos Multiplexadores; Decodificadores de Endereço; Expansão

• MULTIPLEXADORES DIGITAIS (SELETORES DE DADOS)

- Possui N entradas e apenas 1(uma) Saída

- Cada uma das N entradas pode ser um barramento de n vias (linha de dados)
- Entradas endereçamento K Selecionam uma das entradas para colocar na saída
MUX
N  potencia de 2 I0
I1
N = 2K entradas de dados I2
I3 S
I4
I5
• Multiplex de duas entradas I6
Mux 2:1
Simbologia: K
I0 M (canal de saída)
*Convenção
I1 `2:1 S
linhas de dados
A=0 S  I0
A
linhas de endereçamento A=1 S  I1
Projeto:
ou de seleção
A I0 I1 S
S = A.I 0.I1+ A.I 0.I1+ A.I 0.I1+ A.I 0 .I1
0 0 0 0  Esquema
0 0 1 0 I0
S = A.I 0 + A. I1 I0
0 1 0 1 A.I 0.I1
0 1 1 1 A.I 0.I1 I1
1 0 0 0 AI 0 0 1 I1
1 0 1 1 I1 A.I 0.I1 `00 0 0
1 1 0 0 `01 1 1
1 1 1 1 A.I 0.I1 `11 0 1 A
`10 0 1

2
• Multiplex de quatro entradas
Mux 4:1
A1 A0 S
I0 0 0 I0
I1 0 1 I1
I2 4 :.1 S 1 0 I2
I3 1 1 I3

A1 A0

I0

I1
S

I2

I3

A1 A0

EXERCÍCIOS: 1) MUX 8:1

Mux 4:1

I0 A2 A1 A0 S
I1 0 0 0 I0
I2 0 0 1 I1
I3 0 1 0 I2
I4 8 :.1 S 0 1 1 I3
I5 1 0 0 I4
I6 1 0 1 I5
I7 1 1 0 I6
1 1 1 I7

A2 A1 A0

3
2) MUX 16:1

S
8

10

11

12

13

14

15

16

4
• GERADORES DE PRODUTOS CANÔNICOS / DECODIFICADORES DE ENDEREÇOS

MUX N : 1
I0

N I1

K
2 saídas
GPC = Dec End

K entradas

Mux 2 : 1

I0

I1

A Entrada A
A
Decodificador de Endereço 1:2

5
 MUX 4 : 1

I0

I1

I2

I
3

  4 saídas
DECOD
2:4

2 entr.

6
 MUX 8 : 1

0 1 ... 6 7 8saídas

  A2
3
entradas
  A1

  A0

7
• EXPANDINDO MUX

Exemplo 1: MUX 4 : 1 com 2 : 1

2:1 A1 A0 S
0 0 I0
0 1 I1
2:1
1 0 I2
1 1 I3
2:1
Exercícios:
1. 8:1 usando 2:1,
2. 16 : 1 usando 2 : 1, 4. 8:1 usando 4:1 e 2:1, usando 4

Exemplo 2: 8:1 usando 2:1

A2 A1 A0 S
2:1 0 0 0 I0
0 0 1 I1
2:1 0 1 0 I2
0 1 1 I3
2:1 1 0 0 I4
1 0 1 I5
2:1 1 1 0 I6
1 1 1 I7
2:1

2:1

2:1

EXERCÍCIOS EM SALA NO ANEXO DA AULA 19

8
Sistemas Digitais para Computação Roteiro da 21 a aula

Referência ao Programa: Circuitos Combinacionais

• Circuitos Demultiplexadores

Referência Livro Texto: Capítulo 9.1 – 9.4 e 9.7 a 9.9

Objetivo: apresentar os circuitos Demultiplexadores; Aplicações: roteamento, conversão serie /
paralelo, sequenciamento de operações e Circuitos de Sintetização de funções booleanas

• DEMULTIPLEXADORES DIGITAIS
DEMUX
S0 =I 0

S1 = I
S2 = I
I S3 = I N
S4 = I
S5 = I
K S6 = I
n
 K linhas de seleção

Simbologia:

Canal ou
linha de DEMUX
entrada 1:N N canais de saída
K
N= 2

A k -1 A0

9
• Demux 1:2

I D 1:2 S0
Dado de entrada

S1

A  entrada de seleção

*Convenção
A = 0, S0 = I, S1 = 0
A = 1, S0 = 0, S1 = I

I
A I S0 S1 S 0= AI
0 0 0 0
0 1 1 0 S0= AI
S1=AI
1 0 0 0
1 1 0 1
S 1= AI

• Demux 1:4

D 1:4 S0
I S1
S2
S3

A1 A0

10
I
S 0 = A1 . A0 . I

S 1 = A1 . A0 . I

S 2 = A1 . A0 . I

S 3 = A1 . A0 . I

A1 A0 S0 S1 S2 S3
0 0 I 0 0 0
0 1 0 I 0 0
1 0 0 0 I 0
1 1 0 0 0 I

11
• Usando GPG

S 0 = A1 . A0 . I
I

S 1 = A1 . A0 . I

S 2 = A1 . A0 . I

S 3 = A1 . A0 . I

Decod 2:4

12
• Expansão de DeMultiplex

D 1:4 usando D 1:2

S0
A1 A0 S0 S1 S2 S3
D 1:2 S1 0 0 I 0 0 0
D 1:2
0 1 0 I 0 0
I S0 1 0 0 0 I 0
S1 1 1 0 0 0 I
S2 A2 A1 A0 S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 I 0 0 0 0 0 0 0
D 1:2 S3
0 0 1 0 I 0 0 0 0 0 0
0 1 0 0 0 I 0 0 0 0 0
0 1 1 0 0 0 I 0 0 0 0
A0 1 0 0 0 0 0 0 I 0 0 0
A1
1 0 1 0 0 0 0 0 I 0 0
1 1 0 0 0 0 0 0 0 I 0
1 1 1 0 0 0 0 0 0 0 I
Exercícios:
1) D 1:8 com D 1:2 S0

D 1:2 S1

S0

D 1:2 S1
S2

D 1:2 S3
I S0 D 1:2

S1

S2
S0

D 1:2 S3 S1
D 1:2

A2
S2

D 1:2 S3
A1

A0

13
• GERAÇÃO / SINTETIZAÇÃO DE FUNÇÕES BOOLEANAS COM MUX.
Exemplo:

1) Sintetizar a função usando mux: ̅ 𝐁𝐂 + 𝐀𝐁 + 𝐀𝐁𝐂̅

𝐀

SOLUÇÃO:

• Três variáveis três entradas de endereço A, B e C  mux 23 = 8 : 1

• Oito entradas Ii constantes = 0 ou 1

• É necessário a expansão do segundo termo para usarmos AB e C

̅ 𝐁𝐂 + 𝐀𝐁 + 𝐀𝐁𝐂̅
𝐀
̅
𝐗 = 𝐗𝐘 + 𝐗𝐘
O inverso da simplificação
1ª Redundância
𝐀𝐁𝐂 + 𝐀𝐁𝐂̅
portanto, já que o ultimo termo está repetido temos:
̅ 𝐁𝐂 + 𝐀𝐁𝐂 + 𝐀𝐁𝐂̅
𝐀

• Basta então definir (figura à seguir) as entradas Ii do Mux 8:1 convenientemente para
obtermos os termos da expressão:

̅ 𝐁𝐂 + 𝐀𝐁𝐂 + 𝐀𝐁𝐂̅
𝐀
I3=1 I7=1 I6=1

E I0=I1=I2=I4=I5=0

14
 +5V MUX 8 : 1
I0 A.B.C

I1 A.B.C

I2 A.B.C

I3 A.B.C

I4
A.B.C

I5 A.B.C

I6 A.B.C

I7 A.B.C

A
B

15
2) Sintetizar a função usando mux:

A + BC + AC + ABC
1t + 2 t + 3 t + 4 t inverso da simplificação
1a redundância: X = XY + XY

2 t = BC = A B.C + A.B.C +

3 t = AC = A B.C + A B.C +
4 t = A B.C

1t + 2 t + 3 t + 4 t

I0 = I1 = I3 = 0

II22 == II4 I5 == I6
14== I5 I6 == I7
I7 == 11

16
 +5V MUX 8 : 1

I0 A.B.C

I1 A.B.C

I2 A.B.C

I3 A.B.C

I4
A.B.C

I5 A.B.C

I6 A.B.C

I7 A.B.C

A
B

17
3) Sintetizar a função usando mux: não precisa expandir..

A B S
0 0 0
0 1 1
1 0 1
1 1 0

4:1

Interessante : usando um Mux 2:1

B = I0
S0=A 0

S 1=A I 1

= B = I1

A 18
4) Sintetizar a função usando mux:
• SOLUÇÃO: AB + BC + AC
• Três variáveis  mux 23 = 8 : 1 1t + 2t + 3t
• expansão dos termos:
1t = AB(C + C) = ABC+ABC +

2t = BC(A + A) = ABC+ABC +
3t = AC(B + B) = ABC+ABC +

1t + 2t + 3t = ABC+ABC+ABC+ABC

• SOLUÇÃO: MUX 8 : 1
+5V
I0 A.B.C
ABC+ABC+ABC+ABC
I1 A.B.C

I2 A.B.C
• Mux 8:1
I3 A.B.C

• I 6= I 3=I 5=I 7= 1 I4
A.B.C

I5 A.B.C
• I 0= I 1=I 2= I 4= 0 I6 A.B.C

I7 A.B.C

A B C

19
5) Sintetizar a função usando mux:
• SOLUÇÃO: XZ + YZ
• Três variáveis  mux 23 = 8 : 1 1t + 2t
• expansão dos termos:
1t = XZ(Y + Y) = XYZ+XYZ +

2t = YZ(X + X) = XYZ+XYZ

1t + 2t + 3t = XYZ+XYZ+XYZ+XYZ

• SOLUÇÃO: MUX 8 : 1
+5V
I0 A.B.C
XYZ+XYZ+XYZ+XYZ
I1 A.B.C

I2 A.B.C
• Mux 8:1
I3 A.B.C

• I 0= I 2=I 3= I 7= 1 I4
A.B.C

I5 A.B.C
• I 1= I 4=I 5= I 6= 0 I6 A.B.C

I7 A.B.C

A B C

OS EXERCÍCIOS EM SALA E AS ATIVIDADES PARA CASA ESTÃO NO ANEXO DE

EXERCÍCIOS DA AULA 21

20
Sistemas Digitais para Computação Roteiro da 22 a aula

Referência ao Programa: Circuitos Seqüenciais

• Tipos de Flip Flop

Referência Livro Texto: Capítulo 5.1 a 5.8

Objetivo: apresentar os circuitos Flip Flop – SR , Flip Flop – SR com Clock e Flip Flop – D e
aplicações

• Dispositivos Básicos de memória

Pergunta:
Qual seria um dispositivo digital que é ativado com entrada 0  Saída é 1 e depois de
desativado (repouso) a entrada a saída permanece em 1

Seqüência:
Repouso SET = 1

SET  0 independente de qq
outra coisa Q = 1  na 2a porta: SET
1.1=1 inverte = 0 (trava e Q
passa a não depender mais
de SET pode tirar
que Q continua
em 1  memoriza

RESET
Q
Torcendo o esquema:
1) FLIP FLOP SR – ativado com nível baixo – FF – S R

SET
Q
S R Q
Proibido 0 0 *
0 1 1 Setado
1 0 0 Resetado
1 1 Qa Repouso

RESET
* indeterminado (inválido)
Q Qa = saída anterior

A notação com Barra superior indica que 0 ativa a porta --> saída = 1
Diagrama de estados:

21
 11 10
01 11
10 S R Qa Q status
0 0 0 1
proibido
10 SR 01 0 0 1 1
0 1 0 1 setado - a saída
Setado Resetado 0 1 1 1 princ. = 1
01
1 0 0 0 resetado - a saída
00 10
S R 01 SR 00 1 0 1 0 princ. = 0
1 1 0 0 repouso - mantém a
QQ 1 1 1 1 anterior
11
Proibido
SR
11 00
Análise do estado PROIBIDO
Simultaneamente
pulsadas em “0 “ Retornam ao “1”

0 1
1* 1*1

ficou setado

1
0 1 1 0

0 1
1 1*0

ficou resetado

1*
0 1 1* 1

Conclusão: não se sabe qual o estado que vai , apenas que será um dos dois, isto é, no
proibido não fica ( no 11, somente com 00)

22
2) FLIP FLOP SR – ativado e desativado com nível alto  FF – S R

S Q

S R Q status
0 0 Qa Repouso
Q 0 1 0 Resetado
R
1 0 1 Setado
1 1 * Proibido

Diagrama de Estados:
10 00 01
01 00

10 SR 01
S R Q Q status
Setado Resetado
0 0 Qa Qa mantêm 10
0 1 0 1 Resetado 11
11 SR 1 0 SR 01
1 0 1 0 Setado
QQ
1 1 1 1 Proibido 11
Proibido
? 00 SR
11

3) FLIP–FLOP SR gatilhável (com clock} (sincronizável)  FF – SR com Clock

Ck S R Q status
0 x x Qa Repouso
1 0 0 Qa Repouso
1 0 1 0 Resetado
1 1 0 1 Setado
1 1 1 * Proibido

X = qualquer (0 ou 1)

Clock = 0  dispositivo não reconhece as entradas  Repouso

= 1  habilita as entradas e funciona como flip-flop SR (exercício anterior)

23
Simbologia S
Q
SR
R Q

Ck
 Clock com Nível 1 ativa o FF- SR

4) Flip – Flop  D
com clock

Ck

Ck

Não tem condição proibida

❖ Na presença de Ck = 1

S=0
D=0 RESETA
R=1

S=1
D=1 SETA
R=0

❖ Quando Ck = 0 , não reconhece as entradas S/R  Q = Qa (Repouso)

Conclusão: A saída Q tem o mesmo valor da entrada D em determinado instante permite

a transferência de dados em instantes de tempos definidos.

24
 ❖ Simbologia: Diagrama de estados::

D
Q
D
Q

Ck
• FF- D com CK disparado com transição:

Simbologia 

Positiva CK 01 Negativa CK 10

D D
Q0 Q0
D D
Q0 Q0
Ck Ck

Aplicação: transferência paralela de dados binários: Ex.: saídas (bits)XYZ de um circuito

lógico combinacional transferidas simultaneamente através das entradas D de três FF-D
(com o mesmo Clock) para as saídas Q1Q2 e Q3) que pode armazena-los para posterior
utilização D
XYZ Q1Q2Q3 Q1
D
Q1
X
D
Q2
Circuito Lógico Y
Combinacional D
Q2
Z

D
Q3
D
Q3

Ck

OS EXERCÍCIOS EM SALA E AS ATIVIDADES PARA CASA ESTÃO NO ANEXO DE

EXERCÍCIOS DA AULA 22

25
Sistemas Digitais para Computação Roteiro da 23a aula
Referência ao Programa: Circuitos Seqüenciais; Tipos de Flip Flop

Referência Livro Texto: Capítulo 5.1 a 5.8

Objetivo: apresentar os circuitos Flip Flop–SR ME, Flip Flop–JK ME ̅̅̅̅̅̅̅̅̅̅̅
𝑃𝑅𝐸𝑆𝐸𝑇 ̅̅̅̅̅̅̅̅̅
𝐶𝐿𝐸𝐴𝑅

1) Flip –Flop – SR MESTRE ESCRAVO

S
0
0
1
1
Qm
0
1
1
Qa
0
Q
1 0 1 0 1
1 0 1 ? ?

R Q
0 1 Qm 1 Qa
1 0 1 0 1
0 1 0 1 0
1 0 1 ? ?

Ck 1 1
0 0

Ck S R Q Q status
0 0 Qa Qa mantêm
0 1 0 1 Resetado
1 0 1 0 Setado
1 1 ? ? Proibido

Quem segura o mestre em Qm = Qm = 1 é o Ck = 1 , R = S = 1

Se Ck  0 busca Set , Reset ??

Não sabendo qual a condição, é impossível determinar o final.

26
FF – JK – ME

J
0 1 Qm 1 Qa
0 1 0 1 0
1 01 0 1 0 1
1 10 01 10 1 0

10

K
0 1 Qm 1 Qa
1 0 1 0 1
0 1 0 1 0
1 01 10 01 01

1 1

0 0
Ck J K Q Q status
Ck 0 0 Qa Qa mantêm
0 1 0 1 Resetado
1 0 1 0 Setado
Diagrama de estados 1 1 Qa Qa TOGGLE

00 00
J K0 1 11 10 10
QQ

01 10

11 01 Setado
Resetado

Aplicação: muito mais flexível que os FF-SR com clock, status proibidoToggle
(comutação) muito utilizado em todos os tipos de contadores.

27
FF – JK – ME – Outra análise

J Q

K R

1
1
Ck 0
0

J S’
Q
SR
Q
K R’
̅
𝐒′ = 𝐉 𝑸
′
𝐑 =𝐊𝐐

Ck
Ck J K Qa Qa S' R' Q Q status
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 0 Repouso
0 1 0 1 0 0 0 1 Resetado
0 1 1 0 0 1 0 1
1 0 0 1 1 0 1 0 Setado
1 0 1 0 0 0 1 0
1 1 0 1 1 0 1 0 TOGGLE
1 1 1 0 0 1 0 1 Trocado

28
FF – JK – ME com Preset e Clear
̅̅̅̅̅̅̅̅̅̅̅
𝑃𝑅𝐸𝑆𝐸𝑇

1
0
Ck
1
0 ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ ou 𝐶𝐿𝐸𝐴𝑅
𝑃𝑅𝐸𝑅𝐸𝑆𝐸𝑇 ̅̅̅̅̅̅̅̅̅

Preset e Clear  são ativados com 0 e portanto 1: Nível de repouso

SÃO PRIORITÁRIAS e ASSÍNCRONAS (não dependem do clock)
J e K  Dependem do clock

PR CL Ck J K Q Q status
0 0 X X X 1 1 Proibido / indesejável
0 1 X X X 1 0 Presetamento, setamento prévio, forçado
1 0 X X X 0 1 Clear forçado
1 1 `-- X X Qa Qa Repouso por ausência de clock
1 1 0 0 Qa Qa Repouso por ausência J e K
preparado 1 1 0 1 0 1 Resetado
1 1 1 0 1
0 Setado
1 1 1 1 Qa Qa TOGGLE
1
 OCORREU TRANSIÇÃO
0

29
--  NÃO HOUVE TRANSIÇÃO
Diagrama de estados FF – J K:

00 00
JK  0X 01 X0
01 X1 10
11

01 10

[R] 10 [S]
1X
11

resumindo:

0X  Se um dispositivo JK - ME está resetado e se deseja continuar resetado,

basta não ativar o setador (J = 0), o resetador (K = X) tanto faz.

X0  Se um dispositivo JKME está setado e se deseja continuar setado,

basta não ativar o resetador (K = 0), o setador (J = X) tanto faz.

X1  Se um dispositivo JKME está setado e se deseja que seja resetado,

basta garantir o resetador (K = 1), o setador (J = X) tanto faz.

1X  Se um dispositivo JKME está resetado e se deseja que seja setado,

basta garantir o setador (J = 1), o resetador (K = X) tanto faz.

Obs: 24ª aula  avaliação

30
Sistemas Digitais para Computação Roteiro da 25a aula
Referência ao Programa: Circuitos Seqüenciais
• Divisores de Freqüência / Contadores Assíncronos
• Contador de Modulo N (N = números de algarismos)

CONTADOR ASSINCRONO DE MODULO 2 – CONTA (0 ,1)

Divisor por 2
1 1 1 1 1

Ck 0 0 0 0 0

1 Q
1 1 1 1

1 Q
Q 0 0 0 0

1 1 1 1 1 1 1
Ck
1 Q 0 0 0 0
CONTADOR ASSINCRONO DE MODULO 4 – CONTA (0 ,1, 2, 3)

S1 S0
Ck S1 S0
1 1 0 0
0 1
1 Q1 1 Q0
1 0
1 1
1 Q1 1 Q0
1
1 0 Ck 1
1 1 1 1 1 1 1
Q0 DIVISOR POR 2 Ck 0 0 0 0 0 0 0
Q1 DIVISOR POR 4
1 1 1 1 1 1

Tomando as Saídas Q1,Q0 Crescente Qo 0 0 0 0 0 0 0 0

1 1 1 1 1 1 1 1
0 1
Qo 0 0 0 0 0 0

1 1 1 1 1 1
3 2
Q1 0 0 0 0 0 0 0 0

Tomando as invertidasDecrescente 1 1 1 1 1 1 1 1

Q1 0 0 0 0 0 0
3 2
Q1Qo `00 `01 `10 `11 `00 `01 `10 `11
Q1Qo `11 `10 `01 `00 `11 `10 `01 `00
0 1

31
CONTADOR ASSINCRONO DE MODULO 8 – CONTA (0 ,1, 2, 3, 4, 5, 6, 7)

S2 S1 S0
1
1 1
1 1 1 Q0
Q2 Q1

1 Q2 1 Q1 1 Q3

1 1
1 Ck

Para SAÍDAS Q2, Q1, Q0 CRESCENTE

0 1 2 3 Ck S2 S1 S0
0 0 0
Q 0 0 1
7 6 5 4 0 1 0
0 1 1
Para SAÍDAS INVERTIDAS  DECRESCENTE
1 0 0
1 0 1
7 6 5 4 1 1 0
1 1 1
Q
0 0 0
0 1 2 3

CONTADOR ASSINCRONO DE MODULO 16 – CONTA (0 a 15)

S3 S2 S1 S0

Q3 Q2 Q1
Q0
T Q3 T T T
Q2 Q0
Q1

Ck

32
 0 1 2 3 4 Ck S3 S2 S1 S0
Q 0 0 0 0
15 5

Saídas 0 0 0 1
14 6
principais 0 0 1 0
12 7 0 0 1 1
3
0 1 0 0
12 11 10 9 8
0 1 0 1
0 1 1 0
15 14 13 12 11
0 1 1 1
Q
0 10 1 0 0 0
Saídas 1 0 0 1
1 9
invertidas
1 0 1 0
2 8
1 0 1 1
3 4 5 6 7
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
FLIP-FLOP TIPO T é o J K com as entradas J = K = 1 e preset /clear em repouso = 1
1

1 Q Q
T
1 Q Q

Ck
Ck
1

33
CONTADOR DE FAIXA – é um contador assíncrono obtido a partir de um contador de
módulo N (para uma faixa de contagem menor ou igual a N)

Exemplo 1: CONTADOR DE FAIXA DE 02 A 05 - crescente

Ck S2 S1 S0
0 0 0
Inicio 0 0 1
2 3
Q 0 1 0
2
0 1 1
5 4
1 0 0
Fim
1 0 1
5
1 1 0
1 1 1
0 0 0

S2 S1 S0

Q2 Q1 Q0
T T T
Q2 Q1 Q0

Ck

Exemplo 2: CONTADOR DE FAIXA DE 05 A 02 - decrescente

É obtido através da leitura das saídas invertidas no mesmo circuito acima:

5 4
Q
2 3

34
 Sistemas Digitais para Computação Roteiro da 26a aula
Referência ao Programa: Circuitos Seqüenciais (estados), Projetos de contadores de Faixa.

1. Contador de faixa/ 2 transições.

2 3 4 5 6 transição

14 9
transição

13
10
Passos:
1- Pensar em mód 16
12 11
2- Inicializar  2 = 0 0 1 0
c pp c p c c p
6=0110  9=1001
3- Transição p pc c c p c c
14 = 1 1 1 0  4=0100
Detectar Forçar

4- Clear ou Preset Ocupado coloca um AND

5- Clear ou Preset Sobra = 1

S3 S2 S1 S0

Q3 Q2 Q1 Q0 s3 s2 s1 s0 s3 s 2 s 1 s 0
T T T T
Q3 Q2 Q1 Q0 6 14

+5V

10k Ck

[2]

[9]

[4]

35
 2. Contador de faixa/ 2 transições Decrescente
14 13 12 11

Primeiro Método:
10
• complementar os estados
0  15
1  14 5
6
o o o 9
o o o
o o o
7 8
15  0 Complemento para N-1

• Monta o contador crescente para os complementares

1 2 3 4

10
9
6
Toma as bordas “barradas”
8 7

Q3 Q2 Q1 Q0

S3 S2 S1 S0

1 1

1 Q3 1 Q2 Q1 Q0 Q3Q2 Q1 Q0 Q3 Q2Q1 Q0
1 1

Q0 4 10
Q3 Q2 Q1
1 1 1 1
+5V

10k Ck 1

1
5[5]

36
 Exemplo 1:
Projetar um Contador Assíncrono DECRESCENTE na seqüência: 4 – 3 – 1 – 0 – 7 – 3

4 3 2 3 4 5

1 6
6 1 0
7

0 7

• COMPLEMENTAR
OS ESTADOS
011 (3)100 (4) 010 (2)101 (5)

001 (1)110 (6)

000 (0)111 (7)
S2 S1 S0

Q0
Q2 Q1

1 Q2 1 Q1 1 Q0 Q2Q1 Q 0 Q2Q1 Q 0

Q2 Q1 Q0 5 1
1 1 1
+5V

10k Ck

[3]

[6]

[4]

37
 O CK inicia no FF de saída Q1 CK Q2 Q1 Q0
Solução: 1 3 o Q1 é o clock de Q2
1
0 0 0 1
1
Q2 é o clock de Q0 0 0 1 1
0 1

7 5 detectar o 0(000) e
1
0 1 0 1
forçar o 1(001)
0 1 1 1
S2 S1 S0

1 Q2 Q1 Q0 Q2Q1 Q 0
1 1

Q2 Q1 Q0 0
1 1 1
+5V

10k Ck

[1]

OS EXERCÍCIOS EM SALA E AS ATIVIDADES PARA CASA ESTÃO NO ANEXO DE

EXERCÍCIOS DA AULA 25 e 26

38
Sistemas Digitais para Computação Roteiro da 27a aula

Referência ao Programa: Circuitos Seqüenciais: Contadores Síncronos para seqüência qualquer;

projetos de contadores síncronos

Exemplo 1: Projetar um Contador síncrono na seqüência: 1 – 3 – 2 – 0 – 1

Solução:
1. Pensar em modulo 3 com Ck comum (sincronizado)

Q1 Q0
1 3

1 1

J1 J0 2

0
K1 Q1 K0 Q0 Ck Qa Q J K
0 0 0 X resetado p/ resetado (manter J=0, K qq)
1 1 0 1 1 X resetado p/ setado (colocar J=1, K qq)
1 0 X 1 setado p/ resetado (manter K=1, J qq)
Ck 1 1 X 0 setado p/ setado (manter K=0, J qq)

2. Lembrar a regra do funcionamento do FF-JK

3. Construir a tabela considerando o item 1.

4. Usar o mapa para encontrar: J1, K1, J0, K0: J1 K1

Q0 Q0
Q1 0 1 Q1 0 1
Q0
0 0 1 0 X X
Q1 0 1
0 0 1 1 X X 1 1 0
00 01

1 2 3
10 11
J1 = Q0 K1 = Q0

Qa
Q Q1 Q0 J1 K1 J0 K0 J0 K0
1 0 1 1 X X 0 Q0 Q0
3 1 1 X 0 X 1 Q1 0 1 Q1 0 1

2 1 0 X 1 0 X 0 1 X 0 X 0
0 0 0 0 X 1 X 1 0 X 1 X 1

J0 = Q1 K0 = Q1
39
 J1 = Q0 J0 = Q1
5. Esquematizar o circuito resultante
K1 = Q0 K0 = Q1

Q1 Q0

1 1
J1 J0

Q1 Q0
K1 K0

1 1
Ck

Exemplo 2: Projetar um Contador síncrono na seqüência: 3, 4, 0, 2, 1, 3....

Solução:
3 4

1 2

1. Pensar em modulo 3 com Ck comum (sincronizado)

Q2 Q1 Q0

J2 J1 J0

K2 Q2 K1 Q1 K0 Q0
Ck

40
2. Lembrar a regra do funcionamento do FF-JK
Ck Qa Q J K
0 0 0 X resetado p/ resetado (manter J=0, K qq)
0 1 1 X resetado p/ setado (colocar J=1, K qq)
1 0 X 1 setado p/ resetado (manter K=1, J qq)
1 1 X 0 setado p/ setado (manter K=0, J qq)

3. Construir a tabela considerando o item 2

Qa
Q Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
3 0 1 1 1 X X 1 X 1
4 1 0 0 X 1 0 X 0 X
0 0 0 0 0 X 1 X 0 X
2 0 1 0 0 X X 1 1 X
1 0 0 1 0 X 1 X X 0
5 01 0 1 X X X X X X
fora 6 0 01 1 X X X X X X
7 01 01 1 X X X X X X
4. Usar o mapa para encontrar J2, K2, J1, K1, J0, K0: Q1,Q0
Q2 0,0 0,1 1,1 1,0
0 0 1 3 2
000 001 011 010

0 4 5 7 6
100 101 111 110

Q1,Q0 Q1,Q0
Q2 0,0 0,1 1,1 1,0 Q2 0,0 0,1 1,1 1,0
0 0 0 1 0 0 X X X X
1 X X X X 1 1 X X X
J2 = Q1Q0 K2 = 1

Q1,Q0 Q1,Q0
Q2 0,0 0,1 1,1 1,0 Q2 0,0 0,1 1,1 1,0
0 1 1 X X 0 X X 1 1
1 0 X X X 1 X X X X
J1 = Q2 K1 = 1

Q1,Q0 Q1,Q0
Q2 0,0 0,1 1,1 1,0 Q2 0,0 0,1 1,1 1,0
0 0 X X 1 0 X 0 1 X
1 0 X X X 1 X X X X
J0 = Q1 K0 = Q1

41
5. Esquematizar o circuito resultante

42
43
OS EXERCÍCIOS EM SALA E AS ATIVIDADES PARA CASA ESTÃO NO ANEXO DE
EXERCÍCIOS DA AULA 27

44
Sistemas Digitais para Computação Roteiro da 28 a aula

Referência ao Programa: Circuitos Seqüenciais

• Registradores
Referência Livro Texto: Capítulo 5.16 a 5.18; 7.15, 7.18 a 7.22

Objetivo: apresentar Registradores estáticos e de Deslocamento, Contador circular (anel) e contador

Johnson (anel invertido),

Revisão
• Flip – Flop  D com SR

Ck

Na presença de Ck = 1
D Q
S=0
D=0 RESETA D
R=1
Q

S=1 0 desabilita
D=1 SETA Ck
R=0 1 Habilita (enable)
copia o dado na
saída: Q D

Quando Ck = 0 , não reconhece as entradas S/R  Qa (Repouso)

Não tem condição proibida
Diagrama de estados:

45
• FF D com J K

Q D Q
J
D
K
Q Q
sem transição repouso
Ck Ck
com transição
copia o dado na
saída: Q D

• Exemplo de projeto de contador síncrono com FF D com Transição

Q2 Q1 Q0

D2 D1 D0

Q2 Q1 Q0

Ck
10k
+5V [3]

Q2 Q1 Q0 D2 D1 D0
3 2 3 0 1 1 0 1 0 2
2 0 1 0 1 0 1 5
5 1 0 1 0 0 1 1
5 1 0 0 1 1 1 1 7
7 7 1 1 1 0 1 1 3
0 0 0 0 X X X
1 4 1 0 0 X X X
6 1 1 0 X X X

1. Prever para “onde” (combinação) tem que ir e coloca esta nas entradas
2. Projeto mais fácil que JK , mas, em geral resulta em expressões mais complexas.

46
3. Mapa de Karnougt

Q1,Q0 Q1,Q0
Q2 0,0 0,1 1,1 1,0 Q2 0,0 0,1 1,1 1,0
0 0 1 3 2 0 X 1 0 1
000 001 011 010

1 4 5 7 6 1 X 1 1 X
100 101 111 110

D0 = Q2 + Q1 + Q0

Q1,Q0 Q1,Q0
Q2 0,0 0,1 1,1 1,0 Q2 0,0 0,1 1,1 1,0
0 X 1 0 1 0 X 1 1 0
1 X 0 0 X 1 X 0 1 X
D2 = Q2 Q1 +Q0 D1 = Q2.Q0 + Q1Q0

4. Esquema

Q2 Q1 Q0

D2 D1 D0

Q2 Q1 Q0

Ck
10k
+5V [3]

47
• REGISTRADOR ESTÁTICO:
• EXEMPLO: Registrador estático de 4 bits
• 4 FF-D com clock sincronizado
SAÍDAS

D D D D

CK

ENTRADAS

• Carrega / armazena uma palavra  cada FF - D guarda um bit

• REGISTRADORES DE DESLOCAMENTO:
• São registradores baseados em dispositivos FF- D Sincronos

D Q

Q
sem transição repouso
Ck
com transição
copia o dado na
saída: Q D

• Na presença de transição Ck 1 0

• D = 0  S = 0 e R = 1  RESETA ( Q = 0 )

• D = 1  S = 1 e R = 0  SETA (Q = 1)

48
 • REGISTRADORES DE DESLOCAMENTO
Exemplo 4 bits 
• Deslocamento para a direita : Com Carga serial e Saída Paralela

a entrada do seguinte é a sa ída do anterior.

Saídas Paralelas
Q3 Q2 Q1 Q0
D = Entrada
Serial à esq.

Q2 Q2 Q1 Q0

CK

EX: carregar o numero 13 = 1 1 0 1

Clear D Ck Q3 Q2 Q1 Q0
0 X ~-- 0 0 0 0
1 1 1 0 0 0 0
1 0 0 1 0 0 0 0
1 1 1 0 1 0 0 0 0
1 1 1 1 0 1 0 0 0 0

49
 • Deslocamento para a esquerda: Com carga serial e Saída
Paralela.
EX: carregar o numero 11 = 1 0 1 1 Saídas Paralelas
Q3 Q2 Q1 Q0

Q2 Q2 Q1 Q0

CK Clear
D = Entrada
Serial à direita

Clear D Ck Q0 Q1 Q2 Q3
0 X ~-- 0 0 0 0
1 1 1 0 0 0 0
1 0 0 1 0 0 0 0
1 1 1 0 1 0 0 0 0
1 1 1 1 0 1 0 0 0 0

50
Deslocamento para a direita: Com carga PARALELA e Saída SERIAL
A B C D
SH LD
0 1

Sa Sb Sc Sd
*
Q2 Q2 Q1 Q0

CK

EX: carregar o numero 13 = 1 1 0 1

Clear LD Ck SA SB SC SD SSD
0 x ~-- 0 0 0 0 1a etapa: Clear geral
1 1 ~-- 1 1 0 1 2a etapa: Carga Paralela Ex.: ABCD = 1101
1 0 * 1 1 0
1 0 * * 1 1 Deslocamento

1 0 * * * 1
1 0 * * * *

51
CONTADORES REALIMENTADOS (ROTAÇÃO)

Q3 Q2 Q1 Q0

Q2 Q2 Q1 Q0

Ck Ck

• Exemplo de Possíveis Seqüências: Q3 Q2 Q1 Q0

0 0000 15 1111

1 8 0 0 0 1 1 3 9 0 0 1 1 3

ANEL 1 0 0 0 8 1 0 0 1 9

0 1 0 0 4 1 1 0 0 12
2 4 6 12
0 0 1 0 2 0 1 1 0 6

0 0 0 1 1 0 0 1 1 3

5 0 1 0 1 5 7 11 0 1 1 1 7
10

1 0 1 0 10 1 0 1 1 11

0 1 0 1 5 1 1 0 1 13
14 13
1 1 1 0 14

0 1 1 1 7

52
CONTADOR J0HNSON DE 4 BITS

Q3 Q2 Q1 Q0

Q2 Q2 Q1 Q0

Ck Ck

0 8 0 0 0 0 0 2 9 0 0 1 0 2

1 0 0 0 8 1 0 0 1 9

1 1 0 0 12 0 1 0 0 4
1 12 5 4
1 1 1 0 14 1 0 1 0 10

1 1 1 1 15 1 1 0 1 13
3 14 11 10
0 1 1 1 7 0 1 1 0 6

0 0 1 1 3 1 0 1 1 11
7 15 6 13
0 0 0 1 1 0 1 0 1 5

0 0 0 0 0 0 0 1 0 2

OS EXERCÍCIOS EM SALA E AS ATIVIDADES PARA CASA ESTÃO NO ANEXO DE

EXERCÍCIOS DA AULA 28

Obs: 29ª aula aula resumo no laboratório, 30ª aula  Revisão para avaliação e
31ª aula  avaliação

53