Você está na página 1de 535

N.Cham. 004.2 12 le 40.ed.

Autor: Idoeta, Ivan Valeije;


Título: Elementos de eletrônica digital.

1111111~1111111 ~Ili llll\11111111111


14216 Ac. 2706
Ex.11
Ivan Valeije ldoeta
Francisco Gabriel Capuano

Elemen tos de Eletrôn ica Digital

40ª Edição

--~--.
-- ---

São Paulo
2008 - Editora Érica Ltda.
SUfMÂRIO
CAPÍTULO 01 - SISTEMAS DE NUMERAÇÃ 0 ........................................ 01
1.1 - Introdução .................................................................................................. 01
1.2 - O Sistema Binário de Numeração .............................................................. 01
1.2.1 - Conversão do Sistema Binário para o Sistema Decimal .............. 03
1.2.1.1 - Exercícios Resolvidos ................................................... 04
1.2.2 - Conversão do Sistema Decimal para o Sistema Binário ............. 05
1.2.2.1 - Exercícios Resolvidos ................................................... 08
1.2.3 - Conversão de Números Binários Fracionários em Decimais ....... 09
1.2.3.1 - Exercícios Resolvidos ................................................... 10
1.2.4 - Conversão de Números Decimais Fracionários em Binários ....... 11
1.2.4.1 - Exercícios Resolvidos ................................................... 13
1.3 - O Sistema Octal de Numeração ................................................................. 14
1.3.1 - Conversão do Sistema Octal para Sistema Decimal. .................... 16
1.3.1.1 - Exercícios Resolvidos ................................................... 16
I

1.3.2 - Conversão do Sistema Decimal para o Sistema Octal. ................. 17


1.3.2.1 - Exercícios Resolvidos ................................................... 17
1.3.3 - Conversão de Sistema Octal para o Sistema Binário ................... 17
1.3.3.1 - Exercícios Resolvidos ................................................... 18
1.3.4 - Conversão do Sistema Binário para o Sistema Octal ................... 18
1.3.4.l - Exercícios Resolvidos ................................................... 19
1.4 - Sistema Hexadecimal de Numeração ......................................................... 19
1.4.l - Conversão do Sistema Hexadecimal para o Sistema Decimal ..... 21
1.4.1.1 - Exercícios Resolvi dos ................................................... 21
1.4.2 - Conversão do Sistema Decimal para o Sistema Hexadecimal ..... 22
1.4.2.1 - Exercícios Resolvidos ................................................... 22
1.4.3 - Conversão do Sistema Hexadecimal para o Sistema Binário ....... 23
1.4.3.1 - Exercícios Resolvidos ...................................... '. ............ 23
1.4.4 - Conversão do Sistema Binário para o Sistema Hexadecimal. ...... 24
1.4.4.1 - Exercícios Resolvidos ................................................... 24
1.5 - Operações Aritméticas no Sistema Binário ............................................... 24
1.5.1 - Adição no Sistema Binário ........................................................... 25
1.5 .1.1 - Exercícios Resolvidos ................................................... 26
1.5.2 - Subtraç ão no Sistem a Binário ....................................................... 27
1.5.2. l - Exercíc ios Resolv idos ................................................... 28
1.5.3 - Multip licação no Sistem a Binário ................................................ 29
1.5.3. l - Exercíc ios Resolv idos ................................................... 29
1.5.4 - Notaçã o dos Númer os Binário s Positiv os e Negativ os ................. 30
1.5.4.1 - Exercíc ios Resolv idos ................................................... 32
1.5.5 - Utiliza ção do Comple mento de 2 em Operaç ões Aritmé ticas ...... 34
1.5.5.1 - Exercíc ios Resolv idos ................................................... 35
1.6 - Exercíc ios Propos tos ................................................................................... 36

CAPÍTULO 02 - FUNÇÕES E PORTAS LÓGICAS .................................. .41


2.1 - fu.trodução ....... ,..................................................................................................41
2.2 - Funçõe s Lógica s E, OU, NÃO, NE e NOU ............................................... 42
2.2.1 - Função E ou AND ..............................·...........................................42
2.2.1.1 - Tabela da Verdad e de uma Função E ou AND ............ .43
2.2.1.2 - Porta E ou AND ............................................................ 43
2.2.2 - Função OU ou ·o R ........................................................................44
2.2.2.1 - Tabela da Verdad e da Função OU ou OR ................... .45
2.2.2.2 - Porta OU ou OR ................'. .......................................... .46
2.2.3 - Função NÃO ou NOT ................................................................... 47
2.2.3.l -Tabel a da Verdad e da Função NÃO ou NOT ............... .47
2.2.3.2 - Inverso r ......................................................................... 48
2.2.4 - Função NÃO E, NE ou NAND .................................................... .48
2.2.4.1 -Tabel a da Verdad e da Função NE ou NAND .............. .48
2.2.4.2 - Porta NE ou NAND ...................................................... 49
2.2.5 - Função NÃO OU, NOU ou NOR ................................................. 49
2.2.5.l -Tabel a da Verdad e da Função NOU ou NOR.............. .49
2.2.5.2 - Porta NOU ou NOR ...................................................... 50
2.2.6 - Quadro Resum o ............................................................................ 50
2.3 - Expres sões Boolea nas Obtidas de Circuit os Lógico s ................................ 51
2.3.1 - Exercíc ios Resolv idos ...................................................... ~ ............ 52
2.4 - Circuit os Obtido s de Expres sões Boolea nas .............................................. 55
2.4.1 - Exercíc ios Resolv idos ................................................................... 56
2.5 - Tabela s da Verdad e Obtidas de Expres sões Boolea nas ............................. 58
2.5. l - Exercíc ios Resolv idos ................................................................... 61
2.6 - Expres sões Boolea nas Obtidas de Tabela s da Verdad e ............................. 66
2.6.1 - Exercícios Resolvidos ................................................................... 67
2.7 - Blocos Lógicos OU EXCLUSIVO e COINCIDÊNCIA ............................ 68
2.7.1 - Bloco OU EXCLUSIVO .............................................................. 69
2. 7 .2 - Bloco COINCIDÊNCIA ............................................................... 70
2.7.3 - Quadro Resumo ............................................................................ 71
2. 7.4 - Exercícios Resolvidos ................................................................... 72
2.8 - Equivalência entre Blocos Lógicos ............................................................ 75
2.8.1 - Inversor a partir de uma Porta NE ................................................ 75
2.8.2 - Inversor a partir de uma Porta NOU .............................................. 76
2.8.3 - Portas NOU e OU a partir de E, NE e Inversores ......................... 77
2.8.4 - Portas NE e a partir de OU, NOU e Inversores ............................ 78
2.8.5 - Quadro Resumo ............................................................................ 79
2.8.6 - Exercícios Resolvidos ................................................................... 80
2. 9 - Exercícios Propostos .................................................................................. 82
, ,
CAPITULO 03 - ALGEBRA DE BOOLE E SIMPLIFICAÇAO DE
-
;

CIRCUITOS LOGICOS ................................................... 89


3 .1 - Introdução
.
...................................................................
,, ............................... 89
3.2 - Variáveis e Expressões na Algebra de Boole ............................................ 89
3.3 - Postulados .................................................................................................. 89
3.3.1 - Postulados da Complementação ................................................... 90
3.3.2 - Postulado da Adição ..................................................................... 90
. 3.3.3 - Postulado da Multiplicação .......................................................... 91
3 .4 - Propriedades ............................................................................................... 92
3.4.1 - Propriedade Comutativa ............................................................... 93
3.4.2 - Propriedade Associativa ............................................................... 93
3.4.3 - Propriedade Distributiva ............................................................... 93
3.5 - Teoremas de De Morgan ............................................................................ 94
3.5.1 - 12 Teorema de De Morgan ............................................................ 94
3.5.2 - 2º Teorema de De Morgan ........................................................... 94
3.6 - Identidades Auxiliares ............................................................................... 95
3.6.l -A+ A. B = A ................................................................................. 95
3.6.2 - (A+ B). (A+ C) =A+ B . C ..... :................................................. 96
3.6.3 - A+ A B =A+ B .......................................................................... 96
3.7 - Quadro Resumo .......................................................................................... 97
3.8 - Simplificação de Expressões Booleanas .................................................... 98
3.8.l - Exercíci os Resolvid os ................................................................... 99
3.9 -Simplif icação de Expressõ es Boolean as através dos Diagram as de
Veitch-K arnaugh ....................................................................................... 103
3.9. l - Diagram a de Veitch-K arnaugh para 2 Variávei s ............ ., ........... 103
3.9.2 - Diagram a de Veitch-K amaugh para 3 Variávei s ........................ 109
3. 9. 3 - Diagram a de Veitch-K arnaugh para 4 Variáveis ........................ 115
· 3.9.4 - Exercíci os Resolvid os ................................................................. 122
3.9.5 - Diagram a para 5 Variávei s ......................................................... 130
3.9.5.1 -.Exercício Resolvid o .................................................... 136
3.9.6 - Diagram as com Condiçõ es Irrelevan tes ..................................... 138
3.9.6.1 - Exercíci os Resolvid os ................................................. 140
3.9.7 - Casos que não Admitem Simplifi cação .................................... .,.143
3.9.8 - Agrupam entos de Zeros .............................................................j. 146
3.9.9 - Outra forma de Apresen tação do Diagram a de
Veitch-K amaugh ..........................................................................................·147
3.10 - Exercíci os Proposto s .............................................................................. 148
~
A
CAPITU LO 04 - CIRCUI TOS COMBI NACIO NAIS 1- PARTE............. 157
4.1- Introduç ão ........................................................................... H 157
...................

4.2 - Projetos de Circuito s Combina cionais ..................................................... 158


4.2.1 - Circuito s com 2 Variávei s .......................................................... 158
4.2.2- Circuito s com 3 Variávei s .......................................................... 162
4.2.3 .- Circuito s com 4 Variávei s .......................................................... 166
4.2.4 - Exercíci os Resolvid os ................................................................. 169
4.3 - Exercíci os Proposto s ................................................................................ 174
,
CAPITU LO 05 - CIRCUI TOS COMBI NACIO NAIS 2-A PARTE ............. 179
5.1 - In.trodução .'................................................................................................. 179
5.2 - Códigos ...................................................................................................... 179
5.2. l - Código BCD 8421 ....................................................................... 180
5.2.2 - Outros Códigos BCD de 4 Bits ................................................... 180
5.2.3 - Código Excesso 3 ....................................................................... 181
5.2.4 - Çódigo Gray ................................................................................ 182
5.2.5 - Códigos de 5 Bits ......................................................................... 183
5.2.6 - Código 9876543 210.................................................................... 184
5.3 - Codifica dores e Decodifi cadores ............................................................. 185
5.3.1 - Codifica dor Decimal /Binário ..................................................... 186
.2 - Decodificador Binário/Decimal ........... ..... ..... ... ............................ 188
- • .J

-.3.3 - Projetos de Decodificadores ..... .. ... .................. .............................. 191


-.3 .4 - Decodificador para Display de 7 Segmentos ................................ 196
-.3.5 - Exercícios Resolvidos ................. .. .................................... .. .... .. .... 202
- · uitos Aritméticos .................................................................................. 210
-. . 1 - Meio Somador ............................................................................... 21 O
-.4.2 - Sorriador Completo ........................................................................ 211
-.4.3 - Somador Completo a partir de Meio Somadores .......................... 215
-.4.4 - Meio Subtrator .............................................................................. 217
-.4.5 - Subtrator Completo ....................................................................... 218
-.4.6 - Subtrator Completo a partir de Meio Subtratores ......................... 221
'".4.7 - Somador/Subtrator Completo ........................................................ 222
-.4.8 - Exercícios Resolvidos ................................................................... 225
adro Resumo .......................................................................................... 228
- ~xercícios Propostos .................................................................................. 229

ÍTULO 06 - FLIP-FLOP, REGISTRADORES E CONTADORES ..... 231


- :::::itrodução .......................................... ... ...................... ..................... ... ........ 23 1
- ? ip-Flops .......... ......................................................................................... 231
6.2.1 - Flip-Flop RS Básico ...................................................................... 232
6.2.2 - Flip-Flop RS com Entrada Clock .................................................. 237
6.2.3 - Flip-Flop JK .................................................................................. 238
6.2.4 - Flip-Flop JK com Entradas Preset e Clear .................................... 240
6.2.5 - Flip-Flop JK Mestre-Escravo ........................................................ 242
6.2.6 - Flip-Flop JK Mestre-Escravo com Entradas Preset e Clear .......... 245
6.2.7 - Flip-Flop Tipo T ........................... ...................................... ....... .... 246
6.2.8 - Flip-Flop Tipo D ............. ... ........................................................... 247
6.2.9 - Exercícios Resolvidos ................................................................... 248
_ - Registradores de Deslocamento ..... ....... ...................................................... 251
6.3.1 - Conversor Série-Paralelo ............................................................... 252
6.3.2 - Conversor Paralelo-Série ... .... ........ ...... ........................................ .. 254
6.3.3 - Registrador de Entrada Série e Saída Série ................................... 256
6.3.4 - Registrador de Entrada Paralela e Saída Paralela .......................... 256
6.3.5 - Registrador de Deslocamento Utilizado como Multiplicador ou '
Divisor por 2 ................................................................................. 256
6.3.6 - Exercícios Resolvidos ................................................................... 259
6. - Contadores .................................................................................................. 261
6 .4 .1 - Contadores Assíncronos ................................................................ 261
6.4.1.1 - Contador de Pulsos ........................................................ 261
6.4.1.2 - Contador de Década .......................... :................... ........ 263
6.4.1.3 - Contador Seqüencial de Oa n ........................................ 265
6.4.1.4 - Contadores Assíncronos Decrescentes .......................... 266
6.4.1.5 - Contador Assíncrono Crescente/Decrescente ................ 269
6.4.1.6 - Exercícios Resolvidos ................................................... 269
6.4.2 - Contadores Síncronos .................. .................................................. 271
6.4.2.1 - Contador Síncrono Gerador de Código Binário de 4 Bits .273
6.4.2.2 - Contador de Década ...................................................... 279
6.4.2.3 - Contador Gerador de uma Seqüência Qualquer ............ 281
6.4.2.4 - Contador em Anel ......................................................... 285
6.4.2.5 - Contador Johnson .......................................................... 288
6.4.2.6 - Exercícios Resolvidos ................................................... 289
6.4.3 - Contadores Utilizados em Circuitos Temporizadores ................... 294
6.4.3.1 - Contador de Oa 59 ............................................ ............. 294
6.4.3.2 - Contador de 1 a 12 ............................................ .. ........... 294
6.4.3.3 - Diagrama de Blocos de um Relógio Digital. ................. 295
6.4.3.4 - Exercícios Resolvidos ................................................... 295
6.5 - Exercícios Propostos ................. .................................................................297

CAPÍTULO 07 - CONVERSORES DIGITAL-ANALÓGICOS E ANÁLOGO-


-DIGITAIS............................................................................................. 301
7.1 - Introdução ................................................................................................... 301
7.2 - Conversores Digital-Analógicos ................................................... ,............. 303
7.2.1 - Conversor Digital-Analógico Básico ............................ ................ 304
7.2.2 - Conversor Digital-Analógico com Amplificador Operacional ..... 308
7.2.3 - Conversor Digital-Analógico com Chave Seletora Digital ........... 314
7.2.4 - Conversor Digital-Analógico utilizando Rede R-2R .................... 315
7.2.5 - Conversor Digital-Analógico com Rede R-2R utilizando Aplificador
Operacional .................................................................................................... 321
7.2.6 - Conversor Digital-Analógico para mais Algarismos .................... 322
7.2.7 - Conversão de um Código qualquer para Analógico ......... ............. 325
7.2.8 - Exercícios Resolvidos ................................................................... 326
7.3 - Conversor Análogo-Digital ........................................................................ 328
.3.1 - Voltímetro Digital ......................................................................... 336
- - Geradores de Formas de Ondas Digitais .................................................... 336
7.4.1 - Gerador de Rampa Digital.. ......................... .................................. 336
7.4.2 - Gerador de forma de Onda Triangular ......................... :................ 338
7.4.3 - Gerador de forma de Onda Qualquer ................................... ......... 340
7.4.4 - Exercícios Resolvidos ................................................................... 344
- :. - Exercícios Propostos .. ..... .. ........................... .......... .................................... 348

Af>ÍTIJLO 08- CIRCUITOS MULTIPLEX, DEMULTIPLEX E MEMÓRIAS ... 351


_ - Introdução .................................................................................... ............... 351
_ - Geração de Produtos Canômicos .. .......................... ..... ... ............................ 352
8.2.1 - Circuito Básico Gerador de Produtos Canômicos ......................... 352
8.2.2 - Matriz de Simples Encadeamento ......... ..... ................................... 354
8.2.3 - Matriz de Duplo Encadeamento .................................................... 356
- - Multiplex ............. .. ................................................................. .................... 356
8.3.1 - Projeto do Circuito de um Multiplex ... .......... ............................... . 358
8.3.2 - Outras Maneiras de formar um Bloco Multiplex .......................... 364
8.3 .2.1 - Multiplex utilizando Matriz de Encadeamento Simples .... 365
8.3.2.2 -Multiplex utilizando Martriz de Encadeamento Duplo .. 366
8.3.3 - Ampliação da Capacidade de um Sistema Multiplex ................... 366
8.3.4 - Endereçamento Seqüencial em um Sistema Multiplex ................. 369
8.3.5 - Utilização do Multiplex na Construção de Circuitos Combinacionais ..... .369
8.3.6 - Exercícios Resolvidos ....... ............................... .............. ............... 372
.4 - Demultiplex ............................ ... ........... ...................................................... 376
8.4.1 - Projeto do Circuito de um Demultiplex .... ..................... ............... 379
8.4.2 - Outras Maneiras de formar um Bloco Demultiplex ...................... 384
8.4.3 - Ampliação da Capacidade de um Circuito Demultiplex .......... ..... 385
8.4.4 - Demultiplex com Endereçamento Seqüencial.. ............................. 386
8.4.5 - Exercícios Resolvidos .... ..... .......................................................... 387
8.5 - Multiplex e Demultiplex Utilizados na Transmissão de Dados ................. 389
8.5.1 - Gerador de Paridade ...................................................................... 395
8.6 - Memórias ......................... .................... ....................................................... 401
8.6.1 - Classificação das Memórias .................. ............................. .......... .402
8.6.2 - Estrutura Geral e Organização de uma Memória ......................... .404
8.6.3 - Memórias ROM ............................................................................. 408
8.6.3.1 - Arquitetura Interna das Memórias ROM ...................... .409
8.6.4 - Memórias PROM .......................................................................... 413
8.6.5 - Memórias EPROM ........................................................................ 413
8.6.6 - Memórias EEPROM .............................................................. ....... 415
8.6.7 - Memórias RAM ............................................................................. 416
8.6.7.1 -Arqu itetur a Interna das Memórias RAM ..................... .420
8.6.7.2 - Expansão da Capacidade da Memória RAM ................. 422
8.6.8 - Exercícios Resolvidos .................................................................. .427
8.7 - Exercícios Propostos .........
_, ......................................................................... 430
CAPÍ TULO 09 - FAM ÍLIAS DE CIRC UITO LÓGI COS ............................ 433
9.1 - Introdução ...................................................................................................
433
9.2 - Conceitos e Parâmetros das Famílias Lógicas ...........................................
.434
9.2.1 - Níveis de Tensão e de Corrente ..................................................... 434
9.2.2 - Fan-Out ......................................................................................... 436
9.2.3 - Tempo de Atraso de Propagação .................................................. .437
9.2.4 - Imunidade ao Ruído ..................................................................... .438
9.3 - Blocos Lógicos Estruturados com Diodos ............................................ .....
.439
9.4 - Blocos Lógicos Estruturados em Circuito Integrados ..............................
.. 442
9.4.1 - Transistor Bipolar como Chave .................................................... .443
9.4.2 - MOS-FET como Chave ................................................................ .445
9.5 - Família TTL ................................................................................ ........ ........
447
9.5.1 - Características Gerais e Parâmetros da Família TTL ................... .448
9.5.2 - Tipos de Blocos da Família TTL ................................................... 451
9.5.2.1 - Open-Collector ................................................ :............ .451
9.5.2.2 - Tri-state ......................................................................... 452
9.5.2.3 - Schimitt-Trigger ........................................................... .453
9.5.3 - Versões dos Circuitos TTL .......................................................... .455
9 .5 .4 - Circuitos Integrados TTL ............................................................. .457
9 .6 - Família CMOS ..........................................................................................
.. 458
9.6.1 - Características Gerais e Parâmetros da Família CMOS ............... .460
9.6.2 - Circuitos Integrados CMOS .......................................................... 463
9.7 - Exercícios Resolvidos ................................................................................
464
9.8 - Exercícios Propostos .................................................................................
. 468
APÊN DICE -RES POST AS AOS EXER CÍCIOS PROP OSTO S ................ .473

BIBL IOGR AFIA ............................................................................................... 525


CAPÍTULO 1

Sistemas ae NumeraçdlJ

1.1 Introdução
O homem, através dos tempos, sentiu a necessidade da utilização de
sistemas numéricos.
Existem vários sistemas numencos, dentre os quais se destacam: o
sistema decimal, o binário, o octal e o hexadecimal.
O sistema decimal é utilizado por nós no dia-a-dia e é, sem dúvida, o
mais importante dos sistemas numéricos. Trata-se de um sistema que possui
dez algarismos, com os quais podemos formar qualquer número através da lei
de formação.
Os outros sistemas, em especial o binário e o hexadecimal, são muito
importantes nas áreas de técnicas digitais e informática. No decorrer do estudo,
perceber-se-á a ligação existente entre circuitos lógicos e estes sistemas de
numeração.

1.2 O Sistema Binário de Numeração


No sistema binário de numeração, existem apenas 2 algarismos:
e) o algarismo O(zero) e
e) o algarismo 1 (um).

Sistemas de Numeração 1

1
Para representarmos a quantidade zero, utilizamos o algarismo O, para
representarmos a quantidade um utilizamos o algarismo 1. E para
representarmos a quantidade dois, se nós não possuímos o algarismo 2 nesse
sistema?
É simples. No sistema decimal, nós não possuímos o algarismo dez e
representamos a quantidade de uma dezena utilizando o algarismo 1 seguido do
alga1ismo O. Neste caso, o algarismo 1 significa que temos um grupo de uma
dezena e o algarismo Onenhuma unidade, o que significa dez.
No sistema binário, agimos da mesma forma. Para 'representarmos a
quantidade dois, utilizamos o algarismo 1 seguindo do ·algarismo O. O
algarismo 1 significará que temos um grupo de dois elementos e o Oum grupo
de nenhuma unidade, representando assim o número dois.
Utilizando a mesma regra, podemos representar outras quantidades,
formando assim o sistema numérico. A tabela 1.1 mostra a seqüência de
numeração do sistema binário até a quantidade nove.

o o
1 1
2 10
3 11
4 100
5 101
6 110
7 111
8 1000
9 1001

Tabela 1.1

Na prática, cada dígito binário recebe a denominação de bit (binary


digit), o conjunto de 4 bits é denominado nibble e o de 8 bits de byte, termo
bastante utilizado principalmente na área de informática.

2 Elementos de Eletrônica Digital

2
1.2.1 Conversão do Sistema Binário para o Sistema
Decimal
Para explicar a conversão vamos utilizar um número decimal qualquer,
por exemplo, o número 594. Este número significa:

5 X 100 + 9 X lO + 4 X 1 = 594

centena dezena unidade

t t t
5 X 102 + 9 X 10 1 + 4 X 10° = 594

Esquematicamente, temos:

100 10 1
5 X 100 + 9 X 10 + 4 X 1 = 594
5 9 4

5 X 102 + 9 X 101 + 4 X 10º = 594


5 9 4

Neste exemplo, podemos notar que o algarismo menos significativo (4)


multiplica a unidade (1 ou 10°), o segundo algarismo (9) multiplica a dezena
(10 ou 101) e o mais significativo (5) multiplica a centena (100 ou 102). A soma
desses resultados irá representar o número.
Podemos notar ainda, que de maneira geral, a regra básica de formação
de um número consiste no somatório de cada algarismo correspondente
multiplicado pela base (no exemplo, o número dez) elevada por um índice
conforme o posicionamento do algarismo no número.
Vamos agora utilizar um número binário qualquer, por exemplo, o número
1O1. Pela tabela 1.1 notamos que este equivale ao número 5 no sistema decimal.
Utilizando o conceito básico de formação de um número, podemos obter
a mesma equivalência~ convertendo assim o número para o sistema decimal:

Sistemas de Numeração 3

3
1 o 1

1 X 22 + 0 X 2 1 + 1 X 2º
! ! !
1X4 +0X 2+ 1 X 1 =5
O número 101 na base 2 é igual ao número 5 na base 10.
Daqui por diante, para melhor identificação do número, colocaremos
como índice a base do sistema ao qual o número pertence. Assim sendo, para o
exemplo podemos escrever: 5 10 = 101 2 •
Vamos agora, fazer a conversão do número 1001 2 para o sistema
decimal. Utilizando o mesmo processo, temos:

1 o o

1 X 23 + 0 X 22 + Ü X 2 1 + 1 X 2º =
lx8+1x1=9w :.1001 2 =9rn

1.2.J .J Exercícios Resolvidos


1 - Converta o número 011102 em decimal.
Primeiramente, devemos lembrar que o zero à esquerda de um número é
um algarismo não significativo, leigo 011102 =11102 •
Esquematizando, temos:

1 1
1 ~1 o
1 X 2 3 + 1 X 22 + 1 X 2 1 + 0 X 2º=
8 + 4 + 2 +o= 1410 :. 11102 = 141U

4 Elementos de Eletrônica Digital

4
2 • Conve rta o número 10102 para o sistem a decimal.

1 o 1
1X23 +1 X 2 1 = 1010 .". 10102 =1010
3 - Idem para o número 1100110001 2.

29 28 27 26 25 24 23 22 21 2º
1 1 1 o o 1 1 o o o 1 1
1 X 29.+ 1 X 2 8 + 1 X 2 5 + 1 X 24 + 1 X 2º =
1X512 + 1X256 + lX 32 + 1X16 + 1X1 = 817 10
.. 11001100012 = 81710

1.2.2 Conversão do Sistema Decimal para o Sistema


Binário
Como vimos, a necess idade da conver são sistem a binário para decima

eviden te, pois, se tivemos um número grande no sistem a binário
, fica difícil
perceb er a quantid ade que este representa. Transf ormand o-se este
númer o para
decima l, o proble ma desaparece.
Verem os agora a transfo rmação inversa, ou seja, a conver são
de um
númer o do sistem a decima l para o sistem a binário.
Para demon strar o processo, vamos utilizar .um númer o decima
l
qualqu er, por exemp lo o númer o 47.
Dividi do o número 47 por 2, temos:

47 2
07 23
1º resto~ 1
ou seja: 2 x 23 + 1 = 47
ou ainda: 23 x 2 1 +1x2 °=47 ~expressão A

Sistemas de Numeração 5

5
Dividindo agora 23 por 2, temos:
23 2
2º resto E- 1 11
ou seja: 11 x 2 + 1 = 23 __., expressão B
substituindo a expressão B em A, temos:
(2 X 11 + 1) X 2 1 + 1 X 2º = 47
ll X 22 + 1X21 + 1X2° =47 __.,expressão C

Dividindo agora 11 por 2, temos:


11 2
3º resto E- 1 5

ou seja: 5 x 2 + 1 = 11 __., expressão D


substituindo a expressão D em C, temos:
(2 X 5 + 1) X 22 + I X 2 l + 1 X 2º = 4 7
5 x 23 + 1 x 22 + 1x21 + 1x2°=47 __.,expressão E
Dividindo 5 por 2, temos:
5 2
4º resto E- 1 2

ou seja: 2 x 2 + 1 = 5 __., expressão F


substituindo a expressão F em E, Temos:
(2x2+1) X 2 3 + 1X22 +1Xz1+1X2º =47
2 x 24 + 1 x 23 + 1 x 22 + 1 x 2 1 + 1 x i' __., expressão G
Dividindo, agora 2 por 2 temos:

2 1 2
5º resto E- o 1 -----.

último quociente
ou seja: 2 x 1 +O= 2 __., expressão H

6 Elementos de Eletrônica Digital

6
substituindo a expressão Hem G, temos:
(lx2+0) X 24 + 1X23 + 1 X 22 + 1 X l1 + 1X2º =47
1X25 + Ü X 24 + 1 X 23 + 1 X 22 + 1 X 2 1 + 1X2º = 47
Esquematizando a últíma expressão, temos:

~' ~· ~' 1 ~· 1 ~· ~"


O processo mostra claramente a conversão e pode ser aplicado de uma
forma mais simplificada, sendo denominado de método das divisões sucessivas,
que consiste em efetuar:se sucessivas divisões pela base a ser convertida (no
caso o 2) até o último quociente possível. O número transformado será
composto por este último quociente (algarismo mais significativo) e, todos os
restos, na ordem inversa às divisões. Dessa forma, temos:

4° resto +•- - - - -
5º resto • • - - - - - - - -

O último quociente será algarismo mais significativo e ficará colocado à


esquerda. Os outros algarismos seguem-se na ordem até o lº resto:
1 o 1 1 1 1

t t t t t t
último -5º 4º 3º 2º 1º
quociente resto resto resto resto resto
:. 1011112 = 4710
Na prática, o bit menos significativo de um número binário recebe a
notação de LSB (em inglês: Least Significant Bit) e o bit mais significativo de
MSB (Most Significant Bit).
Corno outro exemplo, vamos transformar o número 400 10 em binário.
Pelo método prático, temos:

Sistemas de Numeração 7

7
Assim sendo, podemos escrever: 1100100 002 =400 10
De posse do resultado, pode-se efetuar a conversão inversa, óu seja, do sistema
binário para o decimal para conferir se a operação foi efetuada corretamente.

1.2.2.1 Exercícios Resolvidos


1- Convert a o número 21 10 em binário.
Vamos utilizar o método das divisões sucessivas:
21 2 .
LSB-{D 10 2
~®~lii2
~cp
MSB
Verifica ção: 1x24 + 1x22 +1x2° =21

2 - Convert a o número 55210 em binário.

Método das divisões sucessivas:

:. 10001010002 = 55210

Verifica ção: 29 + 2 5 + 23 =512 + 32 + 8 =55210

8 Elementos de Eletrônica Digital

8
3 - Converta o número 715 10 em binário.
Idem aos anteriores:

:. 71510 = 10110010112

Verificação: 29 + 27 + 26 + 23 + 2 1 + 2° =
512 + 128 + 64 + 8 + 2 + 1=71510

1.2.3 Conversão de Números Binários Fracionários em


Decimais
Até agora, tratamos de números inteiros. E se aparecesse um número binário
fracionário? Como procederíamos para saber a quantidade que ele representa?
Para responder isso, vamos recordar primeiramente como se procede no
sistema decimal. Utilizaremos, então, um número decimal fracionário qualquer,
por exemplo o número 10,5. Aplicando a regra básica de formação de um
número, verificamos o que ele significa:

~o' 1 ~oº 1 ~o-'


da tabela resulta: 1x101 +O x 10° + 5 x 10·1 =10,5
Para números binários agimos da mesma forma. Para exemplificar vamos
transformar em decimal o número 101,1012 :

: , ~· ·I :· :-· 1 ~, 1 ~,
podemos escrever:
1 X 22 + Ü X 2 1 + 1 X 2º + 1 X 2"1 + Ü X 2"2 + 1 X 2-3
1 1 1
=lx4+ Ox2+1xl+lx-+ Ox-+lx-=
2 4 8

Sistemas de Numeração 9

9
4 + 1 + 0,5 + 0,125 = 5,625JO

:. 101,1012 = 5,62511)
Vamos utilizar agora, um outro número binário qualquer, por exemplo, o
número 1010, 11012 _ Vamos verificar o seu valor em decimal:

:' 1 ~' 1 ~' 1 ~· 1 ~ ' 1 ~ ' ~ ' 1


1 X 23 + 1 X 2 1 + 1X2"1 + 1X2-2 +1X2·4 =
1 1 1
lx8+1x2 + lx-+lx - +lx-=
2 4 16
8 + 2 + 0,5 + 0,25 + 0,0625 = 10,812510
.·. 1010,11012 = 10,812510

1-23.1 Exercícios Resolvidos


1 - Converta o número binário 111,0012 em decimal.

~' ~· 1 ~· 1 ~· 1 ~' ~' 1

1X22 + 1x21 +1X2º + Ü X 2-1 + 0 X 2·2 + 1X2-3 =


4 + 2 + 1 + 0,125 =7,12510 :. 111,0012 =7,12510
2 - Converta o número 100,11001 2 em decimal.

~, 1 ~· 1 ~.. 1 r 1 ~, ~, o 1
l X 2 2 + 1 X 2" 1 + 1 X z-2 + 1 X 2-5 =
4 + 0,5 + 0,25 + 0,03125 = 4,7812510
:. 100,110012 = 4,7812510

10 Elementos de Eletrônica Digital

10
1.2.4 Conversão de Números Decimais Fracionários em
Binários
Podemos também converter números decimais fracionários em binários,
para isso, vamos utilizar uma regra prática.
Como exemplo, vamos transformar o número 8,375 em binário. Este
númeró significa: 8 + 0,375 = 8,375.
Vamos transformar primeiramente a parte inteira do número, como já
explicado anteriormente:

L5B --@1ii2
@~
. @cp
MSB
O passo seguinte· é transformar a parte fracionária. Para tal, utilizaremos
a regra que consiste na multiplicação sucessiva das partes fracionárias
resultantes pela base, até atingir zero. O número fracionário convertido será
composto pelos algarismos inteiros resultantes tomados na ordem das
multiplicações. Temos, então: ·
O, 375 --+ parte fracionária
x 2 -+ base do sistema
primeiro algarismo +-- [Q],750
x2
Ll],500
1 segundo algarismo
Quando atingirmos o número 1, e a parte do número após a vírgula não
for nula, separamos esta última e reiniciamos o processo:
0,500
x2
terceiro algarismo+-- [I],000-+ o processo pára aqui, pois a parte do
número depois da vírgula é nula.
Assim sendo, podemos escrever: 0,011 2 = 0,375 10
Para completarmos a conversão, efetuamos a composição da parte inteira
com a fracionária:
1000,0112 :. 8,37510 = 1000,0112

Sistemas de Numeração 11

11
Vamos agora, transformar um outro número decimal em binário, por
exemplo, o número 4,810.
O primeiro passo é transformar a parte inteira do número: 4 10 =1002 •

O próximo passo é converter a parte fracionária utilizando a regra já


explicada:
0,8
x2
primeiro algarismo +- [!],6
Por atingir o valor, separamos a parte posterior à vírgula e reiniciamos o
processo:
0,6
x2
segundo algarismo +- [],2
Novamente, reiniciamos o processo:
0,2
x2
terceiro algarismo +- [Q],4
x2
quarto algarismo +- [Q],8
Podemos notar que o número 0,8 tornou a aparecer, logo se
continuarmos o processo, teremos a mesma seqüência já vista até aqui. Este é
um caso equivalente a uma dízima.
Temos, então:
0,8!0 = (0,1100 11001100 .. . )2 .
'---,,---' .__,,_... .___.....

.L l repetições·
. seqüência calculada
logo: 4,8 10 = (100,1100110011001100 ... )2

12 Elementos de Eletrônica Digital

12
1.2.4.1 Exercícios Resolvidos
1 - Converta número 3,380 em binário.
Conversão da parte inteira:
310 = 112
Conver~o da parte fracionária:
0,38
x2
1º ~ (Q],76
x2
2º f- [!J,52
0,52
x2
3° f- 0],04
. 0,04
x2
4° ~ [Q],08
x2
5° f- [QJ ,16
x2
6º f- [QJ,32
x2
7º f- [Q],64
x2
8º f- l],28
0,28
x2
9° f- [Q],56

Sistemas de Numeração 13

13
No caso, temos:
0,01100001 02 = 1x2-2 + 1x2-3 +1 x z-s = o,37890625 10
Se aproximarmos o número decimal em duas casas, teremos 0,38, logo,
para uma precisão de duas casas decimais é suficiente que tenhamos
seguido o método até aí. Podemos escrever, então:
0,3810 =0,011000012 :. 3,3810 =11,011000012
Notamos que quanto mais casas considerarmos após a vírgula, teremos
uma maior precisão, ou seja, devemos aplicar o método até atingir a
precisão desejada.
2 • Converta o número 57,3 10 em binário.
Conversão da parte inteira:

Conversão da parte fracionária:

0,3 0,6
x2 x2
[Ql6 [Jl2
x2 0,2
[Jl2
0,2
x2
-wx2 trecho
repetitivo

[Q(4
x2
[Ql8
x2
IIl,6
Temos, então: 0,\ 0 =(0,0100110011001...)2

:. 57,310 =(111001,0100110011001...)2

1.3 O Sistema Octal de Numeração


O sistema octal de numeração é um sistema de base 8 no qual existem 8
algarismos assim enumerados:
O, 1, 2, 3, 4, S, 6 e 7

14 Elementos de Eletrônica Digital

14
Para representarmos a quantidade oito, agimos do mesmo modo visto
anteriormente para números binários e decimais, colocamos o algarismo 1
seguido do algarismo O, significando que temos um grupo de oito adicionado a
nenhuma unidade.
Atualmente, o sistema Octal praticamente é pouco utilizado no campo da
Eletrônica Digital, tratando-se apenas de um sistema numérico intermediário
dos sistemas binário e hexadecimal.
Após esta introdução, podemos, utilizando o mesmo conceito, montar a
seqüência de numeração do sistema para representar outras quantidades. A
tabela 1.2 mostra a seqüência de numeração do sistema octal até a quantidade
dezesseis.

· · ·.,. ,~c~.ir~*: .:
o o
1 1
2 2
3 3
4 4
5 5
6 6
7 7
8 10
9 11
10 12
11 13
12 14
13 15
14 16
15 17
16 20

Tabela 1.2

Sistemas de Numeração 15

15
1.3.1 Conversão do Sistema Octal para Sistema
Decimal
Para convertermos um número octal em decimal, utilizamos o concei
to
básico de formação de um número, conforme já visto.
Vamos, por exemplo, converter o número 1448 em decimal:

4
1 X 82 + 4 X 8 1 + 4 X 8° =
1 X 64 + 4 X 8 + 4 X 1 =64 + 32 + 4 =100 10
:. 1448 = 10010

1.3.1.1 Exercícios Resolvidos


1 - Converta o número 778 em decimal.
81 8°
7 7
7 X 8 1 + 7 X 8º = 7 X 8 + 7 X 1 =56 + 7 = 63 10

.'. 778 = 6310

2 - Converta o número 1008 em decimal.


s2 s1 sº
1 o o
1X82 =1X6 4 =64 10 .'. 1008 = 6410
3 - Converta o número 476 8 em decimal.
82 81
4 7 6
4 X 8 2 + 7 X 8 1 + 6 X go =4 X 64 + 7 X 8 + 6 X 1 =
256 + 56 + 6.= 31810 :. 4768 = 31810

16 Elementos de Eletrônica Digital

16
1.3.2 Conversão do Sistema Decimal para o Sistema Octal
O processo é análogo à conversão do sistema decimal para o binário,
somente que neste caso, utilizaremos a divisão por 8, pois sendo o sistema
octal, sua base é igual a 8.
Para exemplificar, vamos converter o número 92 10 para o sistema octal:
92lJL
12 resto---@ llli.
2Q resto • @C})
último quociente •

J .3.2.J Exercícios Resolvidos


1 - Converta o número 74 10 em octal.
74la_
'®~~
~CD
2 - Converta o número 512 10 em octal.

:. 51210 =10008

3 - Converta o número 719 10 em octal.

1.3.3 Conversão de Sistema Octal para o Sistema Binário


Trata-se de uma conversão extremamente simples, podendo-se utilizar a
regra prática descrita a seguir.
Vamos usar um número octal qualquer, por exemplo, o número 27 8• A
regra consiste em transformar cada algarismo diretamente no correspondente
em binário , respeitando-se o número padrão de bits do sistema, sen._do para o
octal igual a três (23 = 8 ~ base do sistema octal). Assim sendo, temos:· ·•

Sistemas de Numeração 17

17
2 7
'-v---' '-v---'
010 111
Convém observar que a regra só é válida entre sistemas numéricos de
base múltipla de zN, sendo Num número inteiro.

1.3.3.1 Exercícios Resolvidos


Converta os números octais em binários:

a) 348

3 4
'-v---' ..._......
:. 348 = 111002
011 100

b) 5368
5
...___... 3
...___... 6
..__,,._, :. 5368 =1010111102
101 011 110
e) 44675 8

4 .__,,_,.
4 ._.,....,
6 7 ..__,,._,
5
..___......, ..._...... :. 446758 =1001001101111012
100 100 110 111 101

1.3.4 Conversão do Sistema Binário para o Sistema Octal


Para efetuar esta conversão, vamos aplicar o processo inverso ao
utilizado na conversão de octal para binário. Como exemplo, vamos utilizar o
número 1100102.
Para transformar este número em octai , vamos primeiramente separá-lo
em grupos de 3 bits a partir da direita:
110 010
\

Efetuando, agora, a conversão de cada grupo de bits diretamente para o


sistema octal, temos:
110 010
....,,_... ._,_.
6 2
O número convertido será composto pela união dos algarismos obtidos.
:. 1100102 = 628

18 Elementos de Eletrônica Digital

18
No caso do último grupo se formar incompleto, adicionamos zeros à
esquerda, até completá-lo com 3 bits. Para exemplificar, vamos converter o
número 10102 em octal:

1010
Acrescentamos zeros à esquerda, até completar o grupo de 3 bits. A
partir daí, utilizamos o processo já visto:

--
001
1
010
2

1.3.4.l Exercícios Resolvidos


Converta os números binários em octais:
a) 101112

_
Vamos separar o número em grupos de 3 bits a partir da direita e efetuar a
conversão:
010 111
............... :. 101112 = 278
2 7

b) 110101012

--
011
3
010 101
2

e) 1000110011 2
5
...............
:. 110101012 = 3258

--- -
001
1
000 110 011
o 6 3
:. 10001100112 =10638

1.4 O Sistema Hexadecimal de Numeração


O sistema hexadecimal possui 16 algarismos, sendo sua base igual a 16.
Os algarismos são assim enumerados:
O, 1, 2, 3, 4, S, 6, 7, 8, 2, A , B, C, D; E , e F
Notamos que a letra A representa o algarismo A, que por sua vez
representa a quantidade dez. A letra B representa o algarismo B que representa
a quantidade onze, e assim sucede · até a letra F que representa a quantidade
quinze.

Sistemas de Numeração 19

19
Para representarmos a quantidade dezesseis, utilizamos o conceito básico
da formação de um número, ou seja, colocamos o algarismo 1 seguido do
algarismo O, representando um grupo de dezesseis adicionado a nenhuma
unidade.
Após esta introdução, podemos fonnar a seqüência de numeração
hexadecimal. A tabela 1.3 mostra a seqüência de numeração do sistema
hexadecimal até a quantidade vinte.

o o
1 1
2 2
3 3
4 4
5 5
6 6
7 7
8 8
9 9
10 A
11 B
12 e
13 D
14 E
15 F
16 10
17 11
18 12
19 13
20 14

Tabela 1.3

20 Elementos de Eletrônica Digital

20
Este sistema é muito utilizado na área dos microprocessadores e também no
mapeamento de memórias em sistemas digitais, tratando-se de um sistema numérico
muito importante, sendo aplicado em projetos de software e hardware.

1.4.1 Conversão do Sistema Hexadecimal para o Sistema


Decimal
A regra de conversão é análoga à de outros sistemas, somente que neste caso, a
base é 16. Como exemplo, vamos utilizar o número 3F16 e convertê-lo em decimal:

~
3TF-
3 X 16 1 + F X 16° =
sendo F 16 = 15w substituindo temos:

3 X 161 + 15 X 16º = 3 X 16 + 15 X 1 = 63 10

1.4.1.1 Exercícios Resolvidos


Converta os números em hexadecimal para decimal:

16' 116°
1 X 162 + C X 161 + 3 X l6º =
Substituindo C 16 por 12 10 , temos:

1 X 162 + 12 X 161 + 3 X 16º = 1 X 256 + 12 X 16 + 3 X 1 =451 10

:. 1C3 16 =451 10

b) 23816

162 · 16º 2 X 162 + 3 X 161 + 8 X 16° =


2 3 8 2 X 256 + 3 X 16 + 8 X 1 = 56810

:. 23816 = 56810

Sistemas de Numeração 21

21
e) 1FC9 16

163 162
1 F e 9
1 x 163 + F x 162 + ex 161 + 9 x 16º =
1 X 163 + 15 X 162 + 12 X 161 + 9 X 16º =
1 X 4096 + 15 X 256 + 12 X 16 + 9 X 1 = 813710

:. 1FC916 =8137 10

1.4.2 Conversão do Sistema Decimal para o Sistema


Hexadecimal
Da mesma forma que nos casos anteriores, esta conversão se faz através
de divisões sucessivas pela base do sistema a ser convertido. Para exemplificar
vamos transformar o número 100010 em hexadecimal:

1000 L!§_ .
1Q resto ---@ "6211&.
2Q resto------=@~
último quociente •
Sendo 1410 =Ew temos: 3E8 16

:. 100010 =3E8 16

1.4.2.1 Exercícios Resolvidos


1 - Converta o número 134 10 para o sistema hexadecimal.

1341®
@ 8

2 - Idem ao anterior, para o número 38410.

22 Elementos de Eletrônica Digital

22
3 - Converta o número 3882 10 em hexadecimal.
3882Ll.§..

~~
~ :. 388210 ; F2A 16

1.4.3 Conversão do Sistema Hexadecimal para o Sistema


Binário
É análoga à conversão do sistema octal para o sistema binário, somente
que, neste caso, necessita-sé de 4 bits para representar cada algarismo
hexadecimal.
Como exemplo, vamos converter o número C13 16 para o sistema binário:

e 1 3
'--.r--' => (C 16 = 12w) ......__...
0001
'--,,-'
0011
1100

:. Cl3 16 = 110000010011 2

1.4.3.1 Exercícios Resolvidos

1- Converta para o sistema binário:


a) 1ED16

1 E D
~~ => (E16 = 1410) '--.r--'
1101 => CD16 = 1310)
0001 1110
:. 1EDi6 = 1l_ll01.J01 2
b) 6CF9 16
6 C F 9
~ .___,,_..., '---y-J ~

0110 1100 1111 1001


6CF9 16 = 110110011111001 2

2 - Converta o número 3A7 16 para o sistema octal.


A solução é simples, bastando converter o número para o sistema binário e
logo após, da forma já vista, agrupar o resultado de 3 em 3 bits, obtendo
então o resultado em octal. Assim sendo, temos:

Sistemas de Numeração 23

23
,i__, Á i.
0011 1010 0111
temos, então: 3A7 16 = 11101001112

-
Agora, transformando diretamente para octal, temos:
001110 100 111 :. 3A7 16
'--..-' '--..-' '--..-'
= 16478
1 6 4 7

1.4.4 Conversão do Sistema Binário para o Sistema


Hexadecimal
É análoga à conversão do sistema binário para o octal, somente que neste
caso, agrupamos de 4 em 4 bits da direita para a esquerda. A título de exemplo,
vamos transformar o número 100110002 em hexadecimal:

10011000
"'--v-'~
:. 100110002 = 9816
9 8

1.4.4.1 Exercícios Resolvidos


Converta para o sistema hexadecimal os números binários:
a) 11000112

QgQ QQ]J :. 11000112 = 6316


6 3
b) 110001111000111002
0001
'-..,,.-'
1000
'-..,,.-'
1111
'-v--'
0001
'-..,,.-'
1100
'-..,,.-'
1 8 F 1 C
:. 110001111000111002 =18F1C 16

1.5 Operações Aritméticas no Sistema Binário


Nas áreas da Eletrônica Digital e dos Microprocessadores, o estudo das
operações aritméticas no sistema binário é muito importante, pois estas serão
utilizadas em circuitos aritméticos, tópico este, que será visto em capítulo mais
adiante.

24 Elementos de Eletrônica Digital

24
1.5.1 Adição no Sistema Binário
Para efetuarmos a adição no sist~ma binário, devemos agir como numa
adição convencional no sistema decimal, lembrando que, no sistema binário,
temos apenas 2 algarismos. Temos, então:
o o 1 1
+O +1 +O +1
o 1 1 10
Convém observar que no sistema decimal 1 + 1 =2 e no sistema binário
representamos o número 210 por 102 • Pela operação realizada, notamos a regra
de transporte para a próxima coluna: 1 + 1 =O e transporta 1 "vai um".
A operação de transporte também é denominada carry, termo derivado
do inglês.
Para exemplificar, vamos somar os números binários 112 e 102 •
Vamos efetuar a adição coiuna a coluna, considerando o transporte
proveniente da coluna anterior:
1 ~----;
+1 1 :
!
---1.Q 1+1 =O e transporta 1
1 o1 :

...... _.,.
1

:. 112 + 102 = 1012


Verificação: (3 10 + 2 10 =5 10)
Como outro exemplo, vamos efetuar 1102 + 1112 :
r~-.v--·--:
: 11 :
1+1+1= 11! +i i ~ !
11o1i
,i____
1
.,1·----'
1 1

:. 1102 + 1112 =11012


Verificação: (6 10 + 7 10 = 13 10)

Sistemas de Numeração 25

25
1.5.1.1 Exercícios Resolvidos
1 - Efetue as operações no Sistema binário

,................
..------...........................
:

,...................................... .
1
............ ---·-
~

~ ~ ~ ~---------

1 1 1 1
11 oo1
+1 o1 1
1 o o. 1 .o. o.
••

i i L_____
1 1 •

___________ J
..: . ~------·-·---.J .
•.................................................. J

:. 110012 + 10112 = 1001002

111 1111 -+ transportes


101101
+11100011
100010000
:. 1011012 + 111000112 =1000100002

e) 111112 + 1111112 :

111111 transportes
11111
+111111
1011110
:. 111112 + 1111112 = 10111102

26 Elementos de Eletrônica Digital

26
d) 1001112 + 11102 + 10112:

~--;::~~~~-:;:1--1 :-·;:::::::-..
· :rv1 "'v v vlV
1 10 10 10 1
: 100111
: 1 1 1o
l +1 o1 1 1 + 1 + 1 + 1 = 100 =:. O e transporta 10
: lp,o,o,oo.o.
1 : ____, , /·
._______ ,,' ,1'
/ l ',,',',, __
___ _
·----------
~ -------------·'
,

Neste exemplo, observamos que 9- transporte acumulado para a col~ma


seguinte é 10, pois
.
1+1+1+1
' .
= "ioO~) ~ --· , . .

:. 1001112 + 11102 + 10112 =10000002

1.5.2 Subtração no Sistema Binário


O método de resolução é análogo a uma subtração no sistema decimal.
Temos, então:·
o o 1 1
-O -1 -O -1
o 1 1 o
Observamos que para o caso 0-1, o resultado será igual a 1, porém
haverá um transporte para a coluna seguinte que deve ser acumulado no
subtraendo e, obviamente, subtraído do mil.m
, endo. ·
'
Para exemplificar, vamos efetuar a operação 1112 - 1002 :
1 1 1
-1 o o
o 1 1

: : 1112 -1002 =112 C710 - 410 =310)


Agora, para melhor elucidar o caso 0-1, vamos resolver a operação 10002
- 111 2 passo a passo. Assim sendo, temos:
1 ooo
- 1 Í ~i~-1 0-1=1 e transporta 1 para
1--l a coluna seguinte

Sistemas de Numeração 21

27
r··-··: .---transporte anterior
1 OllU O : 1t.'
i
Í 1 i 0-1-1=0e transpor ta1 para
O 1 : a coluna seguinte
"',, ___ J

,-----------.
1~
-1 . i
o o ;: 0-1-1=0 e transporta 1 para
1 1 1 i a coluna seguinte
º·º.'-·-----·.
1 :

-- 1
1 ooo
.1 1 1 transporte
Q0 0 1 ~---- anterior
··-------------->1-1 =O
:.10002 -1112 = -00012

1.5.2.1 Exercícios Resolvidos


1 - Efetue as operações no sistema binário:

1 o 1 o
-1 o o o
o o 1 o
... 10102 - 10002 = 102

b) 100102 - 100012

1 oo1 o
-l O O ~r-··l 0-1=1 e transporta 1
b :. 100102 - 10001 2 = 12
o o o o 1----!
e) 110002 - 111 2
t ,----------. 1

1 1ltt~
t l~--------
o ~i
:.110002 - 1112 =100012
1 :

- 1 1 1 : ::
1 o o o 1----! : !
t .... :.:-~:::::::~J

28 Elementos de Eletrônica Digital

28
1.5.3 Multiplicação no Sistema Binário
Procede-se como em uma multiplicação no sistema decimal. Assim sendo, temos:
Ox0=0
Oxl=O
lx0=0
lxl=l
Para exemplificar, vamos efetuar a operação 110102 x 102 :

11010
xlO
00000
1101-0+
110100
:. 110102 X 102 = 1101002

1.5.3.1 Exercício Resolvido


1 - Efetue as multiplicações no sistema binário:
a) 11002 X 011 2: 1100
xll
1100
1100+
100100
:. 11002 X 011 2 =100100
b) 110102 X 101 2 : 11010
xl01
11010
00000+
11010+
10000010
:. 110102 X 101 2 ~ 10000010

Sistemas de Numeração 29

29
100101
x1001
100101
000000
000000
100101 +
101001101

:. 100101 2 X 1001 2 = 101001101 2


Nota: A divisão de números binários é a mais complexa das
operações aritméticas binárias, pois abrange operações de
multiplicação e subtração. Não vamos abordá-la neste capítulo,
pois não a utilizaremos no estudo dos circuitos digitais.

1.5.4 Notação dos Números Binários Positivos e Negativos


A representação de números binários positivos e negativos pode ser feita
utilizando-se os sinais "+" ou "-" respectivament e. Na prática, porém, em
hardware.. dos sistemas digitais que processam operações aritméticas,
microcomputad ores por exemplo, estes sinais não podem ser utilizados, pois
tudo deve ser codificado em O ou 1. Uma forma de representar em alguns casos
utilizada, é a de acrescentar ao número um
bit de Sinal colocado à esquerda,
na posição de algarismo mais significativo. Se o número for positivo, o bit de
sinal será O, se o número for negativo este será 1. Este processo de
representação é denominado Sinal-módulo.
Para exemplificar o exposto, vamos representar os números decimais
+35rn e -73 10 em binário utilizando a notação sinal-módulo:
3510 = 1000112
:. +1000112 =01000112
L bit de ~inal (O ___. indica número positivo)
7310 = 10010012
:. -100100}z = 110010012
L bit de sinal (1 __. indica número negativo)

30 Elementos de Eletrônica Digital

30
Uma outra forma para representar número binários negativos bastante
utilizada nos sistemas já citados é a notação do complemento de 2, mas para
obtê-la, devemos primeiramente converter o número na notação do
complemento de 1, conforme se segue.
A obtenção do complemento de 1 de um número binário se dá pela troca de cada
bit do número pelo seu inverso ou oomplemento. Para demonstrar esse procedimento,
vamos obter o complemento de 1 do número 100110112• Assim sendo, temos:
Número binário: 1 oo1 1 o1 1

lllll lll
Complemento de 1: o1 1 oo1 oo
:. O complemento de 1 de 100110112 é 01100100 2 •
A notação do complemento de 2, como já dissemos, é utilizada para
representar números binários negativos. Sua obtenção se dá somando-se 1 ao
complemento de 1 do número binário inicial. Para exemplificar, vamos
representar o número -11001101 2 na notação do complemento de 2:
Número binário: 11001101
Complemento de 1: 00110010
+1
Complemento de 2: 00110011
:. A representação na notação do complemento de 2 do número
-110011012 é 001100112.
Convém observar que estas representações, por serem utilizadas no
hardware de sistemas, possuem sempre um número predefinido de bits, não
devendo ser desconsiderado nenhum deles na resposta. Nos exemplos já vistos,
utilizamos números com 8 bits.
Utilizando estas definições, vamos mostrar, a título de exemplo, uma
tabela representativa da seqüência de números binários positivos e negativos. A
tabela 1.4 mostra a representação dos números -9 10 a +9 10 no sistema binário
em 4 bits utilizando a notação do complemento de 2.

-9 -8 -7 -6 -5 -4 -3 -2 -1

-1001 -1000 -0111 -0110 -0101 -0100 -0011 -0010 -0001

0111 1000 1001 1010 1011 1100 1101 1110 1111

Ta.bela 1.4 (parte)

Sistemas de Numeração 31

31
o +1 +2 +3 +4 +5 +6 +7 +8 +9
0000 -t{Xl)] +0010 +0011 +0100 +0101 +0110 +0111 +1000 +1001
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

Tabela 1.4
Pela tabela, notamos que os números positivos na notação do
complemento de 2 recebem representação normal, idêntica à do sistema
binário. Nos sistemas digitais, para se efetuar uma diferenciação, utiliza-se da
mesma forma, um bit de sinal a mais que colocado à esquerda do número,
indica se este é positivo (bit de sinal = O) ou se este é negativo (bit de sinal =
1), estando na notação do complemento de 2.
Um outro ponto, de grande importância, a ser abordado é a conversão
inversa, ou seja, a passagem do número na notação do complemento de 2 para a
notação binária normal. O processo é simples, bastando determinarmos
novamente o complemento de 2 do resultado.
Para esclarecermos melhor, vamos aplicar este processo ao número
10112 (na notação do complemento de 2) que de acordo com a tabela 1.4
significa -0101 2 ou -5JO. Assim sendo, temos:
1011
Complemento de 1: 0100
+ 1
Complemento de 2: 0101
:. Extraindo novamente o complemento de 2 do número 10112 obtemos -
0101 2 (-5 10), que é o mesmo número, porém, na notação normal.

1.5.4.1 Exercícios Resolvidos


1 - Represente os seguintes números utilizando a notação sinal-módulo.
a) -27 10

32 Elementos de Eletrônica Digital

32
Sendo o número negativo, para representar na notação sinal-módulo
acrescentamos 1 como o bit de sinal à esquerda do número:
111011
:. -2710 = 1110112

b) +49!0
Da mesma forma, temos:

49 10 = 1100012 ~ 01100012 (em sinal-módulo)

:. +4910 = 01100012

2 - Detérmine o complemento de 1 do número 1010102•


Invertendo o número bit a bit, temos:
101010 ~ 010101
:. O complemento de 1 de 1010102 é 01010_12 •

3 - Determine o complemento de 2 do número -)00101102 •


·,\
Seguindo o processo, temos: !
/
10010ÜO'.
Complemento de 1: 01101001
+l
Complemento de 2: 01101010
:. O número -100101102 em complemento de 2 é 011010102•

4 - Qual o equivalente positivo do número 01102, aqui representado em


complemento de 2? Para solucionar basta determinarmos novamente o
complemento de 2. Assim sendo, temos:

Sistemas de Numeração 33

33
0110
Complemento do 1: 1001
+1
Complemento do 2: 1010
:. O equivalente positivo do número 0110:: (em complemento de 2) é 10102 •

1.5.S Utilização do Complemento de 2 em-Operações


Aritméticas
Podemos utilizar a notação do complemento de 2 para efetuar operações
diversas que envolvam soma ou subtração. De maneira geral, podemos
considerá-las como operações de soma envolvendo números positivos e
negativos, ou ainda entre números quaisquer, obtendo uma resposta apropriada
conforme a situação.
Para solucionar qualquer operação destas, basta determinar o
complemento de 2 do número negativo envolvido, com o mesmo número de
l?it_~_ do outro me1!1bro da operação e ·realizar a só~ desconsiderando, se
houv~estüiifodo numcrtr-cte--bít-S no resultado.
A título de exemplo, vamos efetuar a operação 11010111 2 - 100101 2.
....
Notamos que esta operação equivale à soma de um número binário
positivo com outro negativo: N 1 + (-N2). Como vimos, a solução se dá
determinando o complemento de 2 do segundo _(negativo) com mesmo número
de bits do primeiro, efetuando a soma e eliminando o bit em excesso.
Procedendo assim, temos:
110101112 - 100101:
Complemento de 1 de 00100101: 11011010
Complemento de 2: 11011010
+ 1
11011011
Operação: 11010111
+11011011
~0110010
L estouro do número de bits desconsiderado
:. 110101112 - 1001012 = 101100102

34 Elementos de Eletrônica Digital

34
A vantagem deste processo é que nos sistemas digitais pode-se utilizar um
mesmo circuito somador para efetuar-se operações que envolvam números negativos
ou ainda subtrações, simplificando a quantidade de componentes no sistema.
Utilizaremos também estes conceitos no capítulo relativo a circuitos aritméticos.

1.5.5.1 Exercícios Resolvidos


1 - Efetue as subtrações, utilizando o complemento de 2:
a) 10101011 2 - 10001002
Seguindo o mesmo processo, temos:
Complemento de 1 de 01000100: 10111011
Complemento de 2: 10111011
+ 1
10111100
Operação: 10101011
+10111100
){01100111
l+ estouro desconsiderado
: . 101010112 - 10001002 = 11001112

b) 100112 - 1001012
Trata-se de um número menor subtraindo um outro maior. Agindo,_~a
mesma forma, temos:
Complemento de 1de100101: 011010
Complemento de 2: 011011
Operação: 010011
+011011
101110
Pelo fato de o minuendo (10011 2) ser menor que o subtraendo (100101 2) a
resposta é negativa, estando na notação do complemento de 2. Para obtê-la
na notação binária normal, basta determinar novamente o complemento de
2 e acrescentar o sinal negativo:
101110 ~ 010001 ~ 010001 + 1 = 010010
:. 10011 2 - 100101 2 = -10010 2 (ou 101110 em complemento de 2)

Sistemas de Numeração 35

35
2 - Efetue em binário, utilizando a aritmética do complemento de 2, a
operação CA16 - 7D 16•
Para solucionar, convertemos primeiramente os números hexadecimais em
binários:

Logo após, aplicamos o mesmo processo já visto:


Complemento de 2 de 01111101:
10000010 ~ 10000010 + 1 ~ 10000011

Operação:
11001010
+10000011·
;ro1001101
Após obtido o resultado, o transformamos em hexadecimal:
01001101 2 =4D 16•

:. CA, 6 - 7D 16 = 4D 16

1.6 Exercícios Propostos


1.6.1 - Converta para o sistema decimal:
a) 1001102 e) 110001012
b) 0111102 t) 110101102
e) 111011 2 .g) 0110011001101012
d) 10100002

1.6.2 - Converta para o sistema binário:


a) 78 10 . e) 808io
b) 10210 t) 542910
e) 215 10 g) 1638310

d) 40410

36 Elementos de Eletrônica Digital

36
1.6.3 - Quantos bits necessitaríamos para representar cada um dos números
decimais abaixo?
a) 51210 e) 33 10
b) 1210 f) 4310
e) 2 10 g) 710
d) 1710

1.6.4 - Transforme para decimal os seguintes números binários:


a). 11, 112 e) 10011, 100112

b) 1000, 00012 f) 11000, 0011012

e) 1010, 10102 g) 100001,0110012

d) 1100, 11012

1.6.5 - Transforme os seguintes números decimais em binários:


a) 0,125 10 e) 7,9 10

b) 0,062510 f) 47,4710

e) 0,7 10 g) 53,387610

d) 0,921()

1.6.6 - Transforme os números octais para o sistema decimal:


a) 148 d) 15448
b) 678 e) 20638
e) 1538

1.6.7 - Por que o número 15874 não pode ser octal?


1.6.8 - Converta para o sistema octal:
a) 10710 d) 4097 10
b) 185 10 e) 5666 10
e) 2048 10

Sistemas de Numeração 37

37
1.6.9 - Converta os seguintes números octais em binários:
a) 4778 d) 67408
b) 1523 8 e) 10021 8

e) 47648

1.6.10 -Converta os seguintes números binários em octais:


a) 1011 2 d) 10000000ül2
b) 100111002 e) 1101000101 2
e) 1101011102

1.6.11 - Converta para o sistema decimal os seguintes números hexadecimais:


a) 479 16 d) FOCA 16
b) 4AB 16 e) 2D3F16

e) BDE 16

1.6.12 - Converta os seguintes números decimais em hexadecimais:


a) 486 10 ·d) 5555 10

b) 2000 10 e) 35479 10
e) 4096 10

1.6.13 - Converta para o sistema binário:


a) 8416 d) 47FD 16
b) 7F 16 e) F1CD 16
e) 3B8C16

1.6.14 -Converta os números 1D2 16 e8Cf 16 para o sistema octal.

1.6.15 - Converta para o sistema hexadecimal os seguintes números binários:


a) 10011 2 d) 111110111100102
b) 11100111002 e) 10000000001000102

e) 100110010011 2

38 E l e nze ntos d e Ele trô nica Digital ·

38
1.6.16 -Converta os números 7100 8 e 5463 8 para hexadecimal.

1.6.17 - Efetue as operações:


a) 10002 + 1001 2 d) 11102+ 10010112 + 111012
b) 100012 + 111102 e) 110101 2 + 1011001 2 + 11111102
e) 101 2 + 100101 2

1.6.18 - Resolva as subtrações, no sistema binário:


a) 11002 - 10102 d) 10110012 - 110112
b) 101012 - 11102 e) 1000002 - 111002
e) 111102 - 11112

1.6.19 - Multiplique:
a) 10101 2 X 112 d) 111102 X 110a
b) 11001 2 X 101 2 e) 1001102 X 10102
e) 1101102 X 1112

1.6.20 -Repres.ente os números +97 tn e -121 10, utilizando a notação sinal


-módulo.

1.6.21 -Estando o número lOlióoió em sinal-módulo, o que ele representa no


sistema decimal?

1.6.22 - Determine o complemento de 1 de cada número binário:


a) 01110100 2

b) 110000102

1.6.23 - Represente os seguintes números na notação do complemento de 2:


a) -1011 2 d) -110101002

b) -1000012 e) -01010011 2
e) -10111101 2

Sistemas de Numeração 39

39
1.6.24 -Qual o equivalente em decimal do número 101101112, aqui
representado em complemento de 2?

1.6.25 -Efetue as operações utilizando o complemento de 2:


a) 1011012 - 1001112 · d) -10010011 2 + 110110102
b) 100001102 - 1100112 e) -10011101 - 10001012
e) 1111002 - 111010112

1.6.26 - Efetue em binário as operações, utilizando a aritmética do


complemento de 2:
a) 758 - 308 d) -BC 16 + FC 16

b) 44 16 - 3E16

e) A9 16 - E0 16

40 Elementos de Eletrônica Digital

40
CAPÍT L02

Puncões e Portas Lógicas

2.1 Introdução
Em 1854, o matemático inglês George Boole (1815 - 1864), através da
obra intitulada An Investigation of the Laws of Thougbt, apresentou um
sistema matemático de análise lógica conhecido como álgebra de Boole.
No início da "era dá eletrônica", todos os problemas eram resolvidos por
sistemas analógicos, também conhecidos por sistemas lineares.
Apenas em 1938, o engenheiro americano Claude Elwood Shannon
utilizou as teorias da álgebra de Boole para a solução de problemas de circuitos
de telefonia com relés, tendo publicado um trabalho denominado Symbolic
Analysis of Relay and Switching, praticamente introduzindo na área
tecnológica o campo da eletrônica digital.
Esse ramo da eletrônica emprega em seus sistemas um pequeno grupo de
circuitos básicos padronizados conhecidos como portas lógicas.
\

Através da utilização conveniente destas portas, podemos "implementar"


todas as expressões geradas pela álgebra de Boole, que constituem a base dos
projetos dos sistemas já referidos.
Neste capítulo, trataremos apenas dos blocos básicos, deixando para os
capítulos posteriores; estudo de outros blocos e sistemas derivados.

Funções e Portas Lógicas 41

41
2.2 Funções Lógicas E, OU, NÃO, NE e NOU
Faremos, a seguir, o estudo das principais funções lógicas que na
realidade derivam dos postulados da álgebra de Boole, sendo as variáveis e
expressões envolvidas denominadas de booleanas.
Nas funções lógicas, temos apenas dois estados distintos:
e:;> o estado O (zero) e
e:;> o estado 1 (um).
O estado O representará, por exemplo: portão fechado, aparelho desligado,
ausência de tensão, chave aberta, não, etc. O estado 1 representará, então: portão
aberto, aparelho ligado, presença de tensão, chave fechada, sim, etc.
Note, então, que se representarmos por O uma situação, representamos
por 1 a situação contrária. Deve-se salientar aqui, que cada variável booleana
da função lógica pode assumir somente 2 situações distintas O ou 1.

2.2.1 Função E ou AND


A função E é aquela que executa a multiplicação de 2 ou mais variáveis
booleanas. É também conhecida como função AND, nome derivado do inglês.
Sua representação algébrica para 2 variáveis é S =A. B, onde se lê S =A e B.
Para melhor compreensão, vamos utilizar e analisar o circuito
representativo da função E visto na Figura 2.1.

Figura 2.1

Convenções: chave aberta= O chave fechada = 1


lâmpada apagada = O lâmpada acesa = 1

Situações possíveis:
12 ) Se tivermos a chave A aberta (O) e a chave B aberta (O), neste
circuito não circulará corrente, logo, a lâmpada permanecerá
apagada (O): A= O, B = O ~ S = A.B =O.

42 Elementos de Eletrônica Digital

42
2Q) Se tivermos a chave A aberta (O) e a chave B fechada (1), logo a
lâmpada permanecerá apagada (O): A= O, B = 1 ~ S =O.

3º) Se tivermos a chave A fechada (1) e a chave B aberta (O), a lâmpada


permanecerá apagada: A = 1, B = O ~ S = O.

4Q) Se tivermos, agora, a chave A fechada (1) e a chave B fechada (1), a


lâmpada irá acender, pois circulará corrente: A= 1, B = 1~S=1.
Analisando as situações, concluímos que só teremos a lâmpada acesa
quando as chaves A e B estiverem fechadas.

2.2.1.1 Tabela da Verdade de uma Função E ou AND


Chamamos Tabela da Verdade um mapa onde colocamos todas as
possíveis situações com seus respectivos resultados. Na tabela, iremos
encontrar o modo como a função se comporta. A seguir, iremos apresentar a
tabela da verdade de uma função E ou AND para 2 variáveis de entrada:

o o o
o 1 o
1 o o
1 1 1
Tabela 2.1

2.2.1.2 Porta E ou AND


A porta E é um circuito que executa a função E, sendo representada na
prática, através do símbolo visto na figura 2.2.
A----1
s
B - - - - -.___ _.

Figura 2.2

Como já dissemos, a porta E executa a tabela da verdade da função E, ou


seja, teremos a saída no estado 1 se, e somente se, as 2 entradas forem iguais a
1, e teremos a saída igual a Onos demais casos.

Funções e Portas Lógicas 43

43
Até agora, descrevemos a função E para 2 variáveis de entrada. Podemos
estender esse conceito para qualquer número de entradas. Para exemplificar,
mostraremos uma porta E de 3 variáveis de entrada, sua tabela da verdade, e
ainda, sua expressão booleana:
A
B s
e
S=A.B.C

Figura 2.3

o o (} o
o o 1 o
o 1 o o
o 1 1 o
1 o o o
1 o 1 o
1 1 o o
1 1 1 1
Tabela 2.2 \.

Notamos que a tabela da verdade mostra as 8 possíveis combinações das


variáveis de entrada e seus respectivos resultados na saída.
O número de situações possíveis é igual a 2N, onde N é o número de
variáveis de entrada. No exemplo: N = 3 :. 23 = 8.

2.2.2 Função OU ou OR
A função OU é aquela que assume valor 1 quando uma ou mais variáveis
da entrada forem iguais a 1 e assume valor O se, e somente se, todas as
variáveis de entrada forem iguais a O. Sua representação algébrica para 2
variáveis de entrada é S = A + B, onde se lê S = A ou B.
O termo OR, também utilizado, é derivado do inglês.
Para entendermos melhor a função OU, vamos representá-la através do
circuito da figura 2.4 e analisar as situações possíveis.

44 Elementos de Eletrónica Digital

44
=3. .-----.
CH A

E T~-~c-HB-~'s
Figura 2.4

Usaremos as mesmas convenções do circuito representativo da função E,


visto anteriormente. Situações possíveis:
1!!) Se tivermos a chave A aberta (O) e a chave B aberta (O), no circuito
não circulará corrente, logo, a lâmpada permanecerá apagada (O): A
=O, B =O~ S =A + B =O.
2!!) Se tivermos a chave A aberta (O) e a chave B fechada (1), circulará
corrente pela chave B e a lâmpada acenderá (1): A= O, B =1 ~ S = 1.
3!!) Se tivermos a chave A fechada (1) e a chave B aberta (O), circulará
corrente pela chave A e a lâmpada acenderá (1): A= 1, B =O~ S = 1.
4!!) Se tivermos a chave A fechada (1) e a chave B fechada (1), circulará cor-
... rente pelas duas chaves e a lâmpada acenderá (1): A= 1, B = 1 => S =1.
Para o caso A = 1 e B = 1, a soma A + B = 1, a princípio estranha, é
verdadeira, pois, como veremos mais à frente, trata-se de uma sorna booleana
derivada do postulado da adição da álgebra de Boole.
Notamos pelas situações que teremos a lâmpada ligada quando chA ou
chB ou ambas as chaves estiverem ligadas.

2.2.2.1 Tabela da Verdade da Função OU ou OR


Nesta tabela da verdade, teremos todas as situações possíveis com os
respectivos valores que a função OU assume. A tabela 2.3 apresenta a tabela da
verdade da função OU ou OR para 2 variáveis de entrada. ·

D o o
o 1 1
1 o 1
1 1 1
Tabela 2.3

Funções e Portas Lógicas 45

45
2.2.2.2 Porta OU ou OR
É a porta que executa a função OU . Representaremos a porta OU através
do símbolo vísto na figura 2.5.
A -- - - \
~-- s
_
B - - - - 1.____ _...

Figura 2.5
A porta OU executa a tabela da verdade de função OU, ou seja, teremos
a saída igual a 1 quando uma ou mais variáveis de entrada forem iguais a 1 e O
se, e somente se, todas as variáveis de entrada forem iguais a O.
Podemos estender o conceito para mais de 2 variáveis de entrada. Como
exemplo, vamos mostrar uma porta OU, sua tabela da verdade e sua expressão
booleana com 4 variáveis de entrada:
A
B s
e
D
S=A+B+ C+D
Figura 2.6

o o o o o
o o o 1 1
o o 1 o 1
o o 1 1 1
o 1 o o 1
o 1 o 1 1
o 1 1 o 1
o 1 1 1 1
1: o o o 1
1 o o 1 1
1 o 1 o 1
1 o 1 1 1
1 1 o o 1
1 1 o 1 1
1 1 1 o 1
1 1 1 1 1
Tabela 2.4

46 Elementos de Eletrônica Digital

46
Notamos, pela tabela, que as 4 variáveis de entrada possibilitam 16
combinações possíveis (24 == 16).

2.2.3 Função NÃO ou NOT


A função NÃO é aquela que inverte ou complementa o estado da
variável, ou seja, se a variável estiver em O, a saída vai para 1, e se estiver em
1, a saída vai para O. É representada algebricamente da seguinte forma: S = A
ou S == A', onde se lê A barra ou NÃO A.
Esta barra ou apóstrofo sobre a letra que representa a variável, significa
que esta sofre uma inversão. Também, podemos dizer que A significa a
negação de A.
Para entendermos melhor a função NÃO vamos representá-la pelo
circuito da figura 2.7. Analisaremos utilizando as mesmas convenções dos
casos anteriores.

E s

. Figura 2.7

Situações possíveis:

1.Q) Quando a chave A estiver aberta (O), passará corrente pela lâmpada
e esta acenderá (1): A= O==:. S = A = 1.

'2.Q) Quando a chave A estiver fechada (1), curto-circuitaremos a


lâmpada e esta se apagará (O): A == 1 => S :::: A = O.

2.2.3.1 Tabela da Verdade da Função NÃO ouNOT


A tabela 2.5 apresenta casos possíveis da função NÃO.

Tabela 2.5

Funções e Portas Lógicas 41

47
2.2.3.2 Inversor
O inversor é o bloco lógico que executa a função NÃO.
Suas representações simbólicas são vistas na figura 2.8.

-----iO (antes de um outro bloco lógico)


Figura 2.8

A função NÃO ou complementar também é conhecida como função


NOT, termo derivado do inglês.

2.2.4 Função NÃO E, NE ou NAND


Como o próprio nome "NÃO E" diz: essa função é u'ma composição da
função E com a função NÃO, ou seja, teremos a função E invertida. É
representada algebricamente da seguinte forma:
S = (A B), onde o traço indica que temos a inversão do produto A.B.

2.2.4.1 Tabela da Verdade da Função NE ou NAND


A tabela 2.6 apresenta a função NE para 2 variáveis de entrada.

o o 1
o 1 1
1 o 1
1 1 o
Tabela 2.6

Pela tabela da verdade, podemos notar que esta função é o inverso da


função E.

48 Elementos de Eletrônica D igital

48
2.2.4.2 Porta NE ou NAND
A porta NE é o bloco lógico que executa a função NE.
Sua representação simbólica é vista na figura 2.9.
A----1
s

Figura 2.9

Podemos também formar uma porta NE através da composição de uma


porta E com um inversor ligado a sua saída. A figura 2.10 mostra esta situação
.
A----1
s

Figura 2.10

A porta NE, como outros blocos lógicos, pode ter 2 ou mais entradas. O
termo NAND, também usual, é derivado do inglês.

2.2.S Função NÃO OU, NOU ou NOR


Analogamente à função NE, a função NOU é a composição da função
NÃO com a função OU, ou seja, a função NOU será o inverso da função OU.
É
representada da seguinte forma:
S =(A+ B), onde o traço indica a inversão da soma booleana A+ B.
2.2.5.1 Tabela da Verdade da Funçã o NOU ou NOR
A tabela 2.7 apresenta a função NOU para 2 variáveis de entrada.

o o 1
o 1 o
1 o o
1 1 o
Tabela 2.7

Funções e Portas Lógicas 49

49
Podemos notar pela tabela da verdade que a função NOU representa a
função OU invertida. ·

2.2.5.2 Porta NOU ou NOR


A porta NOU é o bloco lógico que executa a função NOU. Sua
representação simbólica é vista na figura 2.11.
A---""'

Figura 2.11

De maneira análoga, podemos formar uma porta NOU utilizando uma


OU e um inversor ligado à sua saída. Esta situação é vista na figura 2.12
A---""'

Figura 2.12

Podemos ter portas NOU com mais de 2 entradas. O termo NOR,


também na prática utilizado, é derivado do inglês.

2.2.6 Quadro Resumo

Função E:

AND :===c=r--5 o o
l o
o o
assume l quando
todas asVãlláveis
forem ...____..-
l e O nos
1 outros casos.
ou Função OU: S=A+B

OR
:==c>-s o o o
o.1 1
assume O quando
todas as variáveis
1 o 1 forem O e 1 nos
1 1 outros casos.
Tabela 2.8 (parte)

50 Elementos de Eletrônica Digital

50
NÃONOT
~~l t1Si1: Função NÃO: S=A
A~S o 1 inverte a variável
INVERSOR 1 o aplicada à sua
entrada.
NE
gfA·~~· Função NE: =
S AB

NAND :=o-s o o
o 1
1 o
1 o
1
1
1
inverso da função
E. J-

NOU
Função NOU: . S=A+B
:~s o o
o l o
1 inverso da função
ou.
NOR
o o
1 o

Tabela 2.8

2.3 Expressões Booleanas Obtidas de Circuitos


Lógicos
Todo circuito lógico executa uma expressão booleana e, pfü/ mais
complexo que seja, é formado pela interligação das portas lógicas básicas.
Podemos obter a expressão booleana que é executada por um circuito lógico
qualquer. Para mostrar o procedimento, vamos obter a expressão que o circuito
da figura 2.13 executa:

~-D..._--) )--s
Figura 2.13

Para facilitar, vamos dividir o circuito em 2 partes:

Funções e Portas Lógicas 51

51
A
:-------\\..~, r----- --- -- ----
B 1 •
1
~(i)__ - --- -·
1 -----------.J s
1
c-..--------------t.__~~

~~--------------------- ----
Figura 2.14
Na saída Sl' teremos o produto A.B, pois sendo este bloco uma porta E,
sua expressão de saída será: S 1 =.A.B. Como S1 é injetada em uma das entradas
da porta OU pertencente à segunda parte do circuito e na outra entrada está a
variável e, a expressão de saída será: s =si+ e.
Para determinarmos a expressão final, basta agora, substituirmos a
expressão de sl na expressão acima, obtendo então:
S=A.B+C
que é a expressão que o circuito executa.
Uma outra maneira mais simples para resolvermos o problema, é a de
escrevermos nas saídas dos diversos blocos básicos do circuito, as expressões
por estes executadas. A figura 2.15 ilustra este procedimento:

:=o-A-.B-..
c--------~~~====~i--A_.s_+_c_5
Figura 2.15

:. S = A.B + C

2.3.1 Exercícios Resolvidos


1 - Escreva a expressão booleana executada pelo circuito da figura 2.16.
A
B--~

s
e
D

Figura 2.16

52 Elementos de Eletrônica Digital

52
Vamos, agora, escrever as expressões de saída de cada bloco básico do
circuito:
(A+B)

(A+B).(C+D)
1----s
(C+D)

Figura 2.17

:.S=(A+B) . (C+D)

2.,. Determine a expressão booleana característica do circuito da figura 2.18.


. A ~,-_: Ç\ ""\; ~ C ~GD j
B----<

e--__. "\------ s

Figura 2.18
Seguindo o processo descrito, temos:
A - - . . r -- -..., (A.B)
1----""""--~

B---1

e
c------l :><:1----_;;_-------1
A.B+C+(C.D)
>---- s

(C.D)

Figura 2.19

:. S = A .· B +· C + (C. D)

Funções e Portas Lógicas 53

53
3 - Idem, para o circuito da figura 2.18.
A
B-"'"'I~

Figura 2.20

Antes da solução, convém recordarmos que os círculos colocados nas


terminais de entrada junto às portas, representam ·também inversores.
Solucionando, temos:
A--~--....
1-------,
B---t__ _

(B.C)

(B+D)
D---t

Figura 2.21

:. S = [A . B . (B. C) . (B + D)]

4 - Qual a expressão executada pelo circuito da figura 2.22?


A----0
B _,...-;--;___ __,;

Figura 2.22

54 Elementos de Eletrônica Digital

54
Resolução:
..k--
A----a (A.B}
B-.--t--;

(A.Bl

C~---<o---------' [(A.B)+(A.BJ+C)].(C+D)

(CtD} 1----s
D----1

Figura 2.23

... : ,,. [(A . B) + (A . s) + e] ..cc + D)

2.4 Circuitos Obtidos de Expressões Booleanas


Vimos, no tópico anterior, que podemos obter uma expressão booleana
que um circuito lógico executa. Podemos também desenhar um circuito lógico
que· executa uma expressão booleana qualquer, ou seja, podemos desenhar um
circuito a partir de sua expressão característica.
O método para a resolução consiste em se identificar as portas lógicas na
expressão e desenhá-las com as respectivas ligações; a partir das variáveis de
entrada. Para exemplificar, vamos obter o circuito que executa à·· expressão
S ::: (A + B). C . (B + D).
Solucionaremos respeitando a hierarquia das funções da aritmética
elementar, ou seja, iniciaremos a solução primeiramente pelos parênteses.
Para o prime!ro parêntese, temos a soma booleana A + B, logo, o circuito
que o executa _será uma porta OU. Para o segundo, temos a soma booleana
B +D, logo, o circuito será uma porta OU. Até aí, temos então:
(A+B) "'CD (B+D)"'@

A----4
>---s >---s
B-----1
~--

Figura 2.24

Funções e Portas Lógicas 55

55
A seguir, temos uma multiplicação booleana dos dois parênteses,
juntamente com a variável C, sendo o circuito que executa esta multiplicação,
umapoitaE:
CD-----1
c-----1.___
@-~---1
__ 1---S

Figura 2.25
S,ubstituindo as saídas <D e a> no bloco da figura 2.25, obtemos o circuito
completo, que é visto na figura 2.26.
A----\

,__
B-_..--1
__
C--+--------- ------1 i----s

®·
D----1
~--

Figura 2.26

2.4.1 Exercícios Resolvidos


1- Desenhe o circuito que executa a expressão booleana
S = A.B.C + (A+B) .C.
Primeiramente, para' identificar as portas lógicas, vamos numerar cada
termo da expressão:
S = A.B.C* (A+ B): C
'--v--' '---v---'
(1) (2)
'------.--'
(3)
(4)
Assim sendo, temos:
<D porta E com A, B e C.
a> porta OU com A e B.
® porta E com a> e C.
©porta OU com <D e® .

56 · Elementos de Eletrônica Digital

56
Para facilitar as ligações, pode-se utilizar uma rede ou barra de variáveis
de entrada. A figura 2.27 mostra o circuito final, composto pela ligação
das portas envolvidas com uma rede de variáveis de entrada.
' '
A B C

- -©- s
®

Figura 2.27

2 - Idem para a expressão: S = [(A+ B) + (C. D)] . D.


Solucionando, conforme já explicado, temos:

s = [(A+B)
"---..--'
+ (C.D)] .D
'--v---'
(1) (2)
(3)
(4)

Desenhando e in~erligando as portas a partir de uma rede de variáveis de


entrada, obtemos o circuito da figura 2.28.
A B C D

Figura 2.28

Funções e Portas Lógicas 57

57
3- Idem para a expressão: S = [(A.B) + (C.D)].E+A.(A.D.E+C.D .E).

Solução:
s-- [(A.B)
- - - --
+ (C.D)].E+A.(A .D.E+C.D . E).
~~ ~~
(1) (2) (3) (4)
(5) (6)
(7) (8)
(9)
A B C ó E

Figura 2.29

2.5 Tabelas da Verdade Obtidas de Expressões


Boóleanas
Uma maneira de se fazer o estudo de uma função booleana é a utilização
da tabela da verdade, que, como vimos anteriormente, é um mapa onde se
colocam todas as situações possíveis de uma dada expressão, juntamente com o
valor por esta assumido.
Para extrairmos a tabela da verdade de uma expressão, acompanhamos o
seguinte procedimento:
12 ) Montamos o quadro de possi~ilidades.
2º) Montamos colunas para os vários membros da expressão.

58 Elementos de Eletrônica Digital

58
3 2 ) Preenchemos estas colunas com seus resultados.
42 ) Montamos uma coluna para o resultado final.
5 2 ) Preenchemos esta coluna com os resultados finais.
Para esclarecer este processo, vamos utilizar a expressão
S =A . B . C +A. D +A . B. D:
Temos na expressão, 4 variáveis: A, B, C e D, logo, teremos 24
possibilidades de combinação de entrada.
Vamos, a seguir, montar o quadro de possibilidades com 4 variávéis de
entrada, três colunas auxiliares, sendo uma para cada membro da expressão, e
uma coluna para o resultado final (S):

o o o o o o o o
o o o l o o o o
o o 1 o o o o o
(}
º-1 o o o o
O· o {) o o o o
·O 1 o . l- o o 1 1
o o o o o o
o 1 o o 1
o o o o 1 o 1
o o 1 ' o o Ó- o
o 1 o i o 1·
o 1 1 o o
1 o o o 1 o 1
1 o o o o o
1 1 o o 1 o 1
1 1 1 o o ' O o
Tabela 2.9

Funções e Portas Lógicas 59

59
Convém observar que na coluna relativa ao 1º membro, colocamos os
resultados da multiplicação de A com o inverso da variável B e C (A . B . C) .
Na do 2º membro, o resultado de AD e na do 3º, o resultado de A . B . D. Na
coluna de resultado final (S) colocamos a soma booleana (porta OU) dos 3
termos da expressão.
····-.,

Um outro modo de resolução, porém mais prático, consiste no


preenchimento direto da coluna com o resultado final. Para isto, basta montar o
quadro de possibilidades conforme o número de variáveis, reconhecer na
expressão operações notáveis que permitem a conclusão do resultado final de
imediato e, por exclusão, ir executando as operações até o preenchimento total
da tabela.
Para
<"
melhor
·•.
entendimento, vamos levantar a tabela da expressão
S = ,A+B+A,.B.C, utílizando este modo mais prático.
; ~'li ,, \ ', . '
Primeiramente, vamos montar o quadro de possibilidade para as 3
variáveis envolvidas na expressão:

o o o
o o 1
o 1 o
o l 1
1 o o
1 o 1
1 1 o
1 1 1

Tabela 2.10

Logo após, vamos preencher a tabela utilizando os casos notáveis, que


permitem a conclusão do resultado final imediato:
CD Nos casos onde A = O (A ='l) , temos S = 1; pois, sendo A = l, temos
na expressão: S = l +B + A.B.C=1(qualquer que sejam os valores
assumidos pela variável B ou pelo termo A. B. C ).

60 · Elementos de Eletrônü;a Digital

60
<V . Nos casos remanescentes onde B =1, temos S = 1, pois da mesma
- --
forma que nos casos anteriores S = A+ 1 +A. B. C = 1.

@ O termo A.B.C será igual a 1, somente no caso remanescente 100,


levando para este caso a saída da expressão para 1 (S ,; 1).
® Por exclusão, ou ainda, por substituição dos valores, concluímos que
no último caso (101), temos na saída S =à.
A tabela 2.11 apresenta o resultado com todos os casos preenchidos e
assinalados conforme a análise efetuada.

o o o
}~
1
o o 1 1
o 1 o
o 1 1 1
1 o o 1 @
1 o 1 o @
1
1
o
1

Tabela 2.11

2.5.1 Exercícios Resolvidos


1 - Prove as identidades abaixo relacionadas:
a) A. B ~ A. B

b) A+ B ~ A+ B

e) A. B = A+ B

d) A+ B = A. B

Podemos provar estas identidades, levantando as respectivas tabelas da


verdade. Para facilitar, vamos colocar um quadro de possibilidades (2
variáveis: A e B) e colunas para os termos comuns entre as expressões:

Funções e Portas Lógicas 61

61
o o 1 1 1 1
o -· 1 o 1 1 o
1 o o 1 1 o
1 1 o, o o
·º
Tabela 2;12

Como podemos notar pela tabela, os termos A. B e A. B assumem


resultados .'d_if~t~rif.~~-;(a) para as mesmas possibilidades de en}rada, o mesmo
ocorrendo com A·+B e A + B (b), porém o ter!11o A. B assi:me resultado
idêntico a A+ B (c), o mesmo acontecendo entre A+ B·e A. B (d).

2 - Levante a tabela da verdade da expressão:


S = (A + B) . (B. C). .l
Seguindo o processo já visto, temos:
. CD Péla análise do termo (A +· J:?), concluímos que nos casos da tabela
onde A= B =O, temos S = 6, 'pois S =(O+ O). (B.C). Para qualquer
outro caso remanescente, este termo será igual a 1, sen~o necessária a
análise de (B. C), para a conclusão dos outros re~ultados finais ~
CV Nos casos remanescentes da tabela, bnde B =O ou C =O; temos S = 1,
pois (O . C) ou (B. O) são iguais a 1, que. multiplicado por (A+ B) = 1,
resulta em S = 1.
@ Nos 2 últimos casos, onde B = C = 1, temos S =O, pais S = (A+ B) .
(1.1) =o. .
Passando os casos analisados para a tabela, temos:

62 Elementos de Eletrônica Digital

62
D o o o
o o 1 o
o L o í
o 1 1 o
1 o o
1 o
1 o 1
-1 o
Tabela 2.13

3 - Monte a tabela da verdade da expressão:


S = [(A+B). C] + [D. (B+C)].

Solução:

CD Nos casos onde C = O, temos S;= 1, pois o 1º termo da expressão será


igual a 1: S =[(A+ B).0] + ... = 1.
~ O mesmo ocorre nos casos remanescentes onde D = O, p01s
S = ... + [0.(B+C)]=l.
Q') Nos casos remanescentes onde B = 1, temos S = O, pois estando B
presente nos 2 termos, temos: S = [(A+l)l] + [1.(1+ C)J =O+ O= O
(para estes casos restantes C = 1 e D = 1).
@) Sendo B = O para os casos restantes, onde A = O, temos S = 1, pois
s= [(0+0).1] + ... = l.
0) No último caso (1011), por simples substituição, concluímos que S =O.
A tabela 2.14 mostra o resultado final com todos estes casos preenchidos e
assinalados.

Funções e Portas lógicas 63

63
o o o o i
o o o 1 1- } <D
o o 1 o ®
o o 1 1 @
o 1 o o } <D'
o 1 o
o 1 1 o 1
o 1 1 o @
1 o o o 1
1 o o 1 1 } <D
1 o o 1 ®
1 o 1 o @
1 1 o o 1
1 1 o 1 } <D
1 1 o 1 ®
1 1 1 o @
Tabela 2.14

4- Analise o comportamento do circuito da figura 2.30.


A B e D

Figura 2.30

Para estudar o comportamento de um circuito lógico utilizamos sua tabela


da verdade. Necessitamos, então, obter primeiramente a expressão a qual o
circuito executa. Assim sendo, temos:

64 Elementos de Eletrônica Digital

64
· A B C D

[(AC) + D+B]+C.(ACD)
s

C.(ACD)

Figura 2.31

:. S = [(A.C)+D+B]+C.(A.C.D)
Nesta expressão, para facilitar a obtenção do resultado final, vamos
utilizar colunas auxi,liares para obter os resultados relativos ao 1º e 2º
termos. A tabela 2.15 apresenta a conclusão dos resultados.

o o o o o o o
o o o 1 o o o
o o 1. o o 1 1
o o 1 1 o 1 1
O' 1 o o o o o
o 1 o 1 o o o
o 1 1 o o 1 1
o 1 1 1 o 1 1
1 o o o o o o
1 o o 1 o o o
1 o 1 o 1 1 1
1 o 1 1 o o o
1 1 o o o o o
1 1 o 1 o o o
1 1 1 o o 1 1
1 1 1 1 o o o
Tabela 2.15

Funções e Portas Lógicas 65

65
2.6 Expressões Booleanas Obtidas de Tabelas da
Verdade
Até aqui, vimos como obter expressões a partir de circuitos, circuitos a
partir de expressões e tabelas da verdade a partir de circuitos ou expressões.
Veremos, neste item, como podemos obter expressões e circuitos a partir de
tabelas da verdade, sendo este o caso mi;tis comum em projetos práticos, pois,
geralmente, necessitamos representar situações através de tabelas da verdade e
a partir destas, obter a expressão booleana e consequentemente, o circuito
lógico.
Para demonstrar este procedimento, vamos obter a expressão da tabela
2.16.

o o 1
o 1 o
1 o 1
1 1 1

Tabela 2.16

Observando a tabela, notamos que expressão é verdadeira (S = 1) nos


casos onde A = O e B = O ou A = 1 e B = O ou A = 1 e B = 1. Para obter a
expressão, basta montar os termos relativos aos casos onde a expressão for
verdadeira e somá-los:

Caso 00: S = 1 quando, A= O e B = O(A= 1 é B = 1) => A . B


Caso 10: S = 1 quando, A= 1 e B =O (A = 1 e B = 1) => A. B
Caso 11: S = 1 quando, A = 1 e B = 1 => A . B
:. S = A.B +A. B +A.B
Notamos que o método permite obter, qualquer que seja a tabela, uma
expressão padrão formada sempre pela soma de produtos. No próximo capítulo,
relativo à álgébra çle <Boole, . estudaremos o processo de simplificação desta,
bem como, de oÚtras expr~ssões booleanas, possibilitando a obtenção de
circuitos mais '.~implificados. _'

66 Elementos de Eletrônica Digital

66
2.6.1 Exercícios Resolvidos
1- Determine a expressão que executa a tabela 2.17 e desenhe o circuito lógico.

o o o 1
o o 1 O.
o 1 o 1
o 1 1 o.
1 o o o
1 o 1 o
1 l O _, 1
1 1 1 1
Tabela 2.17

Para soluciona r, e'xtràímos os casos onde a expressão é verdade~ra (S =.._l):


000 ciu 010 ou 110 ou 111. ·
:. S = A.B.C+ A.B.C+ A.B. C+A.B. C
Da·expressão , extraímos o circuito lógico:
A B C

Figura 2.32

Funções e Portas Lógicas 67

67
2 - Obtenha a expressão booleana da tabela 2.18.

o o o o o
o o o 1 o
o o 1 o o
o o 1 1 o
o 1 o O· 1 .,.
o 1 o 1 o
o 1 1 o L.
o 1 1 1 o
1 o o o 1-
1 o o 1 o
1 o 1 o o
1 o 1 1 1 ~.

1 1 o o o
1 l o 1 o
1 1 1 o o
1 1 1 1 o
Tabela 2.18
Da tabela extraímos os casos onde a expressão é verdadeira (S = 1):
0100 ou 0110 ou 1000 ou 1011.
:. S::: ABCD+ABCD+ABCD+ABCD

2.7 Blocos Lógicos OU EXCLUSIVO e


COINCIDÊNCIA
Estudaremos, neste tópico, os blocos OU Exclusivo e Coincidência que
são muito importantes na área de Eletrônica Digital, pois juntamente com as
outras portas lógicas formam outros circuitos elementares dentro dos sistemas digitais.
Embora estes circuitos sejam blocos lógicos básicos, podemos considerá-
los também como circuitos combinacionais, pois, como veremos em capítulos
posteriores, sua obtenção provém de uma tabela d.a verdade (situação), que gera
uma expressão característica, de onde esquematizamos o circuito;,

68 Elementos de Eletrônica Digital

68
2.7.1 Bloco OU EXCJ.,USIVO
A função que ele executa, como o propno nome diz, consiste em
fornecer 1 à saída quando as variáveis de entrada forem diferentes entre si.
Com esta pequena apresentáção podemos montar sua tabela da verdade e, obter
pelo mesmo processo visto até aqui, sua expressão característica e,
post~riormente , esquematizar o circuito:

o o Ü;

o 1 1
1 o 1
1 1 o ,... ___

Tabela 2.19
Da tabela obtemos sua expressão característica:

S = A.B +A B .
Da expressão esquematizamos o circuito representativo da função OU
Exclusivo, visto na figura 2.33;
A _ _ _,...__. :><>---'--i

B--+--+-----1

r----s

Figura 2.33

A notação algébrica que representa a função OU Exclusivo é S =A © B,


onde se lê A OU Exclusivo.B, sendo S = A EB B =.A. .Jl+ A B. O circuito OU
Exclusivo pode ser representado tanto pelo circuito da figura 2.33, como
também pelo símbolo visto na figura 2.34, sendo este mais simp.Jes.
A--~H

>---s
B--~'--1
~--

Figura 2.34

Funções e Portas Lógicas 69

69
Uma importante observação é que, ao contrário de outros blocos lógicos
básicos, o circuito OU Exclusivo só pode ter 2 variáveis de entrada, fato este
devido à sua definição básica. O circuito OU Exclusivo também é conhecido
como Exclusive OR (EXOR), termo derivado do inglês.·,

"
2.7.2 BloctYCOINCIDENCIA
A função que ele executa, como seu próprio nome diz, é a de fomécer 1
à saída quando houver uma coincidência nos vat'ores das variáveis de entrada.
Vamos, agora, montar sua tabela da verdade:

o O, 1
o 1 o
1 o o
1 1 1

Tabela 2.20

A tabela gera a expressão S ~ A . B + A.B.


A partir desta expressão, vamos esquematizar o circµito:
A - - - + - - 1 ":>e>---l
B --+---+--1 ":>e>---l

>---s

Figura 2.3S
A notação algébrica que representa a função Coinéidência é S = A (!> B,
onde se lê A Coincidência B, sendo S =A 0. B = A. B + A.B. O símbolo do
circuito Coincidência é visto na figura 2.36.
A----1.-\

B----+-1,___ __ s'

Figura 2.36

70 Elementos de Eletrônica Digital

70
Se compararmos as tabelas da verdade dos blocos .OU Exclusivo e
Coincidência, iremos concluir que estes são complementares, ou seja; teremos
a saída ·de um invertida em relação à saída do outro. Assim sendo, podemos
escrever:
A© B= A~ B
O bloco Coincidência é também denominado de NOU Exclusivo e do
inglês Exclusive NOR. ,
Da mesma forma que o OU Exclusivo, o bloco Coincidência é definido
apenas para 2 variáveis de entrada.

2.7.3 Quadro Resumo

ou . S;:A.B + A .B

EXCLUSIVO \.
IS= A <f>B
assume 1

EXCLUSIVE :=c>-s o o o
o 1
quando as
variáveis
OR o 1. assumirem
valores
o diferentes
entre si.
NOU Função /s=i\:l'f+ Â..-à
EXCLUSIVO Coincidência:
o o 1
assume 1 ~-
B
EXCLUSIVE
NOR
:=J[>- s o 1 o
quando
houver
l o o coincidência
COINCIDÊNCI A entre os
1 valores das
variáveis.

Tabela 2.21

Funções e Portas Lógicas 71

71
2. 7.4 Exercícios Resolvidos
1 - A partir dos sinais aplicados às entradas da porta da figura 237, desenhe a
forma de onda na saída S .

~--s

A:
ofTlo
..=J' o~O
~ 1 1 ~

B:~

Figura 2.37
Para a solução, devemos desenhar o sinal de saída bit a bit, efetuando a
operação OU Exclusivo entre os níveis, colocando S = 1 nos casos A = O e
B =1 ou A =1 e B ;: : ; O. Assim sendo, temos:

A: ~
l/.
~
B: """7\71 " r::I " r:;---;-
1 \ 1~l~1 1

S·. ""71
l~l" " ~ " r;-
1~1

Figura 2.38

2 - Determine a expressão e a tabela da verdade do circuito visto na figura


2.39.

72 Elementos de Eletrônica Digital

72
A B C D

Figura 239
Vamos primeiramente obter a expressão que o circuito executa:
A B C D

(AtDB+B.C.D)

Figura 2.40
Logo após, a partir da expressão, vamos levantar sua tabela da verdade:

Funções e Portas Lógicas 73

73
<D Nos caso~ onde A= D= O, temos S := 1, pois o tennoA :D será igual a
l:S= ... +1=1.
~ Nos casos remanescentes onde A = 1 e B = O ou A = O e B = .1
(A® B =d), temos S = O, pois o termo (A EB B+ BCD) será O e este
multiplica o outro termo da expressão.
@ Nos casos remanescentes onde D = O, temos S = O, pois o termo
[... +D] da mesma forma será O.

©Para o caso restante, onde B .C = 1 (B =O e C = 1), da mesma forma


s =Ü.
~ Para os casos restantes onde B = 1, temos S = 1, pois o parêntese
(A+B) será O, sendo S = l.[O+O+O]+O=l.
®No último caso S = 1, pois sendo A= O valem as mesmas considerações
·· do caso~-
A tabela 2.22 mostra a tabela obtida da expressão, com os casos
analísados assinalados.

o o o o } .= <D
o o o 1 @
o o 1 o 1- <D
o o 1 1 o @
o 1 o o 1- <D
o 1 o 1 o-
o 1 1 o 1 <D
o 1 1 1 o-
1 o o o o- ®
1 o o 1 o-
1 o 1 o o-
o 1 1 o-,.
1 1 o o o ®
o
1
l
1
1
1
l
o o
1
® }@
Tabela 2.22

74 Elementos de Eletrônica Digital

74
2.8 Equivalência entre Blocos Lógicos
Vamos estudar, neste tópico, como podemos obter circuitos equivalentes
a inversores a partir das portas NE e NOU, e ainda, como formar portas NOU e
OU utilizando portas NE , E e inversores, e por último, como obter portas NE e
E utilizando portas OU, NOU e inversores.
Todas estas equivalências são muito importantes na prática, na
montagem de sistemas digitais, pois possibilitam maior otimização na
utilização dos circuitos integrados comerciais, assegurando principalmente a
redução de componentes e a conseqüente minimização do custo dos sistemas.

2.8.1 Inversor a partir de uma Porta NE


Vamos analisar a tabela da verdade de uma porta NE:

o o ;1

o 1 1
1 o 1
1 1 o
Tabela 2.23

Podemos notar que no caso A =O e B = O, a saída assume valor 1, e no


caso A = 1eB=1, a saída assume valor O.
Interligando os terminais de entrada da porta, estaremos fornecendo o
mesmo nível às 2 entradas (A= B). Sendo este nível igual a O a saída é igual a
1, e sendo este nível igual a 1,, a saída é O, estando assim, formado um inversor.
A figura 2.41 mostra urna porta NE com as entradas curto-circuitadas,
formando um inversor, e a tabela 2.24 sua função lógica.

E-----4'~~1 )-s
Figura 2.41 ·

Funções e Portas Lógicas 75

75
o 1
1 o
Tabela 2.24
Uma outra maneira de realizar a mesma equivalência consiste em fixar
uma das entradas da porta NE no nível 1 e utilizar a outra como sendo a entrada
do inversor. A observação dos 2 últimos casos da tabela 2.23 explica este modo
de ligação (sendo A= 1: .B =O~ S = 1eB=1 ~ S =O). A figura 2.42 ilustra
o outro modo de se obter um inversor a partir de uma porta NE.

E-=1 )-s
1

Figura 2.42

2.8.2 Inversor a partir de uma Porta NOU


Analogamente ao caso anterior, vamos analisar a tabela da verdade de
uma porta NOU:

o o 1
o 1 o
1 o o
1 1 o
Tabela 2.25

Interligando A e B, cairemos num caso idêntico ao do item anterior,


transformando a porta NOU em um inversor. A figura 2.43 e a tabela 2.25
mostram esta situação.
E----""'

Figura 2.43

76 Elementos de Eletrônica Digital

76
o 1
1 o
Tabela 2.26

Observando a tabela 2.25 nos dois primeiros casos, concluímos que uma
outra maneira é a de aterrar (fornecer nível O) uma das entradas e utilizar a
outra como sendo a entrada do inversor (A= O : B =O ~ S = 1 e B = 1 ~
S = O). A figura 2.44 apresenta esta outra maneira de se obter um inversor a
partir de uma porta NOU.

E-...-----\) )- s
1101
Figura 2.44

2.8.3 Portas NOU e OU a partir de E, NE e Inversores


Estas equivalências são obtidas a partir dos Teoremas de De Morgan a
serem estudados no capítulo relativo à álgebra de Boole, sendo um deles a
-- - - .
identidade A+B = A.B, mostrando que uma porta NOU pode ser formada p9r
um E com suas entradas invertidas. A figura 2.45 mostra esta equivalência e a
tabela 2.27 prova a igualdade.

Figura 2.45

o o 1 1
o 1 o o
1 o o o
1 1 o o
Tabela 2.27

Funções e Portas Lógicas 77

77
Colocando, agora, um inversor à saída de cada bloco da figura 2.45
obtemos a equivalência entre uma OU (obtida pela anulação mútua dos
inversores) e uma NE com as 2 entradas invertidas, conforme mostra a figura
2.46.

Figura 2.46
As equivalências podem ser estendidas para portas com mais de 2
variáveis de entrada.

2.8.4 Portas NE e E a partir de OU, NOU e Inversores


A partir da identidade A. B ~ A+ B (outro teorema de De Morgan)
obtemos a equivalência entre uma porta NE e a porta OU com suas entradas
invertidas. A figura 2.47 mostra esta equivalência e a tabela 2.28 prova a
igualdade.
A A
·~-s~ ~ ~-s
B B

Figura 2.47

o o 1 1
o 1 1 1
1 o 1 1
1 1 o o
Tabela 2.28

Da mesma forma que no caso anterior, colocando um inversor à saída de


cada bloco, obtemos a equivalência entre uma E (obtida pela anulação mútua
dos inversores) e uma NOU com suas entradas invertidas, conforme mostra a
figura 2.48.

78 Elementos de Eletrônica Digital

78
Figura 2.48

Também nestes casos, as equivalências podem ser estendidas para


portas com mais de 2 variáveis de entrada.

2.8.5 Quadro Resumo


"'~R$~~~--l.,('Gil.T': ·~

.= D-

Tabela 2.29

Funções e PortasLógicas 79

79
2.8.6 Exercícios Resolvidos
1 - Desenhe o circuito OU Exclusivo, utilizando apenas portas NE.
Para a solução, vamos primeiramente desenhar o circuito na sua forma
comum:
A - - - - - - - 1 xo----t
B--<1>---t-~~~~~

Figura 2.49
Em seguida, vamos efetuar um novo desenho, substituindo cada bloco
lógico pelo equivalente composto apenas por portas NE. A figura 2.50
mostra o novo desenho, com as equivalências identificadas.

Figura2.50
O circuito obtido pode ser ainda minimizado devido ao surgimento de
a
inversores em série (saídas dos conjunto equivalentes E com entradas do
conjunto equivalente a OU). A figura 2.51 mostra o circuito final com a
simplificação feita.

80 Elementos de Eletrônica Digital

80
Figura 2.51

2 - Desenhe o circuito que executa a expressão somente com portas NOU:

s =A+ (B 0 C) (A.B.C) + (A.C+B).


A primeira etapa, que é o desenho do circuito a partir da expressão, de
maneira convencional, é vista na figura 2.52.
A B e

Figura 2.52

A segunda etapa é um novo desenho com os blocos substituídos pelos seus


equivalentes compostos semente com NOU. Devemos lembrar que a
equivalência vale, da mesma forma, para blocos lógicos básicos de mais
entradas. Este circuito é visto na figura 2.53.

Funções e Portas Lógicas 81

81
A B e

Figura 2.53
No circuito, assinalamos com x os inversores eliminados por estarem
dispostos em série. Da mesma forma, foram eliminados e assinalados os
inversores junto à rede de entrada, pela simples ligação no fio inverso da
variável.

2.9 Exercícios Propostos


2.9.1 · De forma análoga aos circuitos das figuras 2.1, 2.4 e 2.7, esquematize
os circuitos representativos das funções NE e NOU.

2.9.2 · Determine a expressão característica do circuito da figura 2.54.


A~~~~~~--~---4

B~~~+-~~4-~----1

s
o~~~~~~~~--t

Figura 2.54

82 Elementos de Eletrônica Digital

82
2.9.3 - Idem ao anterior, para o circuito da figura 2.55.
A B C D

-,_ . Figura 2.55 .

. 2'.9.4 - Idem aos anteriores, para o circuito da figura 2.56.


1

A B C D

Figura2.56

2.9.5 - Desenhe o circuito que executa a expressão:

S = A.[B.C+A.(C+D)+B.C.D]+B.D

Funções e Portas Lógicas 83

83
2.9.6 - Idem ao anterior, para a expressão:

S =(A 0 B) . [A.B +(B+ D)+C .D+( B.C) ]+A. B.C. D


2.9.7 - Levante a tabela da verdade da expressão:

S = C.[A .B+B .(A+ C)]


2.9.8 - Escreva a expressão característica do circui
to da figura 2.57 e
levante sua respectiva tabela da verdade.
A--- ---t

Figura 2.57

2.9.9 - Desenhe o circuito a partir da expressão e


levante sua tabela da
verdade:

S= [(B+ C+D ). (A+B +C)+ C]+A .B.C +B.( A+C )

2.9.10 - Levante a tabela da verdade da expressão:

S = (B CfJ D). [A+B .(C+D )+A. B.C]

2.9.11 - Prove que: A 0 (B CfJ C) =A CfJ (B 0 C).

2.9.12 - Determine a expressão booleana a partir da tabela


2.30.

o o o 1
o -O 1 o
o 1 o o
o 1 1 1
Tabel a 2.30 (parte )

84 Elementos de Eletrônica Digital

84
1 o o 1
1 o 1 o
1 1 o o
1 1 1 1

Tabela 2.30

2.9.13 - Desenhe o circuito que executa a tabela 2.31.

o o o o o
o o o 1 1
o o 1 o 1
o o 1 1 o
o 1 o o o
o 1 o 1 o
o 1 1 o o
o 1 1 1 1
1 o o o o
1 o o 1 1
1 o 1 o o
1 o 1 1 o
1 1 o o 1
1 1 o 1 o
1 1 1 o o
1 1 1 1 1
Tabela 2.31

Funções e Portas lógicas 85

85
2.9.14 - Desenhe o sinal na saída S do circuito da figura 2.58.
A:---\-\
B: - - + 1 s
C:-----~

A:~
1 ·, 1 ' . 1

B:_n__r ut_
C: ~

Figura2.58

2.9.15- Mostre que o circuito abaixo é um OU Exclusivo


A--......------0.

B-------- --n
Figura 2.59

2.9.16 - Mostre que o circuito abaixo é um circuito coincidência.


A---+---- --a.

B-------- --n
Figura 2.60

86 Elementos de Eletrônica Digital

86
2.9.17 - Levante a tabela da verdade e esquematize o circuito que executa a
seguinte expressão:
S = {[A.B+ C]EB(A+B]} 0 C

2.9.18- Esquematize o circuito coincidência, utilizando apenas portas NOU.

2.9.19 - Esquematize o circuito OU Exclusivo, utilizando somente 4 portas NE.

2.9.20- Idem para o coincidência somente com 4 portas NOU.

2.9.21- Desenhe o circuito que executa a expressão do exercício 2.9.5 somente


com portas NE.

2.9.22- Idem para a expressão do 2.9.6, somente com portas NOU.

2.9.23 - Levante a tabela da verdade e, a partir desta, desenhe o circuito


somente com portas NE:

s = (BEBC).[D+A.C+D.(A+ B+ C)]
2.9.24- Esquematize o circuito da figura 2.56 (exercício 2.9.4) apenas com
portas NOU.

Funções e Portas Lógicas ~.

87
88
CAPÍ U LO 3

Atgebra ae Boole eSimptifioacao


ae Ciro11itos Lógicos

3.1 Introdução
No capítulo anterior, trabalhamos com os circuitos lógicos sem nos
preocuparmos com simplificações. Na prática, porém, estes circuitos obtidos
admitem geralmente simplificações.
Para entrarmos no estudo da simplificação dos circuitos lógicos, teremos
que fazer um breve estudo da Álgebra de Boole, pois é através de seus
postulados, propriedades, teoremas fundamentais e identidades que efetuamos
as mencionadas simplificações, e além disso, notamos que é na Álgebra de
Boole que estão todos os fundamentos da Eletrônica Digital.

3.2 Variáveis e Expressões na Álgebra de Boole


Como vimos anteriormente, as variáveis booleanas são representadas
através de letras, podendo assumir apenas dois valores distintos: O ou 1.
Denominamos expressão booleana à sentença matemática composta de termos
cujas variáveis são booleanas, da mesma forma, podendo assumir como
resultado final O ou 1.

3.J Postulados
A seguir, apresentaremos os postulados da complementação, da adição e
da multiplicação da Álgebra de Boole, e suas respectivas identidades
resultantes.

Álgebra de Boole e Simplificação de Circuitos Lógicos 89

89
3.3.1 Postulados da Complementação
Este postulado, mostra como são as regras da complementaç ão na
álgebra de Boole. Chamaremos de A o complemento de A:

12 ) Se A =O ~ A =1
2 2 ) Se A = 1 ~ A = O
Através do postulado da complementaç ão, podemos estabelecer a
seguinte identidade:

A =A
-
Se A= 1, temos: A =O e se A =O~ A = 1.

Se A= O, temos: A= 1 e se A = 1 ~ A =O.

Assim sendo, podemos escrever: A =A.


O bloco lógico que executa o postulado da complementaç ão é o Inversor.

3.3.2 Postulado da Adição


Este postulado, mostra como são as regras da adição dentro da Álgebra
de Boole.

lº)O+O=O

22 ) o+ 1=1
32 ) 1+o=1

4º) 1 + 1=1
Através deste postulado, podemos estabelecer as seguintes identidades:
A+O =A. A pode ser O qu_J_, vejamos, então, todas as possibilidades:
A=O~ 0+0=0
A= 1~1+0=1

Notamos que o resultado será sempre igual à variável A.

90 Elementos de Eletrônica Digital

90
A+ 1=1. Vejamos todas as possibilidades:
A=0--70+1=1

A = 1 --7 1 +· 1 = 1
Notamos que se somarmos 1 a uma variável, o resultado
será sempre 1.
A+ A= A. Vejamos todas as possibilidades:
A=0--70+0=0

A=l--71+1=1
Notamos que se somarmos a mesma variável, o resultado
será ela mesma.
A +A =1 . Vejamos todas as possibilidades:
A=0--7 A =l--70+1=1

A=l--7 A =0--71+0=1
Notamos que sempre que somarmos a uma variável o seu
complemento, teremos como resultado 1.
O bloco lógico que executa o postulado da adição é o OU.

3.3.3 Postulado da Multiplicação


É o postulado' que determina as regras da multiplicação booleana:
1º)0.0 =0
2º) o. 1 =o
3 2 ) 1. o= o
42 ) 1. 1=1
Através deste postulado, podemos estabelecer as seguintes identidades:

A. O= O. Podemos confirmar, verificando todas as possibilidades:

A=0--70.0=0

A = l--71.0=0

Notamos que todo número multiplicado por Oé O.

Álgebra de Boole e Simplificação de Circuitos Lógicos 91

91
A. 1 =A. Analisando todas as possibilidades, temos:

A=0~0.1=0

A=l~l.l=l

Notamos que o resultado destas expressões numéricas será


sempre igual a A.

A .A =A. Esta identidade, à primeira vista estranha, é verdadeira,


como podemq_s confirmar pela análise de todas as
possibilidades:

A=0~0.0=0

A=l~l.1=1

Notamos que os resultados serão sempre iguais a A.

A. A =O. Vamos analisar todas as possibilidades:

A=0~0.1=0

A= 1~1. O =·O

Notamos que para ambos os valores possíveis que a variável


pode assumir, o resultado da expressão será sempre O.
O bloco lógico que executa o postulado da multiplicação é o
E.

3.4 Propriedades
. A seguir, descreveremos as principais propriedades algébricas, úteis -
principalmente, no manuseio e simplificação de expressões. Tal como na
matemática comum, valem na Áigebra de Boole as propriedades comutativa,
associativa e distributiva.

92 Elementos de Eletrônica Digital

92
3.4.1 Propriedade Comutativa
Esta propriedade é válida tanto na adição, bem como na multiplicação:
Adição: A + B= B + A
Multiplicação: A . B =B . A

3.4.2 Propriedade Associativa


Da mesma forma que na anterior, temos a propriedade associativa válida
na adição e na multiplicação: ·
Adição: A+ (B + C) =(A+ B) + e =A+ B + e
Multiplicação: A. (B.C) = (A.B) . C = A.B.C

3.4.3 Propriedade Distributiva


A . (B+C) =A.B +AC
Vamos verificar esta propriedade através da tabela verdade, analisando
todas as possibilidades:

o o o o o
o o 1 o o
o 1 o o o
o 1 1 o o
1 o o o o
1 o 1 1 1
1 1 o 1 1
1 i 1 1 1

Tabela 3.1

Notamos, pela tabela 3.1, que as expressões se equivalem.

Álgebra de Boole e Simplificação de Circuitos Lógicos 93

93
'
3.5 Teoremas de De Morgan
Os teoremas de De Morgan são muito empregados na prática, em
simplificações de expressões booleanas e, ainda, no desenvolvimento . de
circuitos digitais, como veremos em tópicos posteriores.

3.5.1 1º Teorema de De Morgan


O ~ornplemento do produto é igual à soma dos complementos:

tA. B)"= A+B


.-
Para provar este teorema, vamos montar a tabela da verdade de cada
membro e comparar os resultados:

o o 1 1
o 1 1 1
1 o 1 1
1 1 o o
Tabela 3.2

Notamos a igualdade de ambas as colunas.


Este teorema foi aplicado no item referente à equivalência entre blocos
lógicos (capítulo 2).
O teorema pode ser es~ido para mais de duas variáveis:
!

(A.B.C ... N) =-A+B+C+ +N

3.5.2 2º Teorema de De Morgan


O complemento da soma é igual ao produto dos complementos.
Este teorema é uma extensão do primeiro:

(A. B) =A+ B ~ 1º Teorema

94 Elementos de Eletrônica Digital

94
Podemos reescrevê-lo da seguinte maneira:

Notamos que A é o complemento de A e que B é o complemento de B.


Vamos chamar A de X e B de Y. Assim sendo, temos:
- - (- )
X.Y=X+Y.

Reescrevendoi em termos de A e B, temos:

A.B= (A+ B) f- 22 Teorema

Da mesma forma que no anterior, o teorema pode ser estendido para


mais de duas variáveis:

(A+B+C+ ... + N) = A.B.C ... N


Notamos, também, a aplicação deste teorema no item relativo à
equivalência entre blocos lógicos.

3.6 Identidades Auxiliares


A seguir, vamos deduzir três identidades úteis para a simplificação de
expressões.

3.6.1) A + A . B =A
Provamos esta ·identidade, utilizando a propriedade distributiva. Vamos
evidenciar A no 12 termo:
A(l + B) =A
Do postulado da soma temos: 1 + B =l, logo podemos escrever:
A. 1 =A :. A+ AB =A

Álgebra de Boole e Simplificação de Circuitos Lógicos 95

95
3.6.2) (A+B) . (A+C) =A+ B.C
Vamos agora, provar esta identidade:
(A+B) . (A+C)
=A.A+ AC + A.B + B.C --t Propriedade distributiva

== A +AC + A.B + B.C --t Identidade A.A= A

=A.(1 + B+C) + B.C ~Propriedade distributiva


=A. 1 + B.C --t Identidades: 1+ X= 1 e A . 1= A

:. (A+B) . (A+C) =A+ BC

Vamos, agora, provar esta identidade:

--t Identidade X =X
--t 2º Teorema de De Morgan:
(x + Y )=X.Y
=[A . (A+B)] ~ 1º Teorema de De Morgán aplicado no
parênteses: X . Y = (x
+ Y)
= (A. A+A. B) --t propriedade distributiva e identidade
A.A=O
=(A. B)

=(A+ B) º
--t 1 Teorema de De Morgan

:. (A+ A .B) =A+B

96. Elementos de Eletrónica Digital

96
3.7 Quadro'Resumo

Complementação Adição Multiplicação


A=O~A=l 0+0=0 o. 0=0
A=l~A=O
O+l=l o. 1 =o
1+0=1 1 ~o= o
l+l=l' 1. 1=1

Complementação Adição Multiplicação


A =A- A+ü=A A. 0=0
A+l=l A.l=A
A.A=A

Comutativa: A+B=B+A
A.B=B.A

Associativa: A + (B + C) = (A + B) + e =A + B + e
A . (B . C) = (A . B) . e =A . B . e
Distributiva: A.(B+C)=A.B +A.C

A+A.B=A
A+ A .B=A+B
(A+ B) . (A+ C) =A+ B . C
Tabela 3.3

Álgebra de Boole e Simplificação de Circuitos Lógicos 97

97
3.8 Simplificação de Expressões Booleanas
Utilizando o conceito da Álgebra de Boole, podemos simplificar
expressões e consequentemente circuitos.
Para efetuarmos estas simplificações, existem, basicamente, dois
processos. O primeiro deles é a simplificação através da Álgebia de Boole, o
segundo é a utilização dos mapas deVeitch-Karnaugh, como veremos no item
3.9. Para elucidar, vamos utilizar, por exemplo, a expressão: ·
S= ABC+A C+AB
Vamos simplificá-la, utilizando a Álgebra de Boole. Primeiramente,
vamos evidenciar o termo A:

Agora, aplicando a propriedade associativE-, temos:

S =A[BC+ (C + B)]

a
Aplicando identidade X "." X , temos:

S= A(BC+ ( C + B)]
Aplica11:do o teorema de ':qe Morgª"p,Jemos:

S = [BC + (BC)] A

Chamando BC de Y, logo (BC) = Y, temos então:

S = A(Y + Y)
Como Y + Y = 1; logo: S = A . 1 =A :. S = A
Esta expressão mostra a importância da simplificação e a conseqüente
minimização do circuito, pois os resultados são idênticos aos valores assumidos
pela variável A, assim sendo, todo o circuito pode ser substituído por um único
fio ligado à variável A .
Como um outro exemplo, vamos simplificar a expressão:
S = ABC + ABC + ABC

98 Elementos de Eletrônica Digital

98
Tirando A . C em evidência nos dois primeiros termos, temos:

S = A.C.(B +B)+ABC
Aplicando a identidade: B + B = 1 , temos:

S=A.C.(B+B)+A BC=A.C+ABC .. S=AC+ABC

3.8.1 Exercícios Resolvidos


1 - Simplifique as expressões booleanas, apresentadas a seguir
a) S=ABC+ABC+ ABC+ABC+AB C

Evidenciando C, temos:
S=ABC+C(AB +AB+AB +AB)

Evidenciando A e A, temos:

S =ABC+ c(AOi +~) + A(B + ~)]

S=ABC+C(A.1+A.1)~ identidade X+X=l

S = ABC+C(A+A)

S= ABC+ C .1 ~identidade X+X=l

S = (ABC+ C) ~identidade X=X

S =-[CABC).c] ~teorema de De Morgan: (x+ Y)=X. Y

s =[<A+ B + C).c] ~teo_rema de De Morgan: (x. Y .z) =X+ Y +z


S =(AC+ BC+ C. C) ~ propriedade distributiva

S = [C.(A + B)] ~propriedade distributiva e identidade X.X=O

S =[ C +(A+ B)] ~teorema de De Morgan: -(X.Y)=X+ Y

S = (C +A. B) ~ teorema de De Morgan: (x + Y) =X. Y

:.S=C+A.B

Álgebra de Boole e Simplificação de Circuitos Lógicos 99

99
b) S=(A+B+C) .(A+B+C)
Aplicando a propriedade distributiva, temos:
S=AA+AB+ AC+AB+BB +BC+AC+B C+CC
Vamos usar as identidades X. X= Oe X.X=X e reescrever:

S=AB+AC+ AB+BC+AC +BC+C


Colocando Cem evidência, temos:
S = AB + C( A+ B +A+ B + 1) + AB
Usando as identidad~s: X+1=1 e X.l=X, obtemos o resultado final:
S=AB+AB+ C

e) S =[(AC)+ B +D]+ C(ACD)

Aplicandà o teorema de De Morgan ao 12 e 2 2 termos, obtemos:

S =(A+ C+B+D)+C (A+ C+ D)

Agora, aplicando o teorema de De Morgan ao 12 termo e a propriedade


distributiva ao 22 termo, temos:
S = ACD B + AC + CC + C·D

Reescrevendo, aplicando a identidade X. X= O, temos:

S=AOCD+AC +CD
Evidenciando o termo CD , vamos ter:
S == CD(AB +1)+ AC .
S=CD.J:+AC -7 identidade X+l=l
:. S= CD+AC
2 - A partir da expressão S = (A 0 B), obtenha S = A EEl B.
O primeiro passo é substituir a expressão do circuito coincidência pela sua
equivalente:
S =(A 0 B)
S= (AB +AB)

100 Elementos de Eletrônica Digital

100
Aplicando De Morgan (x+ Y)=X. Y, temos:

Aplicando o outro teorema, {X. Y) =X+ Y, em cada parênteses, temos:

S = (A+B). (A+ B)
Aplicando a propriedade distributiva, temos:
S = AA + AB + AB + BB
Como AA=O e BB=O, temos:

S=AB+ AB=>S =AEBB


3 - Obtenha o circuito simplificado que executa a expressão:

S= ~A®B) [B(A+ C)+ D(A+ B+ C)]


Aplicando a propriedade distributiva e De Morgan respectivamente aos
termos do colchete, temo.s:

S = (A® B)(AB + BC+ DABC)


Reescrevendo o último termo, em ordem, temos:

S=(AEB B) (AB +BC+ ABCD )

Aplicando De Morgan ao 2 2 parêntese, temos:

S =(A EB B) (AB) (BC) (ABCD )

Aplicando novamente em cada parêntese e substituindo o 12 pela


expressão equivalente do OU Exclusivo, obtemos:
S = (A B + A B) (A + B) (B + C) (A + B + C + D)
.. ·-
-~ ··
_ -
Efetuando a multiplicação entre os dois primeiros parênteses, eliminando
. os termos resultantes, onde: A . A = O e B . B = O, obtemos:

S = (AAB + AB B) (B + C) (A+ B + C +D)

Álgebra de Boole e Simplificação de Circuitos Lógicos 101

101
Como x . x = x, temos:
S = (A B + A B) (B + C) (A + B + C + D)
Da mesma forma, efetuando a mu!tipiicação entre os dois últimos, obtemos:
S = (AB + AB)'(AB +BC+ BD+ AC + 'BC+ CD)
Novamente multiplicando, temos:
S =ABC+ ABC+ ABCD +ABC+ ABD +ABCD
Tirando em evidência ABC para os três piimeiros termos e AB para os
últimos, temos:
S =ABC (1 +l+D) +AB (C+ D +CD)

Fazendo (1 + D) = 1 e colocando em evidência D no 22 parêntese temos:

s = A B c + AB [c + D (1 + C)]
Como 1 + C = 1, temos:
S =ABC+ AB(C +D)

:. S =ABC+ ABC+ ABD


A partir da expressão, desenhamos o circuito simplificado visto na figura 3.1.
A B C D

Figura 3.1

102 Elementos de Eletrônica Digital

102
3.9 Simplificação de Expressões Booleanas através
dos Diagramas de Veitch-Karnaugh
Vimos até aqui, a simplificação de expressões mediante a utilização dos
postulados, propriedades e identidades da Álgebra de Boole. Nestes itens, .
vamos tratar da simplificação de expressões por meio dos diagramas de Veitch-
Karnaugh.
Estes mapas ou diagramas permitem a simplificação de maneira mais
rápida dos casos extraídos de tabelas da verdade, obtidas de situações
quaisquer. Serão estudados os diagramas para 2, 3, 4 e 5 variáveis.

3.9.1 Diagrama de Veitch-Karnaugh para 2 Variáveis


A figura 3.2 mostra um diagrama de Veitch-Kamaugh para 2 variáveis:

Figura 3.2

No mapa, encontramos todas as possibilidades assumidas entre as


variáveis A e B. A figura 3.3 mostra todas as regiões do mapa.

(a) (b) (e) (d)


Figura 3.3 - Regiões do mapa de Veitch-Karnaugh:

(a) região onde A= l.


(b) região onde A= O (A= 1).

(e) região onde. B= l.


(d) região onde B = O (B = 1) .

Álgebra de Boole e Simplificação de Circuitos Lógicos 103

103
Com 2 variáveis, podemos obter 4 possibilidades:

o o caso O
o 1 caso 1
1 o caso 2
1 1 caso 3

Tabela 3.4

No caso O, temos: A .= O e B =O. A região do diagrama que mostra esta


condição é a da intersecção das regiões onde A =O e B =O:

._ Esta região também pode ser chamada


de região A B .

Figura 3.4

No caso 1, temos: A =O e B = l. A região do diagrama que mostra esta


condição é a da intersecção das regiões onde A= O (A = 1) e B = l.

._ Esta região também pode ser chamada de


região AB.

Figura 3.5

No caso 2, temos a intersecção das regiões onde A= 1 e B = O ( B = 1).


Fazendo esta intersecção, temos:

._ Esta região também pode ser chamada de


região AB

Figura 3.6

104 Elementos de Eletrônica Digital

104
No caso 3, temos a intersecção das regiões onde A== 1 e B == 1. Fazendo
esta intersecção, temos:

,i ~· .' ~-
1 -:·
~ Esta região também pode ser chamada de
região AB.

Figura 3.7

Podemos distribuir, então, as 4 possibilidades neste diagrama, da seguinte fonna:

B B
Caso O Caso 1
à B à B
A o o o 1
Caso2 Caso3
A A B A B
1 o 1 1

Figura 3.8
Logo, notamos que cada linha da tabela da verdade possui sua região
própria no d_iagrama de Veitch-Karnaugh .
Essas regiões são, portanto, os locais onde devem ser colocados os
valores que a expressão assume nas diferentes possibilidades .
Para entendermos melhor o significado destes conceitos vamos utilizar
os exemplos:

1- A tabela da verdade mostra o estudo de uma função de 2 variáveis.


Vamos colocar seus resultados no Diagrama de Veitch-Karnaugh.

o o o caso O

o 1 1 caso 1
1 o 1 caso 2
1 1 1 caso 3

Tabela 3.5

Utilizando o método desenvolvido no capítulo 2, obtemos a expressão


característica da função:

Álgebra de Boole e Simplificação de Circuitos Lógicos 105

105
S = AB + AB + AB
Passando para o mapa os casos da tabela da verdade, conforme o
esquema de colocação visto na figura 3.8, temos:

A
A
ff i B B

Figura3. 9
Uma vez entendida a colocação dos valores assumidos pela expressão
em cada caso no diagrama de Veitch-Kamaugh, vamos verificar como podemos
efetuar as simplificações.
Para obtermos a expressão simplificada do diagrama, utilizamos o
seguinte método:
Tentamos agrupar as regiões onde S é igual a 1, no menor número
possível de agrupamentos. As regiões onde S é 1, que não puderem ser
agrupadas, serão consideradas isoladamente. Para um diagrama de 2 variáveis,
os agrupamentos possíveis são os seguintes:
a) Quadra:

Conjunto de 4 regiões, onde S é igual a 1. No diagrama de ·2 variáveis, é


o agrupamento máximo, proveniente de uma tabela onde todos os casos
valem 1. Assim sendo, a expressão final simplificada obtida é S = 1. A
figura 3.10 ilustra esta situação:

A.
--
11
1
1
B
---..1 l
1
1
1 <=Quadra: S=l
A
l1
'---
__ti_,
Figura 3.10

106 Elementos de Eletrônica Digital

106
b) Pares:
Conjunto de 2 regiões onde Sé 1, que tem um lado em comum, ou seja, são
vizinhos. As figuras 3.11 e 3.12 mostram exemplos de 2 pares agrupados e suas
respectivas expressões, dentre os 4 possíveis em 2 variáveis:
B B

A
o o
A ,-1 --ti {:= Par A (está exclusivamente na região A)
"--- ~--J

Figura 3.11
B

A :'1'1
o
1
{:=Par B (está exclusivamente na região B)
A l11 o
\_)

Figura 3.12

e) Termos isolados:

Regiões onde S é 1, sem vizinhança para grupamentos. São os próprios


casos de entrada, sem simplificação. A figura 3.13 exemplifica 2 termos
isolados, sem possibilidade de agrupamento.
B B
o ~TermoÃB

A ('D o ç=TermoAB

Figura 3.13
Para o exemplo, efetuando os agrupamentos, temos:
B B

A o •1'
! 1
A ._ __ ~--+-
,--
11 1l1 }--parl
T-+

T
par2
Figura 3.14

Álgebra de Boole e Simplificação de Circuitos Lógicos 107

107
Feito isto, escrevemos a expressão de cada par, ou seja, a região que o
par ocupa no diagrama.
O pár 1 ocupa a região onde A é igual a 1, então, sua expressão será: Par 1 =A.
O par 2 ocupa a região onde B é igual a 1, então, sua expressão será: Par 2 =B.
Notamos também que nenhum 1 ficou fora dos agrupamentos, e ainda
que o mesmo 1 pode pertencer a mais de um agrupamento.
Para obter a expressão simplificada, basta, agora, somarmos os termos
obtidos nos agrupamentos:
S = Par 1 + Par 2 S=A+B
Como podemos notar, esta é a expressão de uma porta OU, pois a tabela
da verdade também é a da porta OU. Outro fato a ser notado é que a expressão
obtida é visivelmente menor do que a extraída diretamente da tabela da
verdade, acarretando um circuito mais simples, diminuindo, conseqüentemente,
a dificuldade de montagem e o custo do sistema.
2- Vamos simplificar o circuito que executa a tabela da verdade a seguir:

o o 1
o 1 1
1 o 1
1 1 o
Tabela 3.6
Obtendo a expressão direta~ente da tabela, temos:

S = AB + AB + AB

ffi
Transportando a tabela para o diagrama, mediante processo já visto, temos:
B B

A
A

Figura 3.15

108 Elementos de Eletrônica Digital

108
Agora, vamos agrupar os pares:
B
---1
A ~ )-.par 1

A 1 1
11 1
l o
1

't)
par 2
Figura 3.16
Vamos escrever as expressões dos pares:
par 1-> A
par 2-> B
Somando as expressões dos pares, temos a expressão simplificada:
S=A+B
Notamos que a tabela da verdade é a de uma porta NE. Aplicando o
teorema de De Morgan à expressão, após a simplificação, encontramos a
expressão de .uma porta NE:
S = AB

3.9.2 Diagramas de Veitch-Karnaugh para 3 Variáveis


O diagrama de Veitch-Karnaugh para 3 variáveis é visto na figura 3.17.
8 B

A
A

e e e
Figura 3.17

No mapa, encontramos todas as possibilidades assumidas entre as


variáveis A, B e C. A figura 3.18 mostra as regiões deste mapa.

Álgebra de Boole e Simplificação de Circuitos Lógicos 109

109
B 8

A A A

e e e
(a) (b) (e)
B B B

i\
A A

e e e
(e)
Figura 3.18 - Regiões do mapa de Veitch-Kamaugh:
(a) Região na qual A = 1.
(b) Região na qual A= l(A = O) .
(e) Região na qual B = 1.
(d) Região na qual B = 1 (B = O).
(e) Região na qual C = 1.
(f) Região na qual C = 1(C = O) .
Neste diagrama, também temos uma região pará cada caso da
tabela da
verdade. A tabela 3.7 e a figura 3.19 mostram os casos para
3 variáveis e as
respectivas localizações no mapa.

o o o o
1 o o 1 B B
2 o 1 o Caso O Caso 1 Caso3 Caso2
000 o o 1 o 11 o 1 o
3 o 1 1 A ABC ABC ABC ABC
4 1 o· o
A Caso4 Caso5 Caso7 Caso6
100 1o1 1 1 1 1 1 o
5 1 o 1
ABC ABC ABC ABC
6 1 1 o
7 1 1 1
e e e
Tabela 3.7 Figura 3.19

110 Elementos de Eletrônica Digital

110
Vamos analisar a localização somente de uma das possibilidades, visto
que as outras são de maneira análoga. Assim sendo, vamos localizar no
diagrama o caso 3:

Caso A B C
3 o 1 1

No diagrama, será a intersecção das regiões que: A= O(A=l), B = 1 e C


= l. Esta pode ser chamada de região ABC . A figura 3.20 mostra esta
localização no diagrama, para a colocação do respectivo caso de entrada da
coluna S.
8 B

e
Figura 3.20
Para melhor compreensão, vamos, como exemplo, transpor para o
diagrama as situações de saída da tabela 3.8.

o o o 1
o o 1 o
o 1 o 1
o 1 1 1
1 o o 1
1 o 1 o
1 1 o 1
1 1 1 o
Tabela 3.8
Expressão extraída da tabela da verdade:
S =ABC + ABC+ ABC+ ABC+ ABC

Álgebra de Boole e Simplificação de Circuitos Lógicos 111

111
Transpo ndo a tabela para o diagrama, temos:
B B
Caso O Caso 1 Caso3 Caso2
A 1 o 1 1
Caso4 Caso s Caso7 Caso6
A
1 o o 1

e e e
Figura 3.21
Para efetuarmos a simplificação, seguimos o mesmo processo visto
anteriormente, somente que, para 3 variáveis, os agrupamentos possíveis são os
seguintes:
a) Oitava:

Agrupam ento máximo, onde todas as localidades valem 1. A figura 3.22


apresenta esta situação:
B B
,,.-- 1----
11 1 1
--,1 1
A. 1 l
1 1
<=Oitava: S= l
A
~~- 1 1
----lo---- --" 11

e e e
Figura 3.22
b) Quadras:
Quadras são agrupamentos de 4 regiões, onde Sé igual a 1, adjancentes
ou em seqüência. Vamos agora formar algumas quadras possíveis num
diagrama de 3 variáveis , a título de exemplo :
B B i3 B ' ', 8 B /
/

r1-~-1- -1- -11 r--


rI --i) o o
i'\ ...__ - - - - ---- __ J A. 1
Ã
f\ o o A.
1 \ f
A o o o o A 1
1\ 1__ __1) o o A l I'
1
o o
1
\1
I \
c c c c e ,/C e e',,
(a) (b) (e)
Figura 3.23 - (a) Quadra A .
(b) Quadra B .
(e) Quadra e.
112 Elementos de Eletrônica Digital

112
e) Pares:
A figura 3.24 apresenta, como exemplo, 2 pares entre os 12 possíveis em
um diagrama de 3 variáveis:
B B
- --,
__1,, 1 o o
,,--
,__
1 1
A_
<=Par ÃC (está localizado na intersecção
-1--, das regiões à e C)
A o (i~~ __.1 o
e e e
1f
Par AC (está localizado na intersecção
das regiões A e C)

Figura 3.24
d) Termos isolados:

Vejamos na figura 3.25, alguns exemplos de termos isolados, que, como


já dissemos, são os casos de entrada sem simplificação.
8 B

A o •'11
....... o '11
t..__, <= Termo à BC
,......
A o o 111
'-"
o <= TermoAB C

e e e
1't
TermoÃB e
Figura 3.25
Para o exemplo, agrupamos primeiramente uma quadra e, logo após, um
par, conforme mostra a figura 3.26.
' ', i3 B /
/

}, o ,,----,~, <= ParÃB


A \ 'L -+-"-' I
1 l
A
1'
I
I o o \1\ <=Quadra e
/C e e',,
Figura 3.26
Notamos que esse par não depende de C, pois está localizado tanto em C
como em C, resultando sua expressão independente de C, ou seja, o termo AB .

Álgebra de Boole e Simplificação de Circuitos Lógicos 113

113
O passo final é somarmos as expressões referentes aos agrupa
mentos. A
expressão final minimizada será: S = AB + C.
Como outro exemplo, vamos minimizar o circuito que execu
ta a tabela
3.9.

o o o o
o Q l 1
.
o 1 o o
o 1 1 1
1 o o 1
1 o 1 1
1 1 o 1
1 1 1 o
Tabela 3.9

Transpondo para o diagrama, temos:


B B
o 1 1 o
A
A 1 1 o 1

e e e
Figur a 3.27

Efetuando os agrupamentos, notamos que obtemos apenas 3 pares:

B B
o ,,--
__ --,1,
1.._l o
A --- ~ParÃC

A Ti'- --, o ,-- ~ Pares:


.........!._ ~-~' ---
\1 AC e AB
e e e
Figur a 3.28

114 Elementos de Eletrônica Digita l

114
A expressão minimizada será: S = AC + AB + AC .
Poderíamos também ter agrupado de outra maneira, conforme mostra a
figura 3.29.

B B

A. o GJ --,. 1)
1'"-r ---
o
--,
_:.1 11_1_,1 o ,--
A
e e
--·
11

e
Figura 3.29

A expressão gerada, seria, então: S = A-C + AC + BC.


Estas duas expressões, aparentemente diferentes, possuem o mesmo
comportamento em cada possibilidade, fato este comprovado, levant~ndo-se as
respectivas tabelas da verdade. l

3.9.3 Diagrama de Veitch-Karnaugh para 4 Variáveis


O diagrama para 4 variáveis é visto na figura 3.30.
e; e
B

A
B
A

8
õ D õ

Figura 3.30

A figura 3.31 mostra as regiões assurnidas pelas variáveis A, B, C e D


neste mapa.

Álgebra de Boole e Simplificação de Circuitos Lógicos 115

115
e e
B

A
B
A A

'B
Õ D õ D õ
(a) Região onde A= 1. (b) Região onde A = 1 (A= O).
e

(e) Região onde B =1. (d) Região onde B = 1 (B =O).


e e

A A

õ D õ
(e) Região onde C =1. (f) Região onde e = 1 (C =O).

(g) Região onde D = 1. (b) Região onde D = 1 (D =O).


Figura 3.31

116 El~mentos de Eletrônica Digital

116
Neste tipo de diagrama, tembém temos uma região para cada caso da
tabela da verdade, como podemos verificar no diagrama completo, visto na
figura 3.32.

o o o o o
1 o o o 1
2 o o 1 o e e
3 o o 1 1
Caso O Caso 1 Caso3< Caso2
4 o 1 o o oooo ooo1 oo1 1 oo1 o
8
5 o 1 o 1 li'Bcn ABCD ABC D ABCÕ
A
Caso 4' Casos Caso7 Caso6
6 o 1 1 o o 1. 0 o o 1 o 1 o 1 1 1 o 1 1 o
7 o 1 1 1 ABCÕ ABCD ABCD A BCÕ
B
8 1 o o o Caso 12 Caso 141
Caso 13, Caso 15
1 1 oo 1 1 o 1 1 1 1 1 1 1 1 o
9 1 o o 1 ABCÕ ABCD ABCD ABCÕ
10 1 o 1 o A Caso8 Caso9 Caso 11 Caso 10
1 ooo 1 oo1 1 o 1 1 1 o 1 o 8
11 1 o 1 1 ABCÕ ABCD ABCD ABCÕ
12 1 1 o o õ D õ
13 1 1 o 1
14 1 1 1 o
15 1 1 1 1
Tabela 3.10 Figura 3.32

Vamos analisar a colocação de uma das possibilidades, vito que as outras


são análogas.
Tomemos, como exemplo, o caso 8:
A B C D _,_. 1000

A = 1, B =o (B = 1), e =o (C = 1) e D = o (D = 1)

Da intersecção dessas regiões, obtemos a região A B C D , que é a


referente ao caso 8:

Álgebra de Boole e Simplificação de Circuitos Lógicos 117

117
~ e
6
A.
B
A

~ ã
õ D õ
Figura 3.33

Para esclarecermos melhor a colocação do diagrama e analisarmos


outros casos, vamos transpor para o mesmo a tabela 3.11.

o o o o o
o- o o 1 1
o o 1 o 1
o o 1 1 1
o 1 o o o
o rÍ 1 (1 oz 1~\ 1
o 1 1 o o
o 1 1 1 1
1 o o o 1
1 o o 1 1
1 o 1 o o
1 o 1 1 1
1 1 o o 1
1 1. o 1 1
1 1 1
·º1 o
1 1 1 1

Tabela 3.11
Expressão de S, extraída da tabela da verdade:
S == ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
+ ABCD + ABCD + ABCD + ABCD

118 Elementos de Eletrônica Digital

118
Transpondo a tabela para o diagrama, temos:
e e
o 1 1 1 i3

A: o 1 1 o
B
A 1 1 1 o
1 1 1 o B
õ D õ
Figura 3.34
Para efetuarmos a simplificação, seguimos o mesmo processo para os
diagramas de 3 variáveis, somente que neste caso, o principal agrupamento será
a oitava.
Devemos ressaltar aqui, que no diagrama, os lados extremos opostos se
comunicam, ou seja, podemo~ formar oitavas, quadras e pares com os termos
localizados nos lados extremos opostos.
Vamos, como exemplo, verificar alguns desses casos no diagrama:

a) Exemplos de Pares:
• r
1
E 1 ! e
1 1
',!.1 B

ParABD=> --i'1
X ~--" ...__ --
1T-
·-- B
A

''l'11
1
1
ã
õ 1
1

lo
1
õ

Par BC D
Figura 3.35

Álgebra de Boole e Simplificação de Circuitos Lógicos 119

119
b) Exemplos de Quadras:

e i ; e e• 'C
:'1, _ _,,.1) 1
i3 1)
1
l'-,1:..
· -~--- -~
A
(T --
<=Quadra B Õ
A. i\1
Quadra BD =} 1, __ B B
A
- -"1J 11
- A
(Í- -1, B
- 1-\ /;- B-
1 ! 1 1
D ' D ! õ D' D 'D
ft
Quadra BD

(a) (b)
Figura 3.36

e) Exemplos de Oitavas:
','e- e/"
e e
\
1\ /1 ' B \, ,_,"
A
1
1
l
l l1
I

A
--- ---- ----
..... 1 1 1 _:~~
6
1 1
Quadra D=}
1 l B
1 : \ 1 B
A I 1
A
11
I
J 1

'l 8 /"Í--
---
1
---
1 -1, ...~
,/D / ...,
D õ\. o D o
1l -
Oitava B
(a) (b)
Figura 3.37
Convém observar que, neste mapa, as oitavas representam as próprias
regiões A, A, B, B , C, C , D e D e que o agrupamento máximo (mapa
totalmente preenchido com 1) constitui-se em uma hexa, ou seja, agrupamento
com 16 regiões valendo 1.
Após essa ressalva, vamos minimizar a expressão do nosso exemplo.
Inicialmente, agrupamos as oitavas, em seguida as quadras, a seguir os pares e,
por último, os termos isolados, se existirem. Expressões dos agrupamentos:

120 Elementos de Eletrônica Digital

120
e e ~par
- .,
o r1- 11) __1 J
~7~- -'\

A r '--t B
1 1
oitava: D
o 11 1 1
1
o
1
B
quadra: AC
(1-- .J_, 1
r
o
11\ r
r
A
r 1 1 1 par: ABC
1
\ 1
1
\ 11
r
__l,,i1 o 8
"-- -~-
õ D õ
quadra___/

l
oitava
Figura 3.38
Somando as expressões, teremos a expressão final minimizada:
S = D + AC+ ABC.
Como outro exemplo, vamos minimizar o circuito que executa a tabela
3.12.

o o o o o
o o o 1 1
o o 1 o o
o o 1 1 1
o 1 o o 1
o 1 o 1 1
o 1 1 o 1
o 1 1 1 1
1 o o o o
1 o o 1 o
1 o 1 o 1
1 o 1 1 o
1 1 o o o
1 1 o 1 o
1 1 1 o o
1 1 1 1 1

Tabela 3.12

Álgebra de Boole e Simplificação de Circuitos Lógicos 121

121
Transpondo a tabela da verdade para o diagrama, temos:
e e
A
o 1 1 o B
1 1 1 1
B
o o 1 o
A
o o o 1 8
D D D

Figura 3.39

No diagrama, temos: 2 quadras, 1par e1 termo isolado.


r-qu adra ÃD
e e
o ~-
11
--,11 o
A 1 1 8
,.--
..,__
1
i--r-- --+- --,
(]J. li
-~ H""=T - quadra ÃB
1
--'
1 1 B
o o 111
~-'
o
A
o o ,....\
o \!1 8
D D
t D
'-- - termo isolado A B e õ
parBC D
Figura 3.40

A expressão minimizada de S será a soma de todos esses agrup


amentos:
S=A BCD +BC D+A B+A D

3.9.4 Exercícios Resolvidos


1 - Simplifique as expressões obtidas das tabelas a
seguir, utilizando os
diagramas de Veitch-Karnaugh.

122 Elementos de Eletrônica Digital

122
a)

o o o 1
o o 1 1
o 1 o o
o 1 1 1
1 o o o
1 o 1 1
1 1 o o
1 1 1 1
Tabela 3.13
Transpondo para o diagrama de 3 variáveis e reconhecendo os
agrupamentos, temos:
B B B B
par AB =} ,--
1 1 1 o ll -,í' -1-, o
A A ---- ·+-'
,__
1
1
A o 1 1 o A o 11 _11J o. <=QuadraC
e e e e e e
Figura 3.41

A expressão minimizada será: S = C + AB


b)

o o o o
o o 1 o
o 1 o o
o 1 1 1
1 o o 1
1 o 1 o
1 1 o 1
1 1 1 o
Tabela 3.14

Álgebra de Boole e Simplificação de Circuitos Lógicos 123

123
Transpondo para o diagrama e agrupando, temos:
B B B B

A D. D 1 D A D D (]) ó ~ termo isolado ABC

1_ ,___
A ·- -".;""\
1 D.. D 1 11 D o (f_:- ~parAC
e e e e e e
Figura 3.42

:. S =AC + ABC
e)

o o o o 1
o o o 1 o
o o 1 o 1
o o 1 1 o
o 1 o o 1
o 1 o 1 1
o 1 1 o 1
o 1 1 1 1
1 o o o 1
1 o o 1 o
1 o 1 o 1
1 o 1 1 o
1 1 o o 1
1 1 o 1 o
1 1 1 o 1
1 1 1 1 1
Tabela 3.15
Transpondo da tabela para o diagrama, temos:

124 Elementos de Eletrônica Digital

124
e e
1 o o 1 B

A 1 1 1 1
B
A 1 o 1 1

1 o o 1 B
õ D õ
Figura 3.43
Agrupando o diagrama, temos:
·---........,_._,cr---+--c..--.,.-=,,,---·
/
\
1\ o o {1
1 1 <=oitava Õ

<= quadras: ÃB e BC
A

1J/. o o li\ B
i5 ... __ _
----n D

Figura 3.44

A expressão núnimizada será: S = A B + BC + D .

d)

o o o o 1
o o o 1 1
o o l o o
o o 1 1 1
o 1 o o 1
o 1 o 1 o
o 1 1 o 1
o 1 1 1 o
Tabela 3.16 (parte)

Álgebra de Boole e Simplificação de Circuitos Lógicos 125

125
1 o o o o
1 o o 1 o
1 o 1 o 1
1 o 1 1 1
1 1 o o o
1 1 o 1 o
1 1 1 o o
1 1 1 1 1
Tabela 3.16

Transpondo para e diagrama, temos:


e e
1 1 1 o B
A 1 o o 1
B
A o o 1 o
o o 1 1 8
D D D

Figura 3.45

Podemos agrupar da seguinte maneira:


e e
'Í\
1 1 ([=
1 1
-n
__.., o i3
Ã
·--~ij
- """'-:::.
o o ,-r--·
, __ -
o o
,-,
111 o
B
1 1
A
o o cl-rl-
~-
__
-11.., 8
õ D õ
Figura 3.46

126 Elementos de Eletrônica Digital

126
Neste diagrama, temos 5 pares gerando a expressão:
_.:::"=-. . .. --- · .

S=ACD+~Bg+ABD+ACD+ABC
·-· · ...:. . ..:_:_:_->..

Também podemos agrupar desta outra maneira:

e i 1C
1.1
(F
---
- 7 f'1
~--J
'11
~"
o B
A__ ,__f\
/ __
- ,,, o o n---·-
'---
,~,
B
o o 111
1 l
o
A
o
i5
o iit
o•
=:D
! i5
B

Figura 3.47

Da mesma forma, gerandó a expressão:


S =ABC +A.BD+ BCD + ACD +ABC
Podemos notar que simplificamos a expressão S por dois modos de
agrupamentos, obtendo dois resultados aparentemente diferentes. Se
analisarmos esses resultados nas respectivas tabelas da verdade, veremos
que terão o mesmo comportamento.
Expressão simplificada de S:
.S = ACD + ABD + ABD + ACD +ABC
ou
S =ABC+ ABD + BCD + ACD +ABC
2 - Minimize as expressões a seguir, utilizando os diagramas de Veitch-
Karnaugh:
a) S =ABC+ ABC+ ABC+ ABC

Álgebra de Boole e Simplificação de Circuitos Lógicos 127

127
Colocando os termos diretamente no diagrama, temos:

'-----regiã o ABC

Figura 3.48

Temos, neste diagrama, 2 pares:

8 B
__
A -1,, o __
'1'11 ,tí- <=par AC
-- f
1

A o o iJ
1,_./ o
e e 1l e
par BC

Figura 3.49

A expressão minimizada será: S = AC + BC


b) S = ABCD + ABCD + ABCD + ABCD + ABCD
+ABCD+ ABCD+A BCD+AB CD
Li Transportando diretamente a expressão para o diagrama, temos:
-i
:1 regiáoABCÕ
j

lf e// ,
e
n
região Mico

1 1 o 1 região Aficõ

A o 1 -- -- B
regiãoÃBCD

regiãoABCD
A o 1 1 o
regiãoABCD

1 1 o 1 regiãoABCÕ
' ' B
D'
"º D
regiãoABCD
regiãoAOCÕ
Figura 3.50

128 Elementos de Eletrônica Digital

128
Agrupando os termos no diagrama, temos:
quadra
i3õ ~
e1 CI
-
1 1
1)
---:":'__
"1'1
1
1 1
o \1...... __ -B
1 1
A l---0- 1 l 1 o o
1 1
B
'-;- --i"\
A o [ 1 1 ,_
1--r
__, o ç::: par A BD
_..... _, ,,,-- -
1 1
1\ ,_,
11 J o (1
1 1 8
i5 1 1t D ID
quadra CD

Figura 3.51

A expressão simplificada será: S = A BD + CD + BD

e) S = ABCD + ABCD + ABCD+ ABCD + ABCD


+ABCD 4 ABCD + ABCD + ABCD + ABCD
Passando a expressão para o diagrama, temos:

e e
ABCD ABCD

1 o 1 o B
A
ABCD ABCD
o o 1 1
B
ABCD ABCD ABCD ABCD

1 1 1 1
A ABCD ABCD
B
o o 1 1
o D o
Figura 3.52

Á lgebra de Boole e Simplificação de Circuitos Lógicos 129

129
Efetuando os agrupamentos, temos:
1 termo isolado: ABC D
~ e
4 quadras: AB, CD, BC e AC
'11 o 1'i'11 o ã
'-" 1,..J-
A. o o 11 --i,1
!
,-- --- B
1---- 11 -~
A
---
,1 1

1
o o .J.!.1 ..:J} 8
õ D õ

Figura 3.53
É importante ressaltar que uma oitava agrupada representa
maior
simplificação que uma quadra, e uma quadra agrupada maior simpli
ficação
que um par, e este, maior simplificação que um termo isolad
o. Assim
sendo, deve-se preferir agrupar em oitavas, e se não for possív
el, em
quadras e também se não for possível, em pares, mesmo que alguns
casos
já tenham sido considerados em outros agrupamentos, lembra
ndo sempre,
que devemos ter o menor número de agrupamentos possível.
A expressão final minimizada será:
S=A BCD +AB +CD +BC +AC

3.9.5 Diagrama para 5 Variáveis


O diagrama de Veitch-Karnaugh para simplificar expressões
com 5
variáveis de entrada é visto na figura 3.54.
l5 D A A
õ D
'C 'C
13 'B
e e
B B

e e
E E E E E E
Figura 3.54

130 Elementos de Eletrônica Digital

130
Vamos verificar algumas das regiões deste diagrama:

a) Região onde A= 1:
õ D A A

e e
8 'B
e e

B B
e e
E E E E E t
Figura 3.55

b) Região onde B = 1:
i5 D A A õ D

c e
B' 'B
e e
B B
c e
E E E E E E
Figura 3.56

e) Região onde C = 1:
õ D i'i' A i5 D

e e
'B 'B
e e
B B
c c
E E E t: E E
Figura 3.57

Álgebra de Boole e Simplificação de Circuitos Lógicos 131

131
d) Região onde D = 1:

õ A A
õ D
e e
ã B
e e

B B
c c
E E E E E

Figura 3.58

e) Região onde E= 1:

A A

e e
B s
e e

B B
c c
E E E E E E

Figura 3.59

De forma análoga, o diagrama possui as regiões relativas às variáve


is
opostas às mostradas, ou seja, A, B, e, D e E. Todas estas regiões
denominam-se hexas.
A colocação de uma condição, neste diagrama, faz-se de maneira análog
a
às anteriores.
Vamos, por exemplo, verificar a região onde: A= 1, B =O, C = 1, D=
O
e E= O, ou seja, A B C D E :

132 Elementos de Eletrônica Digital

132
i5 D
A A D D

e e
li li
~ e
e
B B
e e
E E E E E J:

Figura 3.60

Para efetuarmos a simplificação num diagrama de 5 variáveis, devemos


tentar primeiramente em hexas, em seguida em oitavas, em quadras, em pares e
por último em termos isolados.
Para visualizarmos melhor as hexas, oitavas, quadras e pares, devemos
enxergar o diagrama da esquerda sobreposto ao da direita, conforme mostra a
figura 3.61.

QUADRA

PAR----- +-
~~'--~.j....,...~-+-..<----.r

Figura 3.61

Podemos visualizar, por exemplo, que o par, a oitava e a quadra formam-


se nos dois planos.
Vamos, agora, fazer a transposição e a simplificação da tabela 3.17, para
melhor entendimento destes conceitos.

Álgebra de Boole e Simplificação de Circuitos Lógicos 133

133
o o o o o 1
o o o o 1 o
o o o 1 o o
o o o 1 1 1
o o 1 o o 1
o o 1 o 1 1
o o 1 1 o o
o o 1 1 1 1
o 1 o o o 1
o 1 o o 1 1
o 1 o 1 o 1
o 1 o 1 1 o
o 1 1 o o o
o 1 1 o 1 1
o 1 1 1 o 1
o 1 1 1 1- o
1 o o o o o
1 o o o 1 o
1 o o 1 o o
1 o o 1 1 o
1 o 1_ o o o
1 o 1 o 1 1
1 o 1 1 o 1
1 o 1 1 1 o
1 1 o o o o
1 1 o o 1 o
1 1 o 1 o o
1 1 o 1 1 o
1 1 1 o o 1
1 1 1 o 1 1
1 1 1 1 o 1
1 1 1 1 1 1
Tabela 3.17

134 Elementos de Eletrônica Digita l

134
Transpondo para o diagrama, temos:
parABDE
parÃBDE
D
A A õ D
o e o o o o e
8 ,- ,- parACDE
o e o p l1 o 11]
1 1
e
\
111. .-t:+
/ ~·
---
.)}.l 1 ti quadra ABC
B ! ·7
'y o o o e
E E E
parÃBDE
quadraCÕE
parÃBcõ

Figura 3.62
Resumindo os agrupamentos obtidos, temos:

C DE
2 quadras: {
ABC

ABDE
ABCD
5 pares: AB D E
ABDE
ACDE

A expressão minimizada será:

S~CDE+ABC+ABDE+ABCD+ABDE+ABDE+ACDE

Álgebra de Boole e Simplificação de Circuitos Lógicos 135

135
3.9.5.1 Exercício Resolvido
Simplifique a expressão da tabela 3.18.

o o o o o 1
o o o o 1 1
o o o 1 o o
o o o 1 1 o
o o 1 o o 1
o o 1 o 1 1
o o 1 1 o o
o o 1 l l o
o l o o o 1
o l o o 1 o
o 1 o 1 o o
o l o 1 1 o
o 1 1 o o o
o 1 1 o 1 o
o 1 1 1 o o
o 1 1 1 l o
1 o o o o 1
1 o o o 1 1
1 o o 1 o o
1 o o 1 1 o
1 o 1 o o 1
1 o 1 o 1 1
1 o 1 1 o 1
1 o 1 1 1 o
1 1 o o o 1
1 1 o o 1 o
1 1 o 1 o 1
1 1 o 1 1 1
1 1 1 o o o
1 1 l o l o
1 1 1 1 o 1
1 1 1 1 1 1
Tabela 3.18

136 Elementos de Eletrônica Digital

136
Numerando os casos das 32 possibilidades das 5 variáveis de O a 31,
obtemos a localização no diagrama, vista na figura 3.63.
õ D A. A õ D

o 1 3 2 e 16 17 19 18 e
'B 'B
4 5 7 6 20 21 23 22
e e
12 13 15 14 28 29 31 30
B B
8 9 11 10 e 24 25 27 26 e
E E E E E E

Figura 3.63

Colocando os casos no diagrama, temos:


õ D A A
íS D

1 1 o o e 1 1 o o e
'B 'B
1 1 o o 1 1 o 1
e e
o o o o o o 1 1
B B
1 o o o e 1 o 1 1 e
E E E E E E
Figura 3.64
Os agrupamentos para obtenção da expressão final simplificada são
vistos na figura 3.65.
oilavaBD

i i
1 ~+-
o/i
-71'i
D A A i i i5
lk+- -1)
D

~/'
''l 1
o o e - ~) 1 o o e
8
h, __ _,,1J o o
B 1
\l _i) o 11
,-, parACDE
e "-- 1 1
e
o o o o r.-
o o 1 l T!',f
j
B B
o \,1__
1

-~ e
Íll o o o e (1\
1 1
1 1
! E!
. _ _ _ _ _ quadra
E E
eiS'E
! E! E F:\ quadraABD

Figura3.65

A expressão simplificada será: S = B D + C D E + A BD + A CD E .

Álgebra de Boole e Simplificação de Circuitos Lógicos 137

137
3.9.6 Diagramas com Condições Irrelevantes
Chamamos de condição irrelevante (X) a situação de entrada onde a saída
pode assumir O ou 1 indiferentemente. Esta condição ocorre principalmente pela
impossibilidade prática do caso de entrada acontecer, sendo utilizada em várias
situações nos capítulos posteriores. Para sua utilização em diagramas de Veitch-
Karnaugh, devemos, para cada condição irrelevante, adotar O ou 1, dos dois, aquele
que possibilitar melhor agrupamento e conseqüentemente maior simplificação.
Para esclarecer este processo, vamos utilizar a tabela 3.19.

o o o X
o o 1 1
o 1 o 1
o 1 1 1
1 o o o
1 o 1 o
1 1 o o
1 1 o·

Tabela 3.19
Transpondo esta tabela para o diagrama, temos:
B B
X 1 1 1
A
A o o o o

e· e e
Figura 3.66
O símbolo (X) indica que neste caso a saída pode assumir O ou 1,
indiferentemente, pois, ou a situação de entrada é impossível de acontecer, ou,
ainda, possibilita qualquer dos 2 valores na saída. Para fins de simplificação,
devemos adotar X= 1, pois assim sendo, agrupamos uma quadra, ao invés de 2
pares (no caso de X= O), representando uma maior simplificação da expressão
de saída: S = A .

138 Elementos de Eletrônica Digital

138
Convém ressaltar que, em uma tabela da verdade, podemos ter várias
condições irrelevantes que devem ser consideradas independentemente,
confonne agrupamento em que se encontram. Para exemplificar, vamos
simplificar a expressão extraída da tabela 3.20.

o o o o X
o o o 1 o
o o 1 o 1
o o 1 1 X
o 1 o o 1
o 1 o 1 o
o 1 1 o 1
o 1 1 1 1
1 o o o o
1 o o 1 1
1 o 1 o X
1 o 1 1 o
1 1 o o o
1 1 o 1 X
1 1 1 o o
1 1 1 1 X
Tabela 3.20
Passando para o diagrama de 4 variáveis, temos:
('.'." e
à X o X 1 B

1 o 1 1
B
o X X o
A
o 1 o X B
D D D

Figura 3.67
O próximo passo é agrupar as regiões que valem 1, utilizando a condição
irrelevante (X) para completar o agrupamento. Convém lembrar que, para maior
simplificação, devemos ter um número mínimo de agrupamentos, cada um deles,
porém, com o maior número de células possível. Assim sendo, temos:

Álgebra de Boole e Simplificação de Circuitos Lógicos 139

139
quadra AC
!)
e e
---
A.
- ....
X' o (X
,,.- -~
l
!
l\
,__
8
~ 1 1
~QuadraAÕ
__l)
,,
1
o , __ \lj
1
\ 1
1 1

--- --"'- --
B
o 1(x) X o
1
A
1 1
o 11 1 o X 8
'-"
õ
rt D o
par A CD

Figura 3.68
Notamos, na figura 3.68, que as condições irrelevantes pertencentes aos
agrupamentos receberam valor 1, enquanto as deixadas de fora, valor O.
A expressão simplificada será composta por 2 quadras e um par, sendo esta:
S=AC+ AD+A CD .

3.9.6.1 Exercíci os Resolvidos


1 - A tabela 3.21 representa as possibilidades de saída obtidas de um projeto
envolvendo 3 variáveis A, B e C. Determine a expressão simplificada.

o o o 1
o o 1 X
o 1 o o
o 1 1 1
1 o o X
1 o 1 1
1 1 o X
1 1 1 X

Tabela 3.21

140 Elementos de Eletrônica Digital

140
A figura 3.69 apresenta a colocação dos valores da tabela no diagrama (a)
e os respectivos agrupamentos para a obtenção da expressão simplificada
(b).
8 B 8 B
--.-- -?X\ --, o
1 X 1 o r1
1 '1
A. A ! ! 1

A X 1 X X
1
A ix
"--
l
1 11
_"-/_ __
1 1
X'/I X

e e e e e e
(a) (b)

Figura3.69

A expressão simplificada será composta pelas 2 quadras obtidas:


S = B + C.
2 - Simplifique a expressão representativa da tabela 3.22.

o o o o 1
o o o 1 X
o o 1 o 1
o o 1 1 o
o 1 o o 1
o 1 o 1 1
o 1 1 o 1
o 1 1 1 o
1 o o o 1
1 o o 1 o
1 o 1 o X
1 o 1 1 1
1 1 o o X
1 1 o 1 1
1 1 1 o X
1 1 1 1 o
Tabela 3.22

Álgebra de Boole e Simplificação de Circuitos Lógicos 141

141
Passando os valores da tabela para o diagrama, temos:
e e
1 X o 1 B
A 1 1 o 1
B
A X 1 o X

1 o 1 X 8
õ D õ
Figura 3.70
Logo após, efetuamos os agrupamentos visando obter a
expressão
simplificada de forma máxima:

\ e e /
t\ 1
X o
I

II i3
1
/ ... + -1\ o 1
A. 1 1 1 1 1
1 1 1 1
1 B
o 11X
1
A 'x'
\ f __ 1'
'-t- 1
_,,./

o (l- r--'e,
t --1-....
.y --- \ / 8
/o D jj \
/
/ '
,/

Figura 3.71

Como resultado, obtemos a oitava D , a quadra BC e o


par ABC,
gerando a expressão: S =D + BC+ ABC.
É importante observar que se tivéssemos agrupado precipitadam
ente, ao
início do exercício a quadra AC , geraríamos erradamente
um termo a
màis na expressão final. Para melhor condução do proces
so de
agrupamento, devemos iniciar sempre pelos agrupamentos obriga
tórios e
bem-definidos.

142 Elementos de Eletrônica Digital

142
3.9.7 Casos que não Admitem Simplificação
Vamos, neste tópico, efetuar uma análise das expressões representativas
das funções OU Exclusivo e Coincidência, no que se refere às suas colocações
nos diagramas de Veitch-Kamaugh.
A figura 3.72 mostra a colocação destas expressões nos diagramas, no
caso de 2 variáveis.

B B

o "11
\._., Ã
'11
\..._., o
Ã
A A "11
'11
\._., o o \._;;.-

(a) (b)
Figura 3.72

(a) S = A © B = AB + AB
(b) S =A 0 B = AB + AB

Pela figura, notamos que as expressões encontram-se na forma de


máxima simplificação, não havendo outra possibilidade, pois em cada diagrama
temos 2 termos isolados que são as próprias expressões de entrada.
No caso de utilizarmos 3 variáveis, as expressões são, respectivamente, S
= A ® B © C e S = A 0 B 0 C. Para levantarmos suas tabelas da verdade,
devemos tomar as variáveis de 2 em 2, ou seja, efetuar primeiro as operações
entre 2 das variáveis e com o resultado obtido efetuar a operação com a terceira
variável. Esse processo se deve ao fato de as funções OU Exclusivo e
Coincidência não serem válidas para mais de 2 variáveis de entrada, podendo
ser aplicado, tomando primeiramente 2 quaisquer das 3 variáveis da expressão,
indiferentemente. As tabelas 3.23 e 3.24 mostram os resultados das operações
S = A ® B © C e S = A 0 B 0 C, em todas as possibilidades.

Álgebra de Boole e Simplificação de Circuitos Lógicos 143

143
o o o o o o
o o 1 1 1 1
o 1 o 1 1 1
o 1 1 o o o
1 o o 1 1 1
1 o 1 o o o
1 1 o o o o
1 1 1 1 1 1
Tabela 3.23

o o o o o o
o o 1 1 1 1
o 1 o 1 1 1
o 1 1 o o o
1 o o 1 1 1
1 o 1 o o o
1 1 o o o o
1 1 1 1 1 1
Tabela 3.24

Passando a coluna S (iguais em todos os casos) para o diagrama, temos


B B
o (i) o I
........li
A.
A o
1........
T 1 I....l....i o
e e e
Figura 3.73

144 Elementos de Eletrônica Digital

144
Da mesma forma, temos apenas termos isolados, não havendo
possibilidade de simplificação.
Extraindo a expressão da tabela inicial ou do diagrama, temos:
S = ABC + ABC + A B C + ABC.

Evidenciando A e A, temos:
S = A(BC +BC)+ A(BC +BC)
Substituindo-se os parênteses respectivamente por: B ~ C e B 0 C,
temos:
S = A (B EB C) + A (B 0 C)

Como B 0 C = B EB C , reescrevemos:
S = A(B EB C) +A (BEBC)

Chamando (B EE> C) de X, temos:


S = AX+AX = AEBX
Substituindo X, temos:
S=A EB BEBC
Inicialmente, se tivéssemos evidenciado outras variáveis, teríamos outras
ordens no resultado, de conformidade com as tabelas levantadas. Ainda, se
tivéssemos substituído B ~ C por (B 0 C), obteríamos S = A 0 B 0 C, que
analogamente, conforme as tabelas é equivalente a S = A EE> B EE> C.
Se estendermos o estudo para mais variáveis, obteremos:
Para 4 variáveis: S = e EB D
A EB B EB A0B0C0D
Para 5 variáveis: s A <:B B <:B e <:B D <:B E
= A 0B0 C 0D0 E
De posse de resultados, concluímos que para um número de par de
variáveis, temos a função OU Exclusivo como sendo o complemento da função
Coincidência e para um número ímpar de variáveis temos a função OU
Exclusivo como sendo igual à função Coincidência.

Álgebra de Boole e Simplificação de Circuitos Lógicos 145

145
3.9.8 Agrupamentos de Zeros
Podemos, alternativamente, agrupar as células que valem O para
obtermos a expressão simplificada em diagramas de Veitch-Karnaugh, porém,
com esta prática, obtemos o complemento da função, ou seja, a saída S. Para
ilustrar esta situação, vamos simplificar a expressão da tabela 3.25.

o o o o
o o 1 1
o 1 o o
o 1 1 1
1 o o 1
1 o 1 1
1 1 o 1
1 1 1 1
Tabela 3.25

Passando para o diagrama e efetuando o agrupamento, temos:


'B B

A =E) 1 1 __ _
;---
....
10

A 1 1 1 1

e e ,C

Figura 3.74
Pela figura notamos que obtemos um par formado por zeros. Conforme o
exposto, a expressão será: S = AC, sendo S = (A C) .
Aplicando o teorema De Morgan a esta expressão, temos:
S = (A. C) = A + C.
:.S =A+ C

146 Elementos de Eletrônica Digital

146
Convém observar que a mesma expressão seria obtida, resultado dos
agrupamentos de 2 quadras, se houvéssemos utilizado o procedimento
convencional anteriormente visto.

3.9.9 Outra Forma de Apresentação do Diagrama de


Veitch-Karnaugh
Ao invés de representarmos o diagrama dividindo-o em regiões, como visto
até aqui, podemos representá-lo de uma forma análoga, conforme a figura 3.75.

B
A o 1
A
BC
()() 01 11 10
o o

1 1

(a) (b)
A

CD
o
DE DE
AB ()() 01 11 10 BC DO 01 11 10 BC oo OI 11 lO

00 00 00

01 OI 01

li li
li

10 10
10

(e) (d)
Figura 3. 75 - (a) 2 variáveis.
(b) 3 variáveis.
(e) 4 variáveis.
(d) 5 variáveis.
Pela figura, podemos notar que os diagramas são semelhantes, possuindo
apenas a identificação das regiões pelo valor assumido pela variável (exemplo:
A=O => região A, A = 1 => região A). Tanto a colocação dos casos, bem
como os agrupamentos obtidos se fazem de maneira análoga, levando aos
mesmos resultados. A figura 3.76 apresenta os dois estilos dos diagramas de
quatro variáveis sobrepostos, onde se observam claramente os níveis assumidos
pelas variáveis, idênticos para ambos os mapas.

Á lgebra de Boole e Simplificação de Circuitos Lógicos 147

147
CDl
,-- e..', T,.. e.--,
T
AB 00 01 11 10
;-.. oo oo •--8
~
L.. 01 01-.-;
B'
r .. 11 11...:
A
L.. 10 10•--8
00 01 11 10
+
···D··-·+ t
B B
Figura 3.76
· ... ·.

3.10 Exercícios Propostos .


3.10.1 -Simplif ique cada expressã o, utilizand o a Álgebra de Boole.
a) S =ABC + ABC+ ABC+ ABC+ ABC

b) S=ABCD +ABCD +ABCD +ABCD +ABCD +ABCD +ABCD

3.10.2 - Simplifi que utilizand o a Álgebra de Boole:

S = [(B + C +D) (A+ B + C) + C] +ABC + B(A+C )

3.10.3 - Idem, para a expressã o:

s = A [B (c + D) + A (B + C)] + CD + A B c + AB
3.10.4 - Idem, para a expressã o:

S =(A EB B + BCD) [D+ BC+ D(A + BJ +AD

3.10.5 - Idem, para a expr~ssão:

,,----......
s =[(B+CD + D+AC)( A+B+ q + B(C+AB C+AC)] (A+B)
°"1
3.10.6 -'Desenh e o circuito que.exec uta a expressã o, simplific ado.

s = (B +D) {B + c 0 D+ Ã [BC+ BC+ A+ B (C + D)J}

148 Elementos de Eletrônica Digital

148
3.10.7 -Simplifique através da Álgebra de Boole:

S=(AB+C D +AD){B[CEE>D+A(B+ C) +ABC] +A}

3.10.8 ·Demonstr e que:


A0(B$C )=A$(B 0C)

3.10.9 ·Através dos diagramas de Veitch-Karnaugh, determine a expressão


simplificada de S 1 e S 2 da tabela 3.26.

00 1 1
01 o 1
10 1 o
11 1 o
Tabela 3.16'

3.10.10-Simpiifique as expressões de Si, S 2, S 3 e S4 da tabela 3.27, utilizando


os mapas de Veitch-Karnaugh .

o o .o. 1 1 o o
o o 1 o 1 1 1

o 1 o 1 1 o 1
o 1 1 1 o o o
1 o o 1 1 1 1

1 o 1 l 1 1 o
1 1 o o 1 1 1
1 1 1 1 o o 1

Tabela 3.27

Álgebra de Boole e Simplificação de Circuitos Lógicos 149

149
3.10.11 - Idem ao anterior, para a tabela 3.28.

o o o o 1 1 o o
o o o 1 1 o o o
o o 1 o 1 1 1 o
o o 1 1 1 o o 1
o 1 o o 1 1 1 1
o 1 o 1 o 1 1 1
o 1 1 o o 1 1 o
o 1 1 1 1 1 o 1
1 o o o 1 1 o o
1 o o 1 1 1 o 1
1 o 1 o 1 o 1 o
1 o 1 1 1 o o o
1 1 o o 1 o o o
1 1 o 1 o 1 1 1
1 1 1 o o o o 1
1 1 1 1 1 1 o 1
Tabela 3.28

., 3.10.U - Simpl ifique as expres sões utiliza ndo diagra mas de Veitch
' -Karna ugh:
a) S =AB C + ABC + ABC + ABC + ABC

b) S = ABCD + ÃBCD + ABCD + ABCD


+ ABCD + ABCD
ABCD +ABC D

e) S = B D + A+ ABC D + ABC D + AC

d) S= ABC + AB + ÃBCD +BD+ CD+B CD+Ã BCD

150 Elementos de Eletrônica Digita l

150
,.,-'-- - -~

,3.10.9- Determine as expressões simplificadas para S 1 e S 2 da tabela 3.29.


'--------

o o o o o 1 1
o o o o 1 1 o
o o o 1 o 1 1
o o o 1 1 1 o
o o 1 o o o 1
o o 1 o 1 1 1
o o 1 1 o o 1 ·::-..__

o o 1 1 1 1 1
o 1 o o o o 1
o 1 o o 1 o o
o 1 o 1 o 1 1
o 1 o 1 1 o o
o 1 1 o o 1 1
o 1 1 o 1 1 1
o 1 1, 1 o o 1
o 1 1 1 1 1 1
1 o o o o 1 1 .
1 o o o 1 1 o
1 o o 1 o o 1
1 o o 1 1 o 1
1 o 1 o o o 1
1 o 1 o 1 1 1
1 o 1 1 o o 1
1 o 1 1 1 1 1
1 1 o o o o 1
Tabela 3.29 (parte)

Álgebra de Boole e Simplificação de Circuitos Lógicos 151

151
1 1 o o 1 o o
1 1 o 1 o 1 1
1 1 o 1 1 o o
1 1 1 o o o 1
1 1 1 o 1 1 1
1 1 1 1 o o 1
1 1 1 1 1 1 1
Tabela 3.29

3.10.14 - Simplifique as expressões de S 1 e S2 da tabela 3.30.

o o o X 1
o o 1 o X
o 1 o 1 o
o 1 1 X o
1 o o 1 o
1 o 1 X 1
1 1 o X X
1 1 1 1 X
Tabela 3.30

152 Elementos de Eletrônica Digital

152
3.10.15 -Determine as expressões simplificadas de Si. S2, S 3 e S4 da tabela 3.31.

o o o o 1 X o X

o o o 1 X X o o
L o o 1 o X 1 o X
.., o
/ o o 1 1 X 1 1

o 1 o o 1 X X 1

o 1 o 1 o 1 X X

_) o 1 1 o X o 1 o
o 1 1 1 .X 1 o 1

1 o o o X 1 X o
1 o o 1 1 o 1 1

. j 1 o 1 o X X o o
1 o 1 1 1 1 o X

1 1 o o X o 1 1
1 1 o 1 X 1 o 1

1 1 1 o 1 1 X 1
1 1 1 1 o X 1 X

Tabela 3.31

Álgebra de Boole e Simplificação de Circuitos Lógicos 153

153
3.J0.16- Desenhe os circuitos minimizados que executam as saídas S e
1 S 2 da
tabela da verdade:

o o o o o
o o o o 1 º'
Q, X
1

o o o 1 o 1 1
o o o 1 1 O. X
o o 1 o o 1 X
o o 1 o 1 1\ 1
o o 1 1 o o X
o o 1 1 1 1 1
o 1 o o o o 1
o 1 o o 1 1 o
o 1 o 1 o 1 1.
o 1 o 1 1 o o
o 1 1 o o 1 X
o 1 1 o 1 1 1
o 1 1 1 o o o
o 1 1 1 1 l 1
1 o o o o o 1
1 o o o 1 o X
1 o o 1 o 1 1
1 o o 1 1 o o
1 o 1 o o 1 X
1 o 1 o 1 i 1
1 o 1 1 o o o
1 o 1 1 1 1 1
1 1 o o o o X
1 1 o o 1 ·o 1
1 1 o 1 o 1 1
1 1 o 1 1 o 1
1 1 1 o· o 1 1
1 1 1 o 1 1 X
1 1 1 1 o o 1
1 1 1 1 1 1 X
Tabela 3.32

154

154
---"
.....
.· 3.10.17 ·}Obtenha a expressão simplificada:
/
·-----~.,...-·

s =(A+ B) {B + (BEBQ [ABC+ B(A+ D)+ oc +BD] + ABq


./',.."".:--~
:3.10.18... . Prove que:
\. __..,, ./
AEBBEBCEB D =A0B0C0 D

'

Álgebra de Boole e Simplificação de Circuitos Lógicos 155

155
156
CAPÍT U LO 4
7 HIP

Circuitos Combinacionais
1° Parte

4.1 Introdução
Um dos capítulos importantes da Eletrônica Digital é o que trata dos
circuitos combinacionais. É através do estudo destes que poderemos
compreende!'. o funcionamento de circuitos, tais como: somadores, subtratores,
circuitos que executam prioridades, codificadores, decodificadores e outros
muito utilizados na construção de computadores e em vários outros sistemas digitais.
O circuito' combinacional é aquele em que a saída depende única e
exclusivamente das combinações entre as variáveis de entrada.
Podemos utilizar um · circuito lógico combinacional para solucionar
problemas em que necessitamos de uma resposta, quando acontecerem
determinadas situações, representadas _pelas variáveis de entrada. Para
construirmos estes circuitos, necessitamos de suas expressões características
que como vimos no capítuJo anterior; são obtidas das tabelas da verdade que
representam as situações já mencionadas.
A figura 4.1 ilustra a seqüência do processo, onde, a partir da situação,
obtemos a tabela da verdade e a partir desta, através das técnicas já conhecidas,
a expressão simplificada e o circuito final.

& TABELA
DA
VERDADE
EXPRESSÃO
SIMPLIFI-
CADA
1CIRCUITO!

·Figura 4.1

Circuitos Combinacionais - ]ª- Parte 157

157
4.2 Projetos de Circuitos Combinacionais
Nos itens subseqüentes, mostraremos como obter um circuito para
resolver um problema utilizando a Eletrônica Digital a partir de uma situação
prática. Os projetos apresentados a seguir, embora simulem situações reais, são
didáticos e servem para descrever o método de realização, podendo ser
empregados na prática como modelos para a solução de pequenos problemas
ou, ainda, para a construção de circuitos periféricos dentro de sistemas digitais
mais complexos, utilizando circuitos integrados específicos e
microprocessadores. A figura 4.? mostra o esquema geral de ·um circuito
Combinacional composto pelas variáveis de entrada, o circuito propriamente
dito e sua(s) saída(s).
A ~
- 55(1)(2)
~

B ;;.

..
CIRCUITO
c
... - LÓGICO - 5(3)
z - - S(N)

Figura 4.2

Notamos que<J circuito lógico pode possuir diversas variáveis de entrada


e uma ou mais saídas conforme o caso do projeto. A seguir, estudaremos, a
título de exemplo, casos de 2, 3 e 4 variáveis.
\

4.2.1 Circuitos com 2 Variáveis


1
1
1
1
1 .-+--- SEMÁFORO 2
. 1o

SEMÁFORO 1 00- I ~-------
RUA~- - - - - - -
PREFERENCIAL
- 00 SEMÁFORO 1
oi
...__._,1--- SEMÁFORO 2
a)L~
<X: 1 Cl
~15
1 &:l
U)

Figura 4.3

158 Elementos de Eletrônica Digital

158
A figura 4.3 representa o cruzamento das ruas A e B. Neste cruzamento,
queremos instalar um sistema automático pára os semáforos, com as seguintes
características:

1ª - Quando houver carros transitando somente na Rua B, o semáforo 2 deverá


permanecer verde para que estas viaturas possam trafegar livremente.
ia - Quando houver carros transitando somente na Rua A, o semáforo 1
deverá permanecer verde pelo mesmo motivo.
3ª - Quando houver carros transitando nas Ruas A e B, deveremos abrir o
semáforo para a Rua A, pois é preferencial.

Para solucionarmos este problema, podemos utilizar um circuito lógico.


Para montarmos este circuito lógico, necessitamos de sua expressão. Vamos,
agora, analisando a situação, obter sua tabela da verdade.
Primeiramente, vamos estabelecer as seguintes convenções:

a) Existência de carro na Rua A: A= 1.

b) Não existência de carro na Ru~ A: A= Oou A= 1.

e) Existência de carro na Rua B: B = 1.


\
d) Não existência de carro na Rua B: B =O ou B = 1.

e) Verde do sinal 1 aceso:

f) Verde do sinal 2 aceso:

g) Quando V, = 1 ~ vermelho do semáforo 1 apagado: V mi = O,

verde do semáforo 2 apagado: V 2 = O

e vermelho do semáforo 2 aceso: V m2 = 1.

h)QuandoV2=l ~ V 1 =0, Vrr12.=0eVmi = l.


Vamos montar a tabela da verdade:

Circuitos Combinacionais - Jª Parte .159

159
o o o
1 o 1
2 1 o
3 1 1
·,
Tabela 4.1
'
"' A situação O (A = O e B = O) representa a ausência de veículos em ambas
as ruas. Se não temos carros, tanto faz qual sinal permanece aberto. Vamos
· adotar, por exemplo, que o verde do sinal 2 parmaneça aceso. Neste caso,
preenchemos a tabela da verdade da seguinte maneira:

(V2=l-;.V1=Ü,Vm1=l eVm2=0)

A situação 1(A = OeB=1) representa a presença de veículo na Rua B e


ausência de veículo na Rua A, logo, devemos acender o sinal verde para a Rua
B (V2 = 1). Temos, então:

(V2=l-;.V1=Ü,Vm 1 =1 eVm2=0)

A situação 2 (A = 1 e B = O) representa a presença de veículo na Rua A e


ausência de veículo na Rua B, logo, devemos acender o sinal verde para a Rua
A (V 1 = 1). Temos, então:

160 Elementos de Eletrônica Digital

160
A situação 3 (A= 1eB=1) representa a presença de veículos em ambas
as ruas, logo, devemos acender o sinal verde para a Rua A, pois esta é
preferencial. Temos, então:

(V1 = 1 _,.Vm1 =O, V2 =O e Vm2 = 1)

A tabela totalmente preenchida é vista a seguir:

o o o 1 1 o
o 1 o 1 1 o
1 o 1 o o 1
1 1 1 o o 1
Tabela.4.2
Vamos transpor a tabela para diagramas de :Veitch~Karnaugh e agrupar
para obtermos as expressões simplificadas das saídas V 1 , V2 , V mi e V m2:
B B B B
o
,,-- -1. .,
o A \.._~-
_ _ ..1

A (1-
..._ ____
--i'1/ A o o
(b)Vm1

B B 8 B

'A
o o
A
o o A ,,-- --.....
l.._':__ 11
__..t

(e) V2 (d)Vm2

Figura 4.4
Pela tabela ou pelos diagramas, notamos que as expressões de V 1 e Vmz
são idênticas, o mesmo ocorrendo com V2 e V ml. Assim sendo, as expressões
simplificadas são:
V 1 = Vm2 =A e V2 =Vm 1 =A

Circuitos Combinacionais - 111 Parte 161

161
O circuito, a partir destas expressões, é visto na figura 4.5

A-....-i---~~
'------~V2
vml

Figura 4.5

Analisando as expressões obtidas, concluímos que a presença de carros


na via preferencial (A = 1) acarreta o acendimento do verde do semáforo 1 e o
vermelho do 2 (V 1 =V mz =1) e, ainda, devido à ação do inversor no circuito, o
apagamento do verde do semáforo 2 e vermelho do sinal 1 (V 2 = Vm 1 = O). Da
mesma forma, a ausência de carros nesta via (A = O}, causa a condição
contrária (V 1 = Vm2 = O e V 2 = Vm 1 = 1), que possibilita a abertura da via
secundária, sendo a variável B (indicadora de veículos na Rua B) eliminada
das expressões pelo processo de simplificação, pois torna-se desnecessária em
função das situações consideradas no projeto.

4.2.2 Circuitos com 3 Variáveis


Deseja-se utilizar um amplificador para ligar três aparelhos: um toca-
fitas, um toca-discos e um rádio FM. Vamos elaborar um circuito lógico que
nos permitirá ligar os aparelhos, obedecendo às seguintes prioridades:
! ª ·prioridade: Toca-discos
2ª prioridade: Toca-fitas
3ª prioridade: Rádio FM
Isto significa que quando não ligarmos nem o toca-discos, nem o toca-
fitas, o rádio FM, se ligado, será conectado à entrada do amplificador. Se
ligarmos o toca-fitas, automaticamente o circuito conectá-lo-á à entrada do
amplificador, pois possui prioridade sobre o rádio FM. Se, então, ligarmos o
toca-discos, este será conectado ao amplificador, pois representa a 1ª
prioridade. A partir disto, podemos montar o diagrama de bloco.s com as
respectivas ligações:

162 Elementos de Eletrônica Digital

162
TOCA DISCOS TOCA FITAS RADIO FM
A B e
yA CH 1 ~B CH2 rC CH3
t_ ___.,. t.. ...... L... ......_

'-----~. i ~~-------'
1 AMPLIFICADOR 1

Figura 4.6
Neste projeto, o circuito lógico receberá as informações das variáveis de
entrada A, B e e, representando os aparelhos, e através das saídas SA, Sa e Se
comutará as chaves CHl , CH2 e CH3 para fazer a conexão conforme a situação
requerida.
Convenções Utilizadas:
e:> Variáveis de entrada (A, B e C): aparelho desligado= O e ligado= 1.
e:> Saíd~s (SA, S 8 e Se): S =O- chave aberta e S = 1 - chave
fechada.
Tabela da Verdade

o o o o
1 o o 1
2 o 1 o
3 o 1 1
4 1 o o
5 1 o 1
6 1 1 o
7 1 1 1
Tabela 4.3
Para preenchermos a tabela 4.4, vamos analisar todas as oito situações
possíveis:

Circuitos Combinacionais - J!! Parte 163

163
Caso O- Os 3 estão desligados, logo, condição q X X X
irrelevante, pois não importa qual
chave dever ser ligada.
Caso 1 - Está ligado apenas o FM, logo somente q o o 1
Sç assurrie valor 1.
Caso 2 - Está ligado apenas o toca-fitas, logo q o 1 o
somente S 8 assume valor 1.
Caso 3 - Estão ligados o FM e o toca-fitas. O q o 1 o
toca-fitas tem prioridade sobre o FM,
logo somente S 8 assume valor 1.
Caso 4 - Está ligado apenas o toca-discos, logo q 1 o o
somente o SA assume o valor 1.
Caso 5 - Estão ligados o toca-discos e o FM. O q 1 o o
toca-discos é a 1ª prioridade, logo
somente SA assume valor 1.
Caso 6 - Análogo ao caso 5. q 1 o o
Caso 7 - Análogo aos casos 5 e 6. q 1 o o
Feita a análise de cada situação, podemos preencher a tabela da verdade.

o o o o X X X
1 o o 1 O· o 1
2 o 1 o o 1 o
3 o 1 1 o 1 o
4 1 o o 1 o o
5 1 o 1 1 o o
6 1 1 o 1 o o
7 1 1 1 1 o o
Tabela 4.4

164 Elementos de Eletrônica Digital

164
Transpondo para os diagramas, temos:
B B
X o o o
A
A
,. --- 1.-- ---
11 1
--__....
11)

(a)
'--- ---- ~---

e e e

B B

A
X o __ --,
,---
1._l_!.1
A o o o o
(b )
e e e
B B

A
IX__ ---
/'_--
._ -i) o o
A o o o o
(e)
e e e
Figura 4.7
O circuito, obtido a partir das expressões, é visto na figura 4.10.
A B

Figura 4.8
Analisando as expressões obtidas, concluímos que o toca-discos será
conectado ao amplificador (SA =1 => CHl fechada), quando for ligado (A= 1),
independentemente dos outros aparelhos, pois SA = A; que o toca-fitas será
conectado (S8 = 1 => CH2 fechada) quando ligado (B = 1) e quando o toca-

Circuitos Combinacionais -1ª Parte 165

165
discos não o for (A = O), pois sua expressão é S 8 = AB e que o rádio FM
apenas será conectado (Se= 1 => CH3 fechada), quando os outros dois não o
estiverem (A = O e B = O), pois Se ·= A B. Um outro ponto importante a ser
observado é que pelo fato de termos considerado a condição irrelevante do
terceiro diagrama como 1 para maior simplificação, a variável C foi eliminada
da expressão, bastando apenas os outros estarem desligados para que a conexão
do rádio FM seja feita, sendo evidente que seu funcionamento prático, em
termos de áudio, fique vinculado à sua ligação.

4.2.3 Circuitos com 4 Variáveis


Vamos supor, agora, que uma empresa queira implantar um sistema de
prioridade nos seus intercomunicadores, da seguinte maneira:
Presidente: 1ª prioridade
Vice-presidente: 2ª prioridade
Engenharia: 3ª prioridade
Chefe de seção: 4ª prioridade
Esquematicamente, temos:
CHEFE
PRES. DJ;.
V. PRES. ENG. SEÇAO
A B e D
YA
:____ -· CHl 9s
.'-----....CH2 ~e CH3 ro CH4

'---- h rr---'
t... ·• L . .-

1 =i& f
Figura 4.9

Primeiramente, vamos estabelecer as vanaveis de entrada e saída do


circuito lógico e as convenções do projeto:
Variáveis de entrada:
~ intercomunicador do presidente: A
Q intercomunicador do vice-presidente: B

166 Elementos de Eletrônica Digital

166
e) intercomunicador da engenharia: c
e) intercomunicador do chefe de seção: D
Convenções utilizadas:
e) presença de chamada: 1
e) ausência de chamada: O
Saídas: SA, Sa, Se e So
Convenções utilizadas:
e) efetivação de chamada: i
e:> não efetivação de chamada: O
Estabelecidas as convenções, montamos a tabela da verdade:

o o o o o o o o -----+ não efetua chamada.


o o o 1 o o o 1 -----+ efetua chamada do chefe de seção.
o o 1. o o o 1 o -----+ efetua chamada da engenharia.
o o 1 1 o o 1 o -----+ efetua chamada da engenharia, pois
é prioritária.
o 1 o o o 1 o o ~efetua chamada do vice-presidente.
o 1 o 1 o o o
}~
1
o 1 1 o o 1 o o efetua chamada do vice-presidente,
pois é prioritário.
o 1 1 1 o 1 o o
1 o o o 1 o o o -----+ efetua chamada do presidente.
1 o o 1 1 o o o
1 o 1 o 1 o o o
1 o 1 1 1 o o o
1 1 o o 1 o o o ~ efetua chamada do presidente, pois
é a !~prioridade.
1 1 o 1 1 O. o o
1 1 1 o 1 o o o
1 1 1 1 1 o o o
Tabela 4.5

Circuitos Combinacíonais - Jª Parte 167

167
Logo após, obtemos as expressões de saída simplificadas através dos
diagramas de Veitch-Karnaugh:
sA: SB··
e e e e
o o o o B o o o o B
~-
,_ ___ --- --,
A o o o o A t~_ 1 1 li
---- ---- --'
A (1
.,. -- -- -1, B
A o o o o
B
1 1
1 1
J 1
V,_ ----
1 1 li B o o o o B
---- _,,.I
D D D D D D
(b)S8 =ÃB

e e e e
1,l __
o o
/-- ,__i)
.--- 8 o 'l' o o B
'-"
A o o o o A o o o o
B B
A o o o o A o o o o
o o o o B o o o o B
õ D õ õ o· õ
(c)Sc = ÃBC (d)S0 =ÃBCD

Figura 4.10

Por último, obtemos o circuito, que é visto na.figura 4.11.


A B C D

Figura 4.11

168 Elementos de Eletrônica Digital

168
Da mesma forma que no exemplo com 3 variáveis, a saída será acionada
(1) quando houver intenção de que tal situação ocorra (variável respectiva = 1)
e não haja acionamento dos anteriores por ordem de prioridade (variáveis
barradas = O). Analogamente, podemos aplicar o mesmo processo para outros
tipos de situações práticas que envolvam casos com prioridades, bem como, de
mais variáveis.

4.2.4 Exercícios Resolvidos


1 - Elabore um circuito lógico para encher ou esvaziar um tanque industrial
por meio de duas eletroválvulas, sendo uma para a entrada do líquido e
outra para o escoamento de saída. O circuito lógico, através da informação
de um sensor de nível máximo no tanque e de um botão interruptor de
duas posições, deve atuar nas eletroválvulas para encher o tanque
totalmente (botão ativado) ou, ainda, esvaziá-lo totalmente (botão
desativado).
Para solucionar, vamos traçar o esquema de ligação, determinar e
convencionar as variáveis de entrada e saída do circuito lógico. Este
esquema é visto na figura 4.12.

CIRCUITO
LÓGICO
E-vE

ELETR~vÁLLLA~
DE ENTRADA
Ao-+------'

ELETROVÁLVULA
DE SAÍDA

Figura 4.12

Variáveis de entrada: sensor de líquido A e botão interruptor L


Variáveis de saída: eletroválvulas EvE e Evs·

Convenções:
Sensor A:
!:) presença de água = nível 1
!:) ausência de água =nível O

Circuitos Combinacionais - Jª Parte 169

169
Interruptor 1:
e:) ativado = nível 1
e:) desativado =nível O
Eletroválvulas EvE e Evs:
e:) ligada = nível l
e:) desligada =nível O
Em seguida, através da análise de cada caso, vamos levantar a tabela da
verdade:

Caso: I =O e A =O e::> O caso representa o botão desativado e a.


ausência de líquido no sensor. O circuito não
deve ligar a eletroválvula de entrada (EvE = O),
mas deve ligar a eletroválvula de saída (Evs =
1), para o total escoamento do líquido
remanescente abaixo do nível do sensor.
Caso: I =Oe A =1 e::> O caso representa o botão desativado para
esvaziamento do tanque e a presença de líquido
no sensor. O circuito deve ligar apenas a
eletroválvula de saída (EvE =O e Evs = 1)
Caso: I = 1 e A = O e::> Representa o botão ativado para encher o
tanque, não havendo presençá de líquido no
sensor. O circuito deve ligar apenas a
eletroválvula de entrada (EvE = 1 e Evs =O)
Caso: I =1eA=1 e::> Representa o tanque cheio e o botão ativado.
Nenhuma das eletroválvulas devem ser ligadas
(EvE = O e Evs =O).

A tabela 4.6 mostra todos os casos, conforme a análise efetuada.

o o o 1
o 1 o 1
1 o 1 o
1 1 o o
Tabela 4.6

170 Elementos de Eletrônica Digital

170
Para simplific ar a saída EvE. não necessita mos do diagram a de Veitch-
Kamaug h, pois teríamos apenas um termo isolado, sendo de qualquer
maneira, a expressã o simplificada: EvE =IA.

O mapa para a simplific ação da saída Evs é visto na figura 4.13.


A A
,-- __
\!_ --1,
'/
l
l o o

Figura 4.13

O circuito lógico obtido das expressões simplificadas é visto na figura 4.14

---~
A

-[>o-
Figura 4.14

Analisan do as expressõ es, concluím os que a eletrovál vula de entrada irá


funciona r CEvE = 1) quando o botão interrupt or estiver ativado (1 = 1) e
não houver a presença de líquido no sensor (A = O), pois EvE =IA, e a
eletrovál vula de saída (Evs = 1), por sua vez, apenas quando o botão
interrupt or não estiver ativado (1=0), pois, Evs =l.

2 - Obtenha um circuito combina cional que funcione como uma chave


seletora digital com 2 entradas e 1 saída digital. O circuito, em função do
nível lógico aplicado a uma entrada de seleção, deve comutar à saída os
sinais aplicado s às entradas digitais.
Para solucion ar, primeira mente, vamos esquema tizar o circuito em blocos
para a atribuiçã o das variáveis de entrada e saída do sistema:

10 - CIRCUITO lo e 11 => entradas digitais


LÓGICO
s
A => variável de entrada para seleção
S => saída digital
A-- -"t
Figura 4.15

Circuitos Combinacionais - J!!. Parte 171

171
Em seguida, vamos estabelecer a convenção para a atuação da variável de
seleção A:
~ A= O =>lo é comutado à saída S.
~ A= 1 => I1 é comutado à saída S.
Logo após, montamos a tabela da verdade colocando todas as
possibilidades entre as variáveis de entrada dos níveis (lo e 11), juntamente
com a destinada à seleção (A):

o o o o
o
o
o
1
1
o
o
1 }s~1,
o 1 1 1
o o o
}s~1,
1
1 o 1 1
1 1 o o
1 1 1 1

Tabela 4.7

Feito isto, obtemos a expressão simplificada através do mapa de Veitch-


Karnaugh visto na figura 4.16.
T,, lo

A o o r--
__ --,
....
11
-~'
A o íÍ-- --1\ o
"-- --'
11 11 11
Figura 4.16

Notamos, pela expressão, que quando A= O, o nível presente na entrada lo


aparecerá à saída S, pois o segundo termo da expressão anular-se-á, e da
mesma forma, quando A = 1, aparecerá li, pois o primeiro anular-se-á. A
partir da expressão, desenhamos o circuito final, visto na figura 4 .17.

172 Elementos de Eletrônica Digital

172
>----s

Figura 4.17

3 - Desenhe um circuito para, em um conjunto de três chaves, detectar um


número par destas ligadas.
Para compensar o problema prático, principalmente da família TIL, do
terminal de entrada em vazio equivaler a nível lógico 1 (veja capítulo
relativo a "Família de Circuitos Lógicos"), vamos aterrar um lado das
chaves, provocando no acionamento destas um nível lógico O no
respectivo fio, ou seja, convencionar que chave fechada equivale a O. O
esquema, em blocos, é visto na figura 4.18.

p A

CIRCUITO
. LÓGICO s

Figura 4.18

Vamos convencionar também que nos casos em que o número de chaves fechadas
for par, a saída será igual a 1 (S = 1) e nos casos ímpares será O(S =O).
A tabela 4.8 mostra a análise de todos os casos.

o o o o - 3 chaves fechadas (ímpar): S =O


o o 1 1 - 2 chaves fechadas: S = 1
o 1 o 1 - idem,S = 1
o 1 1 o - 1 chave fechada: S = O
1 o o 1 - 2 chaves fechadas: S = 1
1 o 1 o - 1 chave fechada: S = O
1 1 o ú - idem, S =O
1 1 1 1 ~nenhuma chave fechada (par): S = 1
Tabela 4.8

Circuitos Combinacionais -1ª- Parte 173

173
Transpondo a tabela para o diagrama, temos:
B B
o (j) o Q)
A.
A (j) o (j) o
e e ?'.:

Figura 4.19
Notamos que este é um dos casos que não admitem simplificação (ver item
correspondente no capítulo 3), sendo a resposta: S =A® B® e.
Através da expressão obtida, desenhamos o circuito que é visto na figura 4.20.
A

~-~
------f';L_../
>----s

Figura 4.20

4.3 Exercícios Propostos


4.3.1 - Elabore um circuito lógico que permita encher automaticamente um
filtro de água de dois recipientes e vela, conforme desenho na figura
4.21. A eletroválvula permanecerá aberta quando tivermos nível 1 de
saída do circuito, e permanecerá desligada quando tivermos nível O. O
controle será efetuado por dois sensores A e B, colocados ~os
recipientes a e b respectivamente.

a A

b B

Figura 4.21

174 Elementos de Eletrônica Digital

174
Convencionar:
e:> recipiente vazio, sensor correspondente em nível O.
e:> recipiente cheio, sensor correspondente em nível 1.
4.3.2 - A figura 4.22 mostra o entroncamento das ruas A, B e C. Neste
cruzamento, queremos instalar um conjunto de semáforos para as
seguintes funções:

a) Quando o semáforo 1 abrir para a Rua A, automaticamente os


3 ·-·
semáforos 2- ·. e···-·--· devem
·-· ·· ·· .. -·
· ·· ~
fecha~,.
.. .. .... .
pa_rn _possibilitar
.
" ••
ao- ..' motorista aml:Jª~
_as C()~v_e,~~ões. __. ,
b) Analogamente, quando 9 semáforo 2 abrir, devem fechar os
semáforos 1 e 3.

e) Pelo mesmo motivo, quando o semáfÓro 3 abrir, devem fechar os


semáforos 1 e 2.

Devemos seguir também, as seguintes prioridades:

a) O motorista que está na rua A tem prioridade em relação ao


motorista que está na rua B.

b) o motorista que está na rua B tem prioridade em relação ao


motorista que está na rua C.

e) O motorista que está na rua e tem prioridade em relação ao


motorista que ~stá na rua~·
d)_Quando houver carros nas três ruas, a rua A é preferencial.

e) ~ Quando não houver nenhum carro nas ruas, devemos abrir o


~inal para a rua A. ,.

Obtenha as expressões e os circuitos dos sinais verdes e vermelhos, dos


semáforos 1, 2 e 3. "'· -·

Circuitos Combinacionais - Jf!. Parte 175

175
Figura 4.22

4.3.3 - Desenhe um circuíto para, em um conjunto de três chaves, detectar um


número ímpar destas ligadas. Convencionar que chave fechada
equivale a nível O.
4.3.4 - Estenda o projeto do exercício resolvido n2 2 para uma chave seletora
digital de 4 entradas e 1 saída, sendo comutada por 2 variáveis de
seleção. Desenhe o circuito completo.
4.3.5 - Projete um circuito lógico para abastecer três tanques (Tl, T2 e T3) de
glicose em pavimentos distintos em uma Indústria de Balas e
Biscoitos, através do controle de duas bombas conforme
esquematizado na figura 4.23 . O abastecimento principal é feito por
caminhão-tanque que fornece o produto diretamente ao Tl disposto no
piso tén-eo localizado à entrada da empresa. Desenvolva o projeto
supondo que o nível máximo de Tl seja controlado pelo caminhão,
coloque os sensores de controle nas caixas, convencione as variáveis e
desenhe o circuito final.

B2

1 T=2_ _
L...: _.J~ ___________!:c:Y.!.~:_~~_!
Bl

-----------------------2~2~~':.~
Figura 4.23

176 Elementos de Eletrônica Digital

176
4.3.6 - Analise e faça a interpretação prática das expressões obtidas no
exercício anterior.

4.3.7 - Elabore um circuito lógico para encher ou esvaziar um tanque


industrial por meio de duas eletroválvulas, sendo um para a entrada do
líquido e outra para o escoamento de saída. O circuito lógico, através
da informação de sensores convenientemente dispostos no tanque e de
um comando elétrico com dois botões interruptores, sendo cada um de
duas posições, deve atuar nas eletroválvulas para encher o tanque até a
metade (botão de baixo ativado), encher totalmente (ambos ativados
ou apenas o de cima) ou, ainda, esvaziá-lo totalmente (botões
desativados).

4.3.8 - Da mesma forma que no exerc1c10 6, analise e faça a interpretação


prática das expressões obtidas no exercício anterior.

Circuitos Combinacionais - Jfl Parte 177

177
178
CAPÍTU LO 5

Circuitos Combinacionais
2ºParte

5.1 Introdução
No capítulo anterior, vimos o processo de obtenção de circuitos lógicos
combinacionais utilizados na solução de problemas a partir de situações
práticas de maneirá geral. Neste capítulo, estudaremos outros, destinados
principalmen.te a aplicações específicas, empregados sobretudo na arquitetura
interna de circuitos integrados e, ainda, em sistemas digitais.
Entre .as circuitos destinados a estas finalidades destacamos os
codificadores, decodificadores e os circuitos aritméticos (meio somador,
sómador completo, meio subtrator e subtrator completo), que serão abordados a
nível básico como projetos combinacionais, para melhor entendimento, sendo
entretanto encontrados na prática, disponíveis em circuitos integrados
comerciais ou internos a sistemas mais complexos, tais como
microprocessadores e circuitos integrados dedicados.
Para . a construção dos codificadores e decodificadores, vamos
inicialmente conhecer alguns códigos digitais, que serão muito úteis nos
exemplos e exercícios de execução dos projetos já referidos.

5.2 Códigos
São vários os códigos dentro do campo da Eletrônica [)igital, existindo
situações ein que a utilização de um é vantajosa em relação a outro. Vamos,
neste tópico, descrever os códigos mais conhecidos.

Circuitos Combinacionais - 2!! Parte 179

179
5.2.1 Código BCD 8421
Vamos iniciar explicando que no nome deste código, a sigla BCD
representa as iniciais de Binary Coded Decimal, que significa uma codificação
do sistema decimal em binário. Os termos seguintes (8421) significam os
valores dos algarismos num dado número binário, que conforme estudado no
capítulo 1, representam respectivamente: 23 , 2 2, i e 2°.
A formação deste código é vista na tabela 5.1

A B e D
o o o o o
1 o o o 1
2 o o 1 o
3 o o 1 1
4 o 1 o o
5 o 1 o 1
6 o 1 1 o
7 o 1 1 1
8 1 o o o
9 1 o o 1
Tabela 5.1
O número de bits de um código é o número de dígitos binários que este
possui. Notamos, então, que o código BCD 8421 é um código de 4 bits e,
ainda, que é válido de ~a 9 10•

5.2.2 Outros Códigos BCD de 4 Bits


Existem vários outros, dentre · os quais vamos destacar o BCD 7421,
BCD 5211eBCD24 21.
A regra de conversão destes códigos para o sistema decimal é análoga à
vista para o BCD 8421. As formações destes códigos são mostradas na tabela
5.2.

180 Elementos de Eletrônica Digital

180
o 0000 0000 0000
1 0001 0001 0001
2 0010 0011 0010
3 0011 0101 0011
4 0100 0111 0100
5 0101 1000 1011
6 0110 1001 1100
7 1000 1011 1101
8 1001 1101 1110
9 1010 1111 1111
Tabela 5.2

5.2.3 Código Excesso 3


Este nada mais é do que a transformação do número decimal no binÍlrio
corresponde nte, somando-se 3 unidades.
Exemplo: 0 10 = 0000 _.,somando -se 3 unidades, temos: 0011.
A formação do código é vista na tabela 5.3.

A B e D
o o o 1 1
l o l o o
2 o 1 o 1
3 o 1 1 o
4 o 1 l l
5 1 o o o
6 1 o o 1
7 1 o 1 o
8 1 o l 1
9 1 1 o o
Tabela 5.3

Circuitos Combinacionais - 2º Parte 181

181
Este código é utilizado em alguns casos nos Circuitos Aritméticos.

5.2.4 Código Gray


Sua principal característica é que de um número a outro apenas um bit
varia. Sua formação é mostrada na tabela 5.4.

A B e D
o o o o o
1 o o o 1
2 o o 1 1
3 o o 1 o
4 o 1 1 o
5 o 1 1 1
6 o 1 o 1
7 o 1 o o
8 1 1 o o
9 1 1 o 1
10 1 1 1 1
11 1 1 1 o
12 1 o 1 o
13 1 o 1 1
14 1 o o 1
15 1 o o o
Tabela 5.4
O código Gray, transpondo para o Diagrama de Veitch-Karnaugh,
apresenta a seguinte ordem de colocação:

182 Elementos de Eletrônica Digital

182
e e
o 1 2 3 B

A 7 6 5 4
B
A 8 9 10 11

15 14 13 12 B
i5 D i5
Figura 5.1

5.2.5 Códigos de 5 Bits


Destacaremos apenas os dois mais importantes:
1) Código 2 entre S
Trata-se de um código que possui sempre 2 bits iguais a 1, dentro de S
bits. Sua formação é vista na tabela 5.5.

A B e D E
o o o o 1 1
1 o o 1 o 1
2 o o 1 1 o
3 o 1 o o 1
4 o 1 o 1 o
s o 1 1 o o
6 1 o o o 1
7 1 o o 1 o
8 1 o 1 o o
9 1 1 o o o
Tabela 5.5

Circuitos Combinacionais - 2ª Parte 183

183
2) Código Johnson
Trata-se de um código que será utilizado na construção do Contador
Johnson. Sua formação é vista na tabela 5.6.

A B e D E
o o o o o o
1 o o o o 1
2 o o o 1 1
3 o o 1 1 1
4 o 1 1 1 1
5 1 1 1 1 l
6 1 1 1 1 o
7 1 1 1 o o
8 1 1 o o o
9 1 o o o o
Tabela 5.6

5.2.6 Código 9876543210


Este código de 10 bits foi bastante utilizado na época em que os sistemas
mostradores de algarismos eram válvulas eletrônicas (Nixie e Numitron).
Algumas dessas válvulas possuíam cada algarismo composto por uma placa ou
filamento, arranjado apropriadamente no formato do número.
Notamos no código, que em 10 saídas somente uma vale 1 em cada caso,
acendendo assim o algarismo correspondente. A formação deste código é vista
na tabela 5.7.

184 Elementos de Eletrônica Digital

184
o o o o o o o o o o 1
1 o o o o o o o o 1 o
2 o o o o o o o 1 o o
3 o o o o o o 1 o o o
4 o o o o o l o o o o
5 o o o o 1 o o o o o
6 o o o 1 o o o o o o
7 o o 1 o o o o o o o
8 o 1 o o o o o o o o
9 1 o o o o o o o o o
Tabela 5.7

5.3 Codificadore's e Decodificadores


Vamos, agora, tratar de circuitos que efetuam a passagem de um
determinado código para outro. Primeiramente, vamos fazer uma análise do
significado das palavras codificador e decodificador.
Chamamos de codificador o circuito combinacional que torna possível a
passagem de um código conhecido para um desconhecido. Como exemplo,
podemos citar o circuito inicial de uma calculadora que transforma uma entrada
decimal, através do sistema de chaves de um teclado, em saída binária para que
o circuito interno processe e faça a operação.
Chamamos de decodificador o circuito que faz o inverso, ou seja, passa
um código desconhecido para um conhecido. No exemplo citado é o circuito
que recebe o resultado da operação em binário e o transforma em saída
decimal, na forma compatível para um mostrador digital apresentar os
algarismos.
A figura 5.2 ilustra o exemplo utilizado.

Circuitos Combínacionais - 2!! Parte 185

185
CODIACA-
OOR
PROCESSADOR
ARITMÉTICO
DECODI-
ACADOR 88888888
DECIMAL BINÁRIO BINÁRIO DECIMAL

Figura 5.2
Os termos codificador e decodificador, porém, diferenciam-se em função
do referencial. Se para o usuário da calculadora o sistema de entrada é um
codificador, para o processador será um decodificador, pois passa de um
código desconhecido para ele (decimal), para um conhecido (binário). Na
prática, é comum se utilizar a denominação de decodificador para o sistema
que passa de um código para outro, quaisquer que sejam.

5.3.1 Codificador Decimal/Binário


Vamos, neste item, elaborar um codificador para transformar um código
decimal em binário (BCD8421 ). A entrada do código decimal vai ser feita
através de um conjunto de chaves numeradas de O a 9 e a saída por 4 fios , para
fornecer um código binário de 4 bits, correspondente à chave acionada. A
figura 5.3 mostra a estrutura geral deste sistema, sendo convencionado que a
chave fechada equivale a nível O, para evitar o proqlema prático,
principalmente da família TTL (ver capítulo 9), que um terminal de entrada em
vazio é equivalente a nível lógicol.

1---A
CODIFICADOR i---- B
DECIMAL /
1---c
BINÁRIO
i---- D

Figura 5.3

A seguir, vamos construir a tabela da verdade do codificador .que


relaciona cada chave de entrada decimal com a respectiva saída em binário:

186 Elementos de Eletrônica Digital

186
Chü o o o o
Chl o o o 1
Ch2 o o 1 o
Ch3 o o 1 1
Ch4 o 1 o o
Ch5 o 1 o 1
Ch6 o 1 1 o
Ch7 o 1 1 1
Ch8 1 o o o
Ch9 1 o o 1
Tabela 5.8
Através da tabela, concluímos que a saída A valerá 1 quando Ch8 ou
Ch9 for acionada. A saída B quando Ch4, Ch5, Ch6 ou Ch7 for acionada. A
saída C quando Ch2, Ch3, Ch6 ou Ch7 for acionada. A saída D quando Chl,
Ch3, Ch5, Ch7 ou Ch9 for acionada.
Usaremos para a construção do circuito, uma porta NE em cada saída,
pois esta fornece nível 1 quando qualquer uma de suas entradas assumir nível
O, situação compatível com a convenção adotada para o conjunto de chaves. A
ligação das entradas de cada porta será feita, conforme a análise efetuada, às
chaves responsáveis pelos níveis 1 de cada saída.
O circuito, assim constituído, é visto na figura 5.4.

LJ-_, D
/
--- A

lt===il:==t==t_..)Fi:>---- B

Figura 5.4

Circuitos Combinacionais - 2ª Parte 187

187
Pela figura, notamos que a chave ChO não está ligada a nenhuma das
entradas das portas, sendo irrelevante o seu acionamento, pois a saída também
será igual a O (A= B = C = D = O) quando nenhuma das chaves for acionada.

5.3.2 Decodificador Binário/Decimal


A estrutura geral deste decodificador é vista na figura 5.5.
50
A ----1 51
52
B -------1
53
DECODIF!CADOR 54
BINÁRIO/ DECIMAL 55
e ----1
56
57
D -------1
58
59

Figura 5.5
Vamos montar a tabela da verdade do circuito no qual as entradas são
bits do código BCD 8421 e as saídas são os respectivos bits do código decimal
9876543210.

A B e D S9 ss S7 S6 ss S4 S3 S2 Sl so
o o o o o o o o o o o o o 1
o o o 1 o o o o o o o o 1 o
o o 1 o o o o o o o o 1 o o
o o 1 1 o o o o o o 1 o o o
o 1 o o o o o o o 1 o o o o
o 1 o 1 o o o o 1 o o o o o
o 1 1 o o o o 1 o o o o o o
o 1 1 1 o o 1 o o o o o o o
1 o o o o 1 o o o o o o o o
1 o o 1 1 o o o o o o o o o
Tabela 5.9
O código BCD 8421 não possui números maiores que 9, logo, tanto faz o
valor assumido nas possibilidades excedentes, visto que, quando passarmos do
código BCD 8421 para o código 9876543210 estas não irão ocorrer. Nos
diagramas da Veitch-Karnaugh, conseqüentemente, consideraremos estes casos

188 Elementos de Eletrônica Digital

188
corno condições irrelevantes. A figura 5.6 mostra os diagramas de todas as
saídas do decodificador (S 9 a S 0) e suas respectivas simplificações.

e e e e
o o o o i3 o o o o 8
A o o o o A. o o o o
,,.-- --x\ B -- --x\ ~~
A X {X X A X X /'x-
1 1 1 1
[l
__xJ l , __ B
-- _, ,,. o
o
1 ,,. X 8 1I X \X
\.~_ --
i5 D i5 õ D õ
(a) S9 =AD (b) Ss =AD

e e e e
o o o o i3 o o o o B

A o o 1i'i'\1 o A o o o (:l\
!
1 1
B 1 -,1 B
1 l
A X X X1
\ _,, X A X X X _,,J
lx
o o X X 8 o o X X B
i5 D õ i5 D o
(e) S1 =BCD

e e e e
o o o o i3 o o o o i3
A o l(1\1 o o A. (1\
! 1
o o o
B 1 B
A
i X I1 X
X \ _,, X A _,,l
lx X X X

o o X X 8 O. o X X B
õ D õ õ D i5

(e) Ss = BCD

Circuitos Combinacionais - 2ª Parte 189

189
1 1 1 1
'C lc1
1 'C cl 11
1 1
o o 1'--/
1J o 8 o o 1l 8
o l,_/
A o o o o A o o o o
B B
A X X X X A X X X X
,-, ,-,
o o 1x•
1 !
X B o o X 1x•
1 !
B
1
D DI
1
1
1
D D D lol
1 1

e e e; e
o ,_, o
(f1 o 8 ,_,
(:l\ o o o B

A o o o o A o o o o
B B
A X X X X A X X X X

o o X X B o o X X B
õ D õ õ D õ
(i) S1 =ABCD (j) So= ABCD
Figura 5.6

A partir das expressões simplificadas, obtemos o circuito do


decodifica.dor que é visto na figura 5.7.

190 Elementos de Eletrônica Digital

190
A B e D

Figura 5.7

5.3.3 Projetos de Decodificadores


Agindo de forma análoga ao processo visto no decodificador
Binário/Decimal, podemos construir decodificadores que passem de qualquer
código para qualquer outro. Para isso, basta montarmos a tabela da verdade,
simplificar as expressões de saída e implementarmos o circuito.
Para exemplificar, vamos elaborar o decodificador de BCD 8421 para
Excesso 3. Inicialmente, montamos a tabela da verdade:

Circuitos Combinacionais - 2!! Parte 191

191
A e D 83
B S2 S1 So
o o o o o o 1 1
o o o 1 o 1 o o
o o 1 o o 1 o 1
o o 1 1 o 1 l o
o 1 o o o 1 1 1
o 1 o 1 o o o
o 1 o 1 o o 1
o 1 1 1 o 1 o
1 o o o 1 o l 1
1 o o 1 o o
Tabela 5.10
Podemos notar que o código BCD 8421 é utilizado para representar até o
algarismo 9. As outras possibilidad es não irão ocorrer, logo, para estas
·;! condições a resposta torna-se irrelevante.
I!
l
l Para simplificar as expressões, vamos montar os diagramas de Veitch-Kamaugh.
i
1
83: S2:
1
1
1
. 1
~ e cl 1e11 1
i 1 ) 1
r. o o o o 8 o \,,_
1 1
__l.,, ' 8
,,..-
\ I I
_;:....::._
x- ...,
A. o /1 1/1\1 1\1 A. 'l' o o o
1 1
r--,. i.--, B B
r"'x.- \x A l\......
A )\,~
I
1
1
... -
-=...._ '*.' ...... 1
X1 X X X
,__,
....__
\1 i o 1/Í-
-?"'>-

---- ---- _]}.' 8


1 X /X)
1
X\ i3
1 1
õ D õ õ 1

1 i õl

Figura 5.8 Figura 5.9


Agrupamen tos: 1 oitava A e Agrupamentos: 2 quadras BD , BC
.,
" 2 quadras BD e BC, e 1 par BCD,
:i~·t :. S 3 = A +BD +BC .. S 2 =BD +BC+BCD
'!

'it
192 Elementos de Eletrônica Digital

192
e e ----, e e ~----

1'1\ /~,
1
\
1 o o
I
1 -B
1
1
1
1
o 1
1
l 1
1
o 8
l l

A
1
1 11
1
o
1
1 1
1
1 o A 1 o o 1
1 1 1 ! B
B
1 l 1
l
A X X X X
A '11 x•11 '11 x'11
X X i i

1 o X X B
o I,_
1 1 1 1
1,_.,
11 _,
X1 X i3 ___.,,
I'
D
,,___
õ D õ -D -D
Figura 5.1 O Figura 5.11

Agrupamentos: 2 quadras CD e CD. Agrupamento: 1 oitava D .

:. S 1 = CD+CD ou S 1 = C 0D :. S0 = D

O circuito decodificador, obtido a partir das expressõeS', é visto na figura 5.12.


A B e D

s.

s,

s,

Figura 5.12

Circuitos Combinacionais - 2ª Parte 193

193
No circuito, ao ser aplicado o código BCD 8421 nos terminais de entrada
A, B, C e D, teremos nos terminais de saída S3, S2 , S 1 e Sei, o código Excesso 3.
Vamos, a seguir, para exemplificar a utilização de um código diferente
de BCD 8421 na entrada, elaborar o decodificador inverso, ou seja, que
transforme dÓ código Excesso 3 para BCD 8421.
Agindo da mesma maneira, montamos a tabela da verdade:

o o 1 1 o o o o
o 1 o o o o o 1
o 1 o 1 o o 1 o
o 1 1 o o o 1 1
o 1 1 1 o 1 O' o
1 o o o o 1 o 1
1 o o 1 o 1 1 o
1 o 1 o o 1 1 1
1 o 1 1 1 o o o
1 l o o 1 o o 1
Tabela 5.11
Da mesma forma, os casos não existentes serão considerados como
irrelevantes.
Vamos simplificar estas saídas mediante a utilização dos diagramas de
Veitch-Karnaugh. Na colocação, devemos achar a região indicada pela
possibilidade assumida pela entrada, e, nesta região, colocar o valor assumido
pela saída, pois, neste caso, o código de entrada é o Excesso 3, não sendo
válida a ordem de colocação, já vista, para o BCD 8421.
Transpondo as saídas para os diagramas, temos:

194 Elementos de Eletrônica Digital

194
e e 1
l ic 1
1 ci
X X o X B lxJ
1

X)
1
o tx
1
-B
....__ ,..._
- _'SJ_ f---

o o o o
~,

A A o o l'1 1
1 o
,,-- --- B B
'xr ___XI, 1 1
--r ~--,

A f\ ___
1
~---
X
t-·+ A o X \__,
1xl X

o o
1 1
,_..,I
1l o B - [1} ---i)1
-7""'-
o ,. .1- 8
1 1 !
D D ;
D lo! !D !o
Figura 5.13 Figura 5.14

Agrupamentos: 1 quadra AB e Agrupamentos: 2 quadras BD e


1 par ACD. BC e 1 par BCD.

:. Ss=AB+ACD :. S 4 =BD+BC+BCD

e e -----,,e e,.------
1
X 'x'
1 1 o 'x'
1 1 B X X o 1
1 X B
1 1 1 1 1
!
1 1
A o 11
1 11l o 11
1
1
1 '
A 1 o o 1 1
1
1 l 1
B
1 1 1 i
B 1
A X X 1 X
A o 'x1 X 'x• 1
l 11 l ! i 1
1 1 1 1
1
o o B
o l.......
1) o 11.......1 B
1
_____1,,,. 1
____...
1 .....

õ D D -D D õ
Figura 5.15 Figura 5.16

Agrupamento: 2 quadras CD e CD Agrupamento: 1 oitava D,


:. S 2 =CD+CD ou S 2 =CEf>D :. S 1 =D

O circuito deste decodificador é visto na figura5.17.

Circuitos Combinacionais - 2l! Parte 195

195
A B e D

I· Figura 5.17

Se no circuito, aplicarmos nas entradas A, B, C e D, o código Excesso 3,


teremos nas saídas S 8 ,S 4 ,S 2 eS 1 , o código BCD 842L

5.3.4 Decodificador para Display de 7 Segmentos


O display de 7 segmentos possibilita escrevermos números decimais de
O a 9 e alguns outros símbolos que podem ser letras ou sinais. A figura 5.8
representa uma unidade do display genérica, com a nomenclatura de
identificação dos segmentos usual em manuais práticos.

196 Elementos de Eletrônica Digital

196
a

Figura 5.18

Entre as tecnologias de fabricação das unidades de display usaremos o


mais comum que é o display a led, que possui cada segmento composto por um
led, existindo um tipo denominado catodo comum e outro anodo comum.
O display tipo catodo comum é aquele que possui todos os catodos dos
led' s interligados, sendo necessário aplicar nível 1 no anodo respectivo para
acender cada segmento. Já o de anodo comum possui todos os anodos
interligados, sendo preciso aplicar nível O ao catodo respectivo.
Vamos a título de exemplo, elaborar um decodificador para a partir de
um código binário (BCD 8421) escrever a seqüência de O a 9 em um display de
7 segmentos catodo comum. O esquema geral deste decodificador é visto na
figura 5.19.

A
LI
o
B Decodificador
BCD/7segmentos
e
D
.f

Figura 5.19

Para efetuar o projeto deste decodificador, devemos verificar em cada


caractere os segmentos que devem ser acesos e atribuir o nível 1 (no caso do
catodo comum), em função da respectiva entrada no código binário. A tabela
5.12 apresenta a seqüência de caracteres, o respectivo código de entrada e os
níveis aplicados em cada segmento para que tal ocorra.

Circuitos Combinacionais - 2ª Parte 197

197
a

o r/ lb o o o o o
el /e
- d

/b o o o o o o o o
/e
a

2 g /b o o o o o
e[ d
-
:;:/b
a

3 o o o o

- e

4
'Li' a
o o o o o o

5
'5 , o o l o l o l

.5,
a

6 o o o

7 / b o o o o o
/e
a

8
'8 b
el dg e
o o o l l

9 e/ /bg o o o 1

- d lc
Tabela 5.12

198 Elementos de Eletrônica Digital

198
Para fins de simplificação, vamos considerar os casos fora da ·seqüência
como irrelevantes. Transpondo as saídas para os diagramas; temos:
1-
1 -e e 1
1
1C cl 1
1 1
1 ,~, ,~, 1
1 1 1 I
8 \ 1 11 1 11 B
_,,.1'/ '-í_ _..J.'
-- i _.J
- -- ~/

1 1 1 1
A A 11 1 o 111 o B
B 1 1 1 1
A A 1
1
X'
1
X :x:
1 1
X
>--..... i.---- H- ··+ ---- ",
8 1l
/1 t,_,,. 1 1,_,,.
XJ X \
1
-1
D1 D ,-
,o
1
1
1 i5 D i5
1
1
1

(a) a=A+C+BD +BD (b) b = B +CD+ CD


ou a=A+C+B© D ou b=B+C0D

-e e
,,,- -x- ,__, 1

/l ll\ l\ o B - __I),,,,, D
1 1 l l
A '---.rr--t
,h 1 1 1
---+- --1,
1I
A D
11 1 1 1 1 B
1 ii 1 1 1 1 A
A XI xJ
!"-- L~-f
-t X
---L ,__....

li__
, 1\1 1 J X)
_,,.
1

~--<.-
X B
D i5 Õ'
i5
(e) c=B+C+D (d) d =A+ BD + Bc +CD+ Bfu

-
IC CI
-e e
. /-,
o ,r-.
1

-
__1),, o 1 \ .... 8
,,,_j _ 11 1
l 1
o o o 8
1
1 -- '!-;-c;-t- -i\ o /1....-- .__
A o o o 1
1
1 1 A 111
11 1 1
1 B
B ---;- ----
~,,.-
X +-'"
1
A X X X 1 xi1 A il'1$--l
-~' 'X'
'-..4 -
1! .... _ --
- --1'
....
1 o
1
X
1 ,--1"
l/x'
1--" 8 ~~
1

----
1 X
.._...X/ 1
8
i)Í D i 5 i5 D õ
(e) e =BD+CD (f) f =A+ CD+ BC+ BD

Circuitos Combinacionais - 2ª Parte 199

199
e 1
1 e !
o o \1, __ r---). 1
1
B
+-"'
à /Í- -l\ o 11 1 11
1 1 1 ! B
•.-- --+
f,x
---- '"1--... 1

!' x''l
A XI X_ _7
1 .... _
1

~ 1 , __ 1
/x. ··f-1·-,,
~
9. i3
1
----

,_l ___
... 1

õ oi DI (g) g = A+ BC + Bc+CD
ou g=A+ BEBC+CD
Figura 5.20
O circuito do decodificador BCD 8421 para display de 7 segmentos
obtido, é visto na figura 5.21 na página seguinte.
Convém observar que o circuito poderia ser otimizado, pois as expressões
dos segmentos possuem vários termos em comum, resultando no emprego de um
menor número de portas. Porém, para melhor clareza didática, este foi deixado na
sua forma original de acordo com as expressões extraídas dos diagramas.
Um outro ponto a ser realçado é que numa montagem prática, a ligação
do display se faz , conforme a família lógica, através de resistores para observar
os limites máximos de corrente nos led's, ou ainda, utilizando outras estratégias
para controlar o brilho, como por exemplo, blocos open-collector (ver capítulo
relativo à "Famílias de Circuitos Lógicos").
Os displays de 7 segmentos podem ainda escrever outros caracteres, que
são freqüentemente utilizados em sistemas digitais para representar outras
funções, bem como formar palavras-chave em software de programação. A
tabela 5.13 mostra como exemplo, outras possibilidades de caracteres.

n
5
u u
Tabela 5.13

200 Eleme11tos de Eletrônica Digital


·; .

200
Para efetuar o projeto, basta verificar caso a caso quais segmentos devem
acender e montar assim, a tabela da verdade.
A B C D

Figura 5.21

Circuitos Combinacionais - 2!!. Parte 201

201
5.3.5 Exercícios Resolvidos
1 · Elabore o decodificador BCD 8421 para 2 entre 5.
Agimos de maneira análoga aos exemplos anteriores, montando
primeiramente a tabela da verdade:

A e D S4
B S3 S2 S1 So
o o o o o o o 1 1
o o o 1 o o 1 o 1
o o 1 o o o 1 1 o
o o 1 1 o 1 o o 1
o 1 o o o 1 o 1 o
o 1 o 1 o 1 1 o o
o 1 1 o 1 o o o 1
o 1 1 1 1 o o 1 o
1 o o o 1 o 1 o o
1 o o 1 1 1 o o o
Tabela 5.14
Da mesma forma, vamos considerar as saídas não existentes como
condições irrelevantes. Transpondo as saídas para os diagramas, temos:

S4: 83:
e e e í
1
1
1 e
1 1
o o o o i3 o o l 11 o B
,,- , ... ,,,- r--.., '-"
A o o f
/1 1\
1
A I/1 1',1 o o
,,.- ---- ---- --.. I
B 1 ...-, -....... B
X \X ......_ _,, \X... /x/ _!-' x-,
A 'X
1
1
* 1
1
A
' 1 ,- I
1
X

\1.....__ 1 X
--~' B o \1
...... _ ix..r X B
1---- "'1
D D D 5 D'! 11 o
(a) S 4 =A+BC (b) S3 =BC+AD+BcD

.202 Elementos de Eletrônica Digital

202
e ci 1
1

o 1'11 ":1'11 o l_1


' 1
l l 1 8

1 1
A o 1 1 1 o o
'----'
--A --X'.... X ,.-- -B
X I X
.,1 1
•,.-x1
--
__1),.,. o X
'i..._i.. B
11
-
o o X X B
õ D :o: õ D i5

(e) S 2 = AD + OCD +ACD (d) S 1 = A BD +ACD+BCD

e 1
1 ic
B
,.--
{ 1
-;--)
__.., 1 1
1 11 o
'---
'-"
A. o o o 111':1'11
B
1 1
A X X X 1 X1
,_.,,,.1

o o rx1
1 1
X 8
õ 1 õ
D'1 1

(e) S 0 =ABC+BCD + BcD

Figura 5.22

O circuito obtido a partir das expressões é visto na figura 5.23.

Circuitos Combinacionais - 2!! Parte 203

· - -------------.

203
A B e D

>---- So

Figurn 5.23

204 Elementos de Eletrônica Digital

204
2- Projete um decodificador que transforme do código Gray para o sistema
binário comum.
Vamos montar a tabela da verdade:

:~rn•9~ª~g~,~g~~~fü·~;
A B e D S3 S2 S1 So
o o o o o o o o
o o o o o o 1
o o 1 o o 1 o
o o 1 o o o l 1
o 1 o o o o
o 1 1 l o 1 o 1
o 1 o o 1 1 o
o o o o 1
1 o o o o o
1 o o o 1
1 1 o o
1 1 1 o o 1
1 o 1 o 1 1 o o
1 o o 1
o o 1 1 1 1 o
1 o o o 1 1

Tabela 5.15

Devemos lembrar aqui que a colocação no diagrama de Veitch-Karnaugh


se faz de acordo com a possibilidade assumida pelas variáveis de entrada,
sendo neste caso o código Gray. Feita esta observação, vamos, então,
simplificar as expressões:

Circuitos Combinacionais - 2ª Parte 205

·.· •ex . FF'F.'~-WWWO-~ !""-· ·· ···- - · · ··- ·-

205
e e e e
o o o o 8 o o o o B
A o o
o o A (1- -1-- --;-.--!)
.... __ - -- ----t--- -
B ~t----11----t~--t-~-1 B
A
,.- --------
11 1 -l\ A O o o o
1
! 1
1 , - ---- ----1---,
~1 __
.... 1 1 iJ 8 ( 1 1 1 1) 8
,__ --- ----t----
--- --"
D D õ i5 D D

(a) S 3 =A (b) S 2 = AB+AB


ou S 2 = A EB B
Figura 5.24

e e
- -,
o ( 1-
o , __ __1).., 8
----
A (, 1__ _--__,....
1 ) oo
A o
----
--,
1 _ __1.,,,,\
o (, _
B

(1- --....
, __ 1 --"!"'
J
\
o o B
D D D S1 =ABC+ ABC+ ABC + ABC
Figura 5.25
X
~
X
~

Fatorando a expressão, temos: S 1 = A (oc +BC) + A (BC + BC)


Lembrando que: XY + XY =X EB Y , podemos escrever:

206 Elementos de Eletrônica Digital

206
e e
o '1'
\,,__/ o '1'
\..__) B

A '1'
\.._.,,./ .....,/ o
o \..'1'
B
A o '1'
'....../ o ''1'
....../

'1'
\.._ .•/ o '1' o
\.._.~/ 8
'í5 D o
Figura 5.26
(ver capítulo 3: "casos que não admitem
simplificação").
A partir destas expressões, obtemos o circuito final:
A B e D

Figura5.27
3 - Projete um decodificador para, a partir de um código binário, escrever a
seqüência da figura 5.28 em um display de 7 segmentos catodo comum.

l"':ffiE[ ~ 1~ 1~ 1~ 1 1~ 1~ 1~ 1 4

Figura5.28

Circuitos Combinacionais - 2!!. Parte 207

.··.··~-------- ·-~·--- -----··----·· --- -· --- -·-

207
Para escrever os 8 símbolos mostrados na figura, um código binário de 3 bits é
suficiente. A tabela 5.16 apresenta o código binário de entrada e os níveis
aplicados em cada segmento para escrever a seqüência de caracteres.

o o o 1 o 1 l o 1 1
o o 1 o o o l 1 1 1
a o 1 o o o 1 1 o 1 1
fl-:lb o 1 1 1 1 o o l 1 1
eQ c 1 o o o o o o o o 1
1 o 1 1 o o 1 1 1 1
l 1 o o o o o 1 o 1
1 1 1 1 1 1 1 1 l 1
Tabela 5.16

A figura 5.29 apresenta o diagrama e a simplificação do Circuito de saída


para cada segmento.

a: b:
8 B B B
-~ ...
-A ,_,
(i\ o ( 1 1
1 1
o o o o
,,--
A o (, 1__ o A
l!J o o o
e e e e e e
(a) ABC+BC+AC (b) b = BC

e: d:
B B 8 B
,.-- ,,-,
A -1')
__ ,, o o , __
(1 X -1') o (1--
-- __,, !1--+-1 --,
11 1
-- '--
A o o (1\
,_.) o A o ( 1) __1 ,,1 o
'~-
e e e e e e
(e) c=AC+ABC (d) d=AC+AC+Bc ou
d = A 0 C +Bc

208 Elementos de Eletrônica Digital

208
e: . f: g:
i3 B i3 i3
A o (1
/ ?.....-
(1 \
.....
i \ A.
,.-- -7"'\
__
{....l {1)
--.... B
1\ o A.
,.- ---- 1----- -l\
fl 1 1
B

1 1 1
1
1 r-
1
1 : 1
A o
1
1 1
l,i__ _'\...:"_ tl
\ i J A o l,i__ __
1
i)
/ o A 1,1
..__ i 1 __l ,,.
I
1
--/ ---- 1----
e e e e e e e e e
(e) e= B + C (t) f =A 8 +e (g) g=l

Figura 5.29
O circuito extraído das expressões simplificadas é visto na figura 5.30.
A B e

/ ..
~'.

Figura 5.30

Circuitos Combinacionais - 2ª Parte 209

209
Conforme mostra a simplificação, o segmento g irá permanecerá aceso em
todos os casos, pois g = 1. No circuito, no caso de uma montagem prática,
essa ligação deverá ser feita através de um resistor, convenientemente
calculado conforme o V cc, para não danificar o display.

5.4 Circuitos Aritméticos


Dentro do conjunto de circuitos combinacionais aplicados para
finalidade específica nos sistemas digitais, destacam-se os circuitos aritméticos.
São utilizados, principalmente, para construir a ULA (Unidade Lógica
Aritmética) dos microprocessadores e, ainda, encontrados disponíveis em
circuitos integrados comerciais. Neste tópico, abordaremos os principais
circuitos aritméticos e seus subsistemas derivados.

5.4.1 Meio Somador


Antes de iniciarmos o assunto, vamos relembrar alguns tópicos
importantes da soma de 2 números binários:

o o 1 11
+ + +
o 1 o + 1
--
o 1 1 10
[ _ transporte
Após essa breve introdução, vamos montar uma tabela da verdade da
soma de 2 números binários de 1 algarismo:

Ts --+ transporte de saída


o o o o (O+ O= O --+ Ts =O)
o 1 1 o (O + 1 =1 --+ Ts =O)
1 o 1 o (1 + o = 1 --+ Ts = O)
1 1 o 1 (1+ 1 =o --+ Ts = 1)
Tabela 5.17

210 Elementos de Eletrônica Digital

210
Representando cada número por 1 bit, podemos, então, montar um
circuito que possui como entradas A e B, e como saída, a soma dos algarismos
(S) e o respectivo transporte de saída (Ts). As expressões características do
circuito, extraídas da tabela, são:
S=AEBB

Ts=AB
O circuito a partir destas expressões é visto na figura 5.31 .
r---------------- -----------,
l MEIO SOMADOR j
. 1
>---+--S

B--+---+----e- ---1
Ts
'
L
1
___________________________J1'
Figura 5.31

A representação em bloco deste circuito é vista na figura 5 .32.

_,.A S
MEIO
SOMADOR
_,.B T5

Figura 5.32

Este circuito Meio Sornador é também conhecido como Half Adder,


sendo a saída de transporte denominada carry out, ambos os termos derivados
do inglês.

5.4.2 Somador Completo


O Meio Somador possibilita efetuar a soma de números binários com 1
algarismo. Para se fazer a soma de números binários de mais algarismos, esse
circuito torna-se insuficiente, pois não possibilita a introdução do transporte de
entrada proveniente da coluna anterior. Para melhor compreensão, vamos
analisar o caso da soma: 11102 + 1102. Assim sendo, temos:

Circuitos Com.binacionais - 2ª Parte 211

211
~-~==.t-=-=3-_=-=-=3-_=-=rc
1 1 1 1
+ 1 1 1 o 1
o 1 1 o 1
1 o 1 o o 1
u u u 1
,______ J1
T5 =1 T5 =1 T5 =1 ·
1 1
L_ _~-:..-:...-:..-:...-:..-:...-:..-:..-:..-:J
A coluna 1 tem como resultado um transporte de saída igual a O. A
coluna 2 tem como resultado O e um transporte de saída igual a 1. A coluna 3
tem um transporte de entrada igual a 1 (Ts da coluna anterior), possui resultado
1 e transporte de saída igual a 1. A coluna 4 tem transporte de entrada igual a 1,
resultado O e transporte de saída 1. A coluna 5 possui apenas um transporte de
entrada (Ts da coluna 4) e, obviamente, seu resultado será igual a 1.
Para fazermos a soma de 2 números binários de mais algarismos, basta
somarmos coluna a coluna, levando em conta o transporte de entrada que nada
mais é do que o Ts da coluna anterior.
O Somador Completo é um circuito para efetuar a sorna completa de urna
coluna, considerando o transporte de entrada. Vamos, agora, montar a tabela da
verdade deste circuito:

TE -4 transporte de entrada
o o o o o (O + O + O = O -4 Ts = O)
o o 1 1 o (O + O + 1 = 1 -4 Ts = O)
o 1 o 1 o (O + 1 + O = 1 -4 Ts = O)
o 1 1 o 1 (O + 1 + 1 =O -4 Ts = 1)
1 o o 1 o (1 + O + O = 1 -4 Ts = O)
1 o 1 o 1 (1 + O + 1 = O -4 Ts = 1)
1 1 o o 1 (1 + 1 +O= O -4 Ts = 1)
1 1 1 1 1 (1 + 1 + 1 = 1 -4 Ts = 1)
Tabela 5.18
Vamos, então, escrever as expressões características, sem simplificação,
de um Somador Completo:
s = A BTE + ABTE + ABTE + ABTE
Ts = ABTE + ABTE + ABTE + ABTE

212 Elementos de Eletrônica Digital

212
Transpondo para diagramas de Veitch-Kamaugh, temos:
S:
i3 B

A o 11\ _
1.... J o 11\
1,_J

A 1'1\
1.... _/ o t}\
1,_J o
TE TE TE
Figura 5.33

Conforme já estudado, podemos escrever:


s= A EB B (±J TE

Ts:
i3 B
...-,
A o o 1 1 1 o
1 1
A o ,,.--
f ___
1
1~
--,
___ J1 \

TE TE TE
Figura 5.34
Vamos, através das expressões, esquematizar o circuito Somador
Completo:

A
B ----c~-..---H s
TE ----t-t--t--+---~ 1
1
1
1
1
1
1
1
~,---Ts
1
1
1
1
1
_________________________________J
Figura 5.35

Da mesma fo rma, o circuito apresentado em bloco, é visto na figura 5.36.

Circuitos Combinacionais - 2ª Parte 213

213
s 1---•·
----+ B SOMADOR
COMPLETO

Figura 5.36
O circuito Somador Completo é também conhecido como Full Adder,
sendo a entrada de transporte denominada carry in, ambos os termos derivados
do inglês.
Vamos, para exemplo de aplicação, montar um sistema em blocos que
efetua a soma de 2 números de 4 bits, conforme o esquema a seguir:

Para efetuar a soma dos bits Ao e B0 dos números (1ª coluna), vamos
utilizar um Meio Somador, pois não existe transporte de entrada, mas para as
outras colunas utilizaremos Somadores Completos, pois necessitaremos
considerar os transportes provenientes das colunas anteriores. O sistema
montado é visto na figura 5.37. ·
Aa ~ A2 B2 AI B1 Ao Bo

A
ll B TE
1l
A B TE
ll
A B TE A
ll B

SOMADOR SOMADOR SOMADOR MEIO


COMPLETO COMPlEfO COMPI.ETO SOMAOOR

Ts s Ts s Ts s Ts s

s. Sa S2 s1 So

Figura 5.37
Generalizando para um sistema que efetua a soma de 2 números de m
bits (m = n +1), temos:

214 Elementos de Eletrônica Digital

214
An An-1 A1 Ao
+ Bn Bn-1 B, Bo
sn+l sn sn-1 S1 So
A, B. A...1 ~) Ai B1 Ao Bo

ll
A B TE A
l! B TE
\
1
1
1
1
1
1
ll
A B TE
!l
A B
1
SOMADOR SOMADOR 1
1
SOMADOR MEIO
COMPLETO COMPLETO 1 COMPLETO SOMADOR
\1
Ts s Ts s 1 Ts s Ts s
1

',__
1

sn+l s. S,,_1 Si So

Figura 5.38

5.4.3 Somador Completo a partir de Meio Somadores


Podemos construir um Somador Completo a partir de 2 Meio Somadores.
Para isso, vamos analisar as expressões de ambos os blocos:
Meio Somador:

-+X S 1---•r

MEIO S=XEB Y
SOMADOR
-~;..i y Ts i---•~
Ts = XY

Figura 5.39

Somador Completo:
. A s .
r
s = A E1' B EE> TE
. 8 cOMPl.EfO
~
SOMADOR
. . Ts = ABTE + ABTE + ABTE + ABTE
TE Ts r

Figura 5.40
Circuitos Combinacionais - 2ª Parte 215

215
Fatorando a expressão de Ts, temos:
Ts = TE (AB + AB) + AB (TE + TE) :. Ts = TE (A~ B) + AB
Ligando A e B nas entradas do Meio Somador 1, temos:
A©B X S
A~x S
MEIO MEIO
SOMADOR SOMADOR
B---+ Y CD Ts1 ---+Y ® T52

Figura 5.41

Ligando a saída S do Meio Somador 1 à entrada X do outro Meio


Somador e à entrada Y deste, a variável TE, temos:
A©B AE>B©TE
A ---+ X s • X s
MEIO MEIO
SOMADOR SOMADOR
B ---+ y
CD
Ts1
A.B
.
~
., y
® Ts2
(A©B). TE

TE ----------~
Figura 5.42

Notamos que a saída S do Meio Somador 2 apresenta a soma completa


de 2 números.
Analisando as saídas T 51 e T 52 , notamos que são os termos da expressão
de Ts de um Somador Completo, logo se fizermos a soma dessas 2 saídas
(Porta OU), teremos na saída o Ts de um Somador Completo. A figura 5.43
mostra o circuito completo com essa ligação.
,----------------------------------------------------
! S ,__A_®_B_ _ _ _ _ X
A : X s
1 MElO MEJO
1 SOMADOR SOMADOR
1 (A®B) .Te
B Y <D Ts1 .----•Y ~ T52

1 ~
1SOMADOR COMPLETO
•----------------------------------------------------
Figura 5.43

216 Elementos de Eletrônica Digital

216
5.4.4 Meio Subtrator
Antes de iniciarmos o assunto, vamos relembrar alguns tópicos
importantes da subtração de números binários:

o o = o
o 1 = 1 e transporta 1 ("empresta" 1)
1 o = 1
1 1 = o
Vamos montar a tabela da verdade de uma subtração de 2 números
binários de 1 algarismo:

o o o o (O - O = O --+ Ts = O)
o 1 1 .J (O - 1 = 1 --+ Ts = 1)
1 ·O 1 o (1 - o= 1 --+ Ts =O)
1 1 o o (1 - 1 =o --+ Ts =O)

Tabela 5.19

Representando cada número por 1 bit, podemos montar um circuito com


as entradas A e B, e como saída, a subtração (S) e o transporte de saída (Ts).
As expressões características do circuito, extraídas da tabela, são:
S=A EB B
Ts = AB
O circuito a partir destas, é visto na figura 5.44.
r ----------------------,
1 MEIO SUBTRATOR 1
1 1
A >----;'-s

i----.--Ts
B ~~,~~~-+-~---t 1
L ___ _ _ ______________ ___ J

Figura 5.44

Circuitos Combinacionais - 2!! Parte 217

217
Em bloco, o circuito recebe a representação da figura 5.45.

A S
MEIO
SUBTRATOR
B T5

Figura 5.45

Do inglês, o circuito recebe a denominação Half Subractor.

5.4.5 Subtrator Completo


O Meio Subtrator possibilita-nos efetuar a subtração de números binários
de 1 algarismo. Para se fazer uma subtração com números de mais algarismos,
este circuito toma-se insuficiente, pois não possibilita a entrada do transporte
(TE), proveniente da coluna anterior.
Para compreendermos melhor, vamos analisar a subtração:
11002 - 11 2 . Assim sendo, temos:
1 1 o o
o º"' 1 1 .
1
/--------
1 ·----1 1
1
1 o o 1 1 1
Jj. Jj. JJ JJ 1 1
T5 =0T5 =0 T5 =1 T5 =1 1 1
L-~-=---=--~-J
Col. 4 Col. 3 Col. 2 Col. 1

A coluna 1 tem como resultado de saída 1 e apresenta um transporte de


saída igual a 1. A coluna 2 tem um transporte de entrada igual a 1 (Ts da
coluna anterior), um resultado igual a O e um Ts = 1. A coluna 3 tem: TE = 1,
resultado igual a Oe Ts =O . A coluna 4 tem: TE= O, resultado igual a 1 e Ts =O.
Para fazermos a subtração de números binários de mais algarismos, basta
subtrairmos coluna a coluna, levando em conta o transporte de entrada, que
nada mais é do que o Ts da coluna anterior.
O Subtrator Completo é um circuito que efetua a subtração completa de
uma coluna, ou seja, considera o transporte de entrada proveniente da coluna
anterior. V amos, agora, montar a tabela da verdade deste circuito:

218 Elementos de Eletrônica Digital

218
o o o o o
o o 1 1 1
o 1 o 1 1
o 1 1 o 1
1 o o 1 o
1 o 1 o o
1 1 o o o
1 l 1 1 1

Tabela 5.20
As expressões características extraídas da tabela são:

s = A BTE + ABTE + ABTE + ABTE

Ts =A BTE + ABTE + ABTE + ABTE


Vamos simplificar estas expressões:
S: T5 :
i3 B B B
,-- --,
A o 't'
'......./ o t}\
',.../ A o ,_ [1)- __1 ,1
( 1

,-., A l....il
A 1 1,
.... J
o (l} ....J
o o o _,, o
TE TE TE TE TE TE

(a) S =A EB B EB TE (b) Ts = AB + ATE + BTE

Figura 5.46

O circuito derivado das expressões é visto na figura 5.47.

Circuitos Combinacionais - 2!.! Parte 219

219
1--------------süal-RÃTÕR-coMP'LETõl
1
1
r-t'---S
B-----+---.

Figura 5.47

Em bloco, recebe a representação da figura 5.48.


~A
s
~ 8 sUBTRATOR
COMPLETO

Figura 5.48

A denominação derivada do inglês é Full Subtractor.


Da mesma forma, podemos esquematizar um sistema subtrator para 2
números de m bits (m = n + 1). A figura 5.49 mostra um sistema subtrator
genérico para 2 números de m bits.
A,, l3n A,.., Bn.1

A
ll l 1 -\
A
1
\ A A B
SUBTRATOR
COMPLETO
SUBTRATOR \ SUBTRATOR MEIO
COMPLETO \\ COMPLETO SUBTRATOR

s s \1 s s
1
\
\.. __

Figura 5.49

Neste sistema, a saída de transporte (Ts) do último bloco torna-se


desnecessária se o número An ...A0 (rninuendo) for maior ou igual a Bn ...B 0

220 Elementos de Eletrônica Digital

220
(subtraendo), porém poderá ser utilizada no caso contrário para sinalizar que o
resultado é negativo, estando, então, na notação do complemento de 2.

5.4.6 Subtrator Completo a partir de Meio Subtratores


Podemos construir um Subtrator Completo a partir de 2 Meio
Subtratores. Para isso, vamos analisar as expressões de ambos os blocos:
Meio Subtrator:

____.X S
MEIO S=X EBY
SUBTRATOR
--.v T, = XY
Figura 5.50

Subtrator Completo:
--.A
s S =A $ B e?> TE
____. B SUBTRATOR
COMPIETO
Ts = A BTE + ABTE + ABTE + ABTE

Figura 5.51

Fatorando a expressão de Ts, temos:

Ts =TE (AB + AB) + AB(TE +TE)

Ts = TE (A 0 B) + AB Ts = TE (A $ B) + AB

Ligando A e B nas entradas X e Y do Meio Subtrator 1, temos:

A--+ X
S A©B So----~
~

MEIO MEIO
SUBTRATOR SUBTRATOR
B---+ Y Q) Ts1 ---+ y ® TS2 i------..
AB
Figura 5.52

Ligando a saída S na entrada X do 2º bloco, e à entrada Y, a variável TE,


temos:

Circuitos Combinacionais - 2ª Parte 221

221
A~ X Si--A_ED_B_ _ _ _ _ _ ,X S AE!)BffiTE
MEIO MEIO
B SUBTRATOR Ã.B SUBTRATOR (A$B). TE
_ . Y Q) Ts1 Y ® T52t----"----i
TE

Figura 5.53
Notamos que a saída S do Meio Subtrator 2 apresenta a subtração
completa de 2 números.
Analisando as saídas T 51 e T 52, notamos que são os termos da expressão
de Ts de um Subtrator Completo. Se injetarmos T 51 e T 52 nas entradas de uma
porta OU, teremos na saída o Ts de um Subtrator Completo. O circuito com
essa ligação é visto na figura 5.54.
,----------------------------------------------------
A-t-x
' S 1----"A:..::;El.::cB_ _ _ _~X
MEIO
s
1 MEIO
J SUBTRATOR AB SUBTRATOR
(AE>B) . T,
B~Y CD Ts1 . . . - -.. Y

l Ts
l
l
l {T5=(AE>B). TE+ AB)
1- ------------------------------ ---------------------

Figura 5.54

5.4. 7 Somador/Subtrator Completo


Podemos esquematizar um circuito que efetue as duas operações. Para
isso, vamos introduzir uma outra entrada que permanecendo em nível O, faz o
circuito efetuar uma soma completa, e permanecendo em nível 1, faz efetuar
uma subtração completa.
Vamos, agora, montar a tabela da verdade do circuito, sendo M a
variável de controle (M =O ~ soma e M = 1 ~ subtração):

222 Elemefltos de Eletrônica Digital

222
o o o o o o
o 1 o o 1 o
o o 1 o 1 o
o o 1 1 o 1 Soma

o 1 o o 1 o Completa

o 1 o 1 1 o 1 (M = O)
1
o 1 1 1 o o 1
1
o 1 1 1 1 1 1
- - +--------
1 o o o o o
1 1 o o 1 1 1
1
1 1 o 1 o 1 1
1 Subtração
1 1 o 1 1 o 1
1 Completa
1 1 o o
1 1 o
1 (M = 1)
1 1 o 1 o o
1 1 1 o o o
1 1 1 1 1 1

Tabela 5.21
Vamos simplificar as saídas S e Ts, através dos diagramas de Veitch-
Karnaugh:
S:
1 1 1 1
si 1 B l 1
1 1
o ..._,,
1 11 o
M 1l''l~1 o í'1'
1 l o
A
o
;- , ,-,
o 1 1 1
1 1
o 11 1 i\
IT
1
FJ1
Figura 5.55

Circuitos Combinacionais - 2!! Parte 223

223
Do diagrama, obtemos:

s= ABTE +A BTE + ABTE + ABTE


Fatorando a expressão, temos:
s = A(BTE + BTE) + A(BTE + BTE)

s = A(B E9 TE)+ A(B (!)TE)


s= A(B $TE)+ A(B $TE)

: .S =AEBBE!JTE

Ts:
i3 B
,-
( 1\
o o 1
1
1
1
o A
,- ,_, -,
M o __ ~fil....- __,,1}
(.... 1
~
1 A
1
M o o ! 1 11 o
1

.... __-
o (i fil --1,
__,, A
TE TE TE
Figura 5.56

Do diagrama, obtemos: Ts = BTE + MAB + MATE + MAB + MATE


Fatorando a expressão, temos:
Ts = BTE + B(MA +MA)+ TE (MA+ MA)

Ts = BTE + B (M EB A) + TE (M EB A)

Ts = BTE + (M EB A) (B + TE)

Vamos, então, esquematizar o circuito:

224 Elementos de Eletrônica Digital

224
~-----------------------------------
SOMADOR/SUBTRATOR COMPLETO

s
B -----+--t--.

>---t---Ts

Figura 5.57
A figura 5.58 mostra a representação deste circuito Somador/Subtrator
Completo, em bloco:
--+A
SOMADOR/
s
---+ B SUBllli\TOR
COMPLETO
Ts
- - + TE M

Figura 5.58

5.4.8 Exercícios Resolvidos


1 - Desenhe um sistema somador para 2 números de 2 bits apenas com blocos
de Somadores Completos.
Para obtermos este sistema, necessitaríamos de um Meio Somador e um
Somador Completo. A solução é obtida aplicando nível O (terra) à entrada
de transporte do (TE) do somador relativo ao bit menos significativo,
transformando-o em Meio Somador, pois esta entrada fica eliminada. A
figura 5.59 apresenta este sistema, composto apenas de Somadores
Completos.

Circuitos Combinacionais - 2ª Parte 225

225
l-=-
A B Te A B TE

SOMADOR SOMADOR
COMPI.EfO COMPLETO

s s

Figura 5.59

2 - Desenvolva um circuito com uma entrada de controle M, para fornecer à


saída o complemento de 1 de um número binário de 1 bit. (M = O = >
Saída= número de entrada e M = 1 =>Saída = complemento de 1).
Para solucionar, vamos levantar a tabela da verdade, considerando a
variável de controle M.

o o o
o 1 1 }Saída = número de entrada
1 o 1
1 1 o }Saída = complemento de 1
Tabela 5.22

A partir da tabela, obtemos a expressão: S = MA + MA ou S = M (f) A,


sendo o circuito derivado, visto na figura 5.60.
A

s
Figura 5.60

226 Elementos de Eletrônica Digital

226
Através do circuito, podemos constatar que M igual a O a saída é igual ao
bit A da entrada (A= O~ O EB O;:::; O e A= 1 =>O EB 1 = 1), e para M
igual a 1 a saída é oposta (A =O=> 1 EB O = 1 e A = 1 => 1 EB 1 = O).
3 - Esquematize, em blocos, um sistema subtra.t or para 2 números com 2 bits.
O sistema proposto irá realizar a subtração do número A 1Ao com o
número B 1B0 . Assim sendo, temos:

Para a 1ª coluna da operação, vamos utilizar um Meio Subtrator, pois não


há transporte de entrada. Para a 2ª coluna, porém, utilizamos um Subtrator
Completo, pois este possui entrada para o bit proveniente da coluna
anterior. O circuito, assim esquematizado, é visto na figura 5.61.
A1 B1 ~ Bo

ll
A
1 l
A B

SUBTRATOR MEIO
COMPLETO SUBTRATOR

s s

S1
Figura 5.61

Circuitos Combinacionais - 2!! Parte 227

227
5.5 Quadro Resumo

Decimal BCD 8421 Excesso3 Gray 2 entre 5 Jonhson


o o o o o o o 1 1 o o o o o o o 1 1 o o o o o
1 o o o 1 o 1 o o o o o 1 o o 1 o 1 o o o o 1
2 o o 1 o o 1 o 1 o o 1 1 o o 1 1 o o o o 1 l
3 o o 1 l o 1 1 o o o 1 o o 1 b o 1 o o 1 1 1
4 o 1 o o o 1 1 1 o 1 l o o l o l o o l 1 1 l
5 o 1 o ] o o o o 1 1 1 o ] 1 o o ] l 1
6 o l 1 o o o 1 o l o 1 1 o o o
1 l 1 l 1 o
7 o 1 1 ] ] o 1 o o 1 o o 1 o o 1 o 1 1 l o o
8 1 o o o 1 o 1 1 1 1 o o 1 o 1 o o 1 1 o o o
9 1 o o l l 1 o o 1 l o 1 1 1 o o o 1 o o o o

Meio Somador S = A®B


MEIO
SOMADOR
----+ Ts = AB
B T

Meio Subtrator
-- A

B
MEIO
SUBTRATOR
S

T,
S = A®B
Ts = AB

Somador Completo
- A
SOMAOOR
S

______.., B COMPl.ETO

f'
s =A ®
~~ =
B® TE
AB + (A@ B) . T8
.s
~' = AB + ATE + BTr;
Subtrator Completo S=A ® B ® TE
----+A S

-B~g T, = AB + (A ® B) . TE
T, = AB + ATE + BTE
Somador/Subtrator - A S S = A ® B®TE
Completo
T, = BTE + (M @ A) . (B + TE)
M = O -+ Somador
M = 1 -+Subtrator
Tabela 5.23

228 Elementos de Eletrônica Digital

228
5.6 Exercíéios Propostos
5.6.1 - Elabore um Codificador Decimal/Binário para, a partir de um teclado
com chaves numeradas de O a 3, fornecer nas saídas o código
sorrespondente. Considere que as entradas das portas em vazio
equivalem à aplicação de nível lógico 1.

5.6.2 - Projete um circuito combinacional para em um conjunto de 4 fios,


fornecer nível O em apenas um deles por vez (estando os demais em
nível 1), conforme seleção binária aplicada às entradas digitais.

5.6.3 - Elabore um decodificador 3 para 8 onde, conforme as combinações


entre os 3 fios de entrada, 1 entre os 8 fios de saída é ativado (nível 1).

5.6.4 - Desenvolva um circuito que transforme do código BCD 8421 para o


código de Johnson.

5.6.5 - Projete um decodificador do código Gray para o Excesso 3. Dê apenas


as expressões simplificadas.

5.6.6 - Projete um decodificador para, a partir de um código binário, escrever


a seqüência de 1 a 5 em um display de 7 segmentos catodo comum.

5.6.7 - Idem ao anterior, para escrever a seqH.ência da figura 5.62 em um


display de 7 segmentos anodo comum.

CARACTERE

CASO
I
L
o
d p
1
L
I
R !:J E r
2 3 4 5 6 7

Figura 5.62

5.6.8 - Monte a tabela e simplifique as expressões do decodificador do código


Gray para hexadecimal , visualizado em um display de 7 segmentos
catodo comum.

5.6.9 - Faça o projeto e desenhe o circuito para, a partir de um código binário,


escrever a seqüência do sistema hexadecimal em um display de 7
segmentos anodo comum.

5.6.10 - Mostre como um bloco Somador Completo pode ser utilizado para
. efetuar a soma de 3 números de 1 bit.

Circuitos Combinacionais - 2ª Parte 229

229
5.6.11 -Esquematize, em blocos, um sistema subtrator para 2 números de 4
bits.

5.6.12 - Utilizando o sistema obtido no exerc1c10 5.6.11, faça um estudo e


conclua qual o resultado obtido no caso de o minuendo (A3 A2 A 1 A 0)
ser menor que o subtraendo (B 3 B2 B1 B0).

5.6.13 - Elabore um Meio Somador/ Meio Subtrator (M = O -+ Meio Somador e


M = 1 -+ Meio Subtrator).

5.6.14 -Esquematize, em blocos, um sistema Somador/Subtrator Completo para


2 números de 4 bits.

5.6.15 -Estenda o circuito obtido no exercício resolvido nº 2 (item 5.48), para


um de 4 bits.

5.6.16 - Utilizando blocos de Somadores Completos, elabore um sistema


subtrator para 2 números de 2 bits.

5.6.17 - Utilizando blocos de Somadores Completos, elabore um sistema para 2


o nível
.. números de 2 bits que faça soma ou subtração, conforme
aplicado a uma entrada de controle M (M = O -+ soma e M = 1 -+
subtração).

230 Elementos de Eletrônica Digital

230
Ftip-Ftop. Registradores
e Contadores
'I

,, 1 1ntrodução
campo da Eletrônica Digital é basicamente dividido em duas áreas:
1111•,i ·a combinacional e lógica seqüencial.
Os circuitos combinacionais , como vimos até aqui , apresentam as saídas,
1111i ' él e exclusivamente, dependentes das variáveis de entrada.
Os circuitos seqüenciais têm as saídas dependentes das variáveis de
1 11trada e/ou de seus estados anteriores que permanecem armaze nados, sendo,
1•.1·ralmente, s istemas pulsados, ou seja, operam sob o comando de uma
l'(ji.iência de pulsos denominada clock.
Neste capítulo , trataremos do estudo dos flip-flops e de circuitos nos
qu ais fazem o papel de elemento principal.

6.2 Flip-Flops
De forma geral, podemos representar o flip-flop como um bloco onde
temos 2 saídas: Q e Õ, entradas para as variáveis e uma entrada de controle
(clock). A saída Q será a principal do bloco. A figura 6.1 ilustra um flip-flop
genérico.

Flip-Flop, Registradores e Contadores 231

231
ENTRADA 1
Q (saída principal)
>LIP-FLOP
ENTRADA CLOCK

ENTRADA 2
Figura 6.1

Este dispositivo possui basicamente dois estados de saída. Para o flip-


flop assumir um destes estados é necessário que haja uma combinação das
variáveis e do pulso de controle (Clock). Após este pulso, o flip-flop
permanecerá neste estado até a chegada de um novo pulso de clock e, então, de
acordo com as variáveis de entrada, mudará ou não de estado.
Os dois estados possíveis são:
1) Q=O ~ Q=l

2) Q=l ~ Q=O
Vamos, a seguir, analisar alguns circuitos de flip-flops e suas respectivas
operações.

6.2.1 Flip-Flop RS Básico


Primeiramente, vamos analisar o flip-flop RS básico, construído a parli1
de portas NE e inversores, cujo circuito é visto na figura 6.2.
s ____,
Q
(SET)

L ELOS DE
1 REALIMENTAÇÃO

R _ ___,
(RESET)

Figura 6.2
Notamos que estes elos de realimentação fazem con que as s:iídm; .'l' I " "
injetadas juntamente com as variáv is d ntracla, fi cancl laro nl fí o, q111· 11
estados que as saídas irão assumir d p n 1·no 1' nmb·1.-..
Para anali sa rm s ·o mp rl :1111v111t· do ·ir ·11il o, v:1111os co11: l111i r 1 111 111 l 1
la vnclncl ·, 1 ·vn11 lo r 1n ·111 1. ·i !vl':I ·1111 l'l li i IVl'i. ' dl' l' lll l'll d 1 (1' l' P) l' 1 11 il 1
() ;11111 ·1 io 1 ( () 1 : 1pli • 1 11 ti n. ·1111 11 I 1 •

232
- --• estado que a saída deve assumir
(estado futuro) após a aplicação
o o o o das entradas.
1 o o 1
2 o 1 o
3 o 1 1
4 1 o o
5 1 o 1
6 1 1 o
7 1 1 1
Tabela 6.1
A saída que o flip-flop irá assumir (Qf), portanto, s rá v 111 111 111 111 d1
1 111rad as S, R e da saída anterior (Qa).

Vamos, agora, analisar cada caso possível:

Caso O: S = O, R =O e Qa = Ü ~ Qa - 1

s -
o
- --i o

Jiigura 6.3
l'oc.I mos notar que este estado é estável, Jogo, o va l r que a saída ( i 111
t 11111ir s ' rá i uai ao seu valor anterior à aplicação das ent radas:
>C - a=O
<' 111 0 1: . ' = O, R= O e Qa=l ~ Qa =Ü
o
•, - - " ---!
Q

Ir
o
'------==

I (1•111 I (1 I

233
Este também será um estado estável, logo, o valor que a saída Q do flip -
flop irá assumir será igual ao seu valor anterior:
Qf = Qa = 1
Caso 2: S = O, R=1 e Qa=Ü ~ Qa=l

s o
----f o Q

1
1
R ----1

Figura 6.5

Este estado é estável, logo, Q irá assumir o valor O:


Qf=Ü.

Caso 3: S =O, R =1 e Qa=l ~ Qa=Ü

o __,
s __ 1 1-..0
Q

R
1
----1
o

Figura 6.6

Notamos, agora, que a saída Q está num estado instável , pois Q irá mud111
para 1, forçando assim que Q assuma valor O e aí sim, termos um estado sl6 11
lo lO, podemos escrever para este caso: Qf = O (pois Q irá assumir va lor O).

234
Caso 4: S = 1, R=O e Qa=Ü - Qa=l
s - -
1 ----1
.O
0--1
Q

1--0
R - -- 1
o 1

Figura 6.7

Notamo s que este é um estado instável, pois Q irá assumi r forçosa mente
il or J e, por conseg uinte, Q assumirá valor O, logo, podemo s escrever: Qf =
1.
Caso 5: S = 1, R=O e Qa=l - Qa = O
s 1
- -----1
1
Q

o o
H - -----1
1

ft'ip, 11ra 6.8

No tamos qu e este é um estado estável , logo, podem os escrever para este


, ,, ( r = 1.
< 'nso 6: S = 1, R=1 e Qa= O - Qa=l
'• - - ----1
0--1
Q

1
11 - - -

I 1t'/// ' I (1 , 1)

235
Notamos que este é um estado instável, pois Q forçosamente irá assumir
valor 1. Notamos, também, que Q irá assumir valor 1. Podemos escrever para
este caso: Qf = Qf = 1.
Este caso não poderá ser permitido na entrada, pois forçará o flip-flop a
assumir um estado de saída, no qual a saída Q será igual à saída complementar Q .
Caso 7: S = 1, R=1 e Qa=l ~ Qa =Ü
1
s -----l 1
Q

0-1
1 __,
R __

Figura 6.10
Notamos que esta é uma situação instável e análoga ao caso 6, logo, esl11
também será uma situação não permitida.
A tabela 6.2 apresenta o resultado da análise de todos estes casos.

o o o o 1 } fixa Qf = Qa
o o 1 1 o
o 1 o o 1 } fixa Qf em O
o 1 1 o 1
1 o o 1 o } fixa Qf em 1
1 o 1 1 o
1 1 o 1 1 } não permitido
1 1 1 1 1
Tabela 6.2
Podemos, então, resumir a tabela da verdacl de um ílip-flop R 1 ásit•11

236
A entrada S é denominad a Set, pois quando acionada (nível 1), passa a
saída para 1 (estabelece ou fixa 1), e a entrada R é denominad a Reset, pois
quando acionada (nível 1), passa a saída para O (recompõe ou zera o flip-flop).
1~stes termos são muito usuais na área de eletrônica digital, sendo proveniente s
d idioma inglês.
Este circuito irá mudar de estado apenas no instante em que mudam as
variáveis de entrada. Veremos em seguida, como é o circuito de um flip-flop
l 1 S que tem sua mudança de estado controlada pela entrada de clock.

6.2.2 Flip-Flop RS com Entrada Clock


Para que o flip-flop RS básico seja controlado por uma seqüência de
p1ilsos de clock, basta trocarmos os 2 inversores por portas NE, e às outras
1 11 lradas destas portas, injetarmos o clock. O circuito, com
estas modificaçõ es,
• visto na figura 6.11.
s
Q

R ------1

Vig11ra 6.11

N 'si c ircuito, quando a entrada do clock for igual a O, o flip-flop irá


1111 1m· · ' r no seu estado, mesmo que variem as entradas S e R. Isso pode ser
till 111111dc p la análise do circuito, onde concluímos que para clock =O, as
td 1 tl11s f rtas NE de entrada serão sempre iguais a 1, independen temente
11 lnl'vs assumid s por Se R. A figura 6.12 ilustra esta situação.

237
s
Q

CLOCK=O

R _ _ ___,

Figura 6.12

Quando a entrada clock assumir valor 1, o circuito irá comportar-se


como um flip-flop RS básico, pois as portas NE de entrada funcionarão como
os inversores do circuito anteriormente v isto. A tabela 6.4 resume a operação
deste flip-flop em função da entrada clock.

O Qa
1 RS básico
Tabela 6.4

De maneira geral, podemos concluir que o circuito irá funcionar quando 1


entrada. clock assumir valor 1 e manterá travada esta saída quando a entrada lm 1
passar para O. O flip-flop RS pode ser representado pelo bloco visto na figura 6. 1l ,

CK ~ :li------
Figura 6.13

6.2.3 Flip-Flop JK
O flip-flop JK nada mais é que um flip-flop RS realimc ntacl ) ela 111:1111 11 1
mostrada na figura 6.14.

Ui I ,, /Ili"'',, ,,, I ,, ''''"''li / 111 "'"

238
J S=J.Q
s Q
Q
CLOCK
Q
R=Q.K
K R Q
K
Q

Figura 6.14

Vamos , agora, levantar a tabela da verdad e do flip -fJop .li c o 111 1111 1d 11
1 ln ·k igual a 1:

o o o 1 o o Qa
o o 1 o o o Qa } >11

() 1 o 1 o o Qa (Qa = O)
() 1 1 o o 1 o } ()

o o 1 1 o 1
o ] o o o Qa(Qa = 1) } 1
o 1 1 o Qa(Qa = O)
J o o Qa(Qa = 1)
} ()11

/'o /)(' /([ 6.

/\ 111 1 ·1a sim p1ifi ca cl a r s u1tan1 s rá:

.J 1( Qf
() () a
1) ()

()

f ,t/1, •/11 (1 (1
º"
1ltt 1 1 1l 1 I, p l i 1 t il 1l1 1 l• I (l i ( l i 1 11 111• j l i til q11 1 11 •1111 11 11 1
1 dl 1 1 1 Ili 1111 1 li lllj lll 1'1 11 1\' t 11111 111 l lj lll li ,q d11 ,11 111 ti 1

239
entradas, pois, caso contrário, a saída entrará em constante mudaúça
(oscilação), provocando novamente uma indeterminação. Este tempo eleve levar
em conta o tempo de atraso de propagação ele cada porta lógica, a ser abordado
no capítulo 9. Outra possibilidade, para melhor desempenho, é a de inserir blocos
de atraso em série com as linhas de realimentação no circuito e comutar a entrada
clock ela mesma forma , ou seja, para se obter na saída Qf = Qa .
O circuito cio flip-flop JK é constituído ela seguinte forma:
J
Q

CK---e

Figura 6.15

6.2.4 Flip-Flop JK com Entradas Preset e Clear


O flip-flop JK poderá assumir valores Q = 1 ou Q = O medianl ' 11
utilização elas entradas Preset (PR) e Clear (CLR). Estas entradas sa11
inseridas no circuito , conforme mostra a figura 6.16.
(PR)
J
Q

CLOCK - - -

Figura 6.16

Analisando este circuito , po lemos nolar 111 m a ·nlracln ·ln ·I i11.11 li 1


O e conseqüente bloqueio da pa ssa' · 111 dn: ·nlr:id:i s .1 • 1 , po<I · 11HlS i111111 11 11 1
circuito saída Q i i unl n 1 alra v \ ' d:i :ipli 1•11 ;1111 n ·111racl11 l'rl'." l' I d1· 111 V!' I () 11

'º //, l//1 '1//11 \ r/1 l /1 •/1111/1 li/ l/1'1/t1/

240
rorma análoga, podemos fazer Q = O med
iante aplicação à entrada :1·:11 111
nível O. Podemos notar tamb ém que com essas
entradas permanec end o i iuni.
1, o circuito funciona normalmente como send
o um flip-flop JK.
As entradas Preset e Clear não podem assumir
valor O, simultan a11 w111 1•,
pois acarr etaria à saída uma situação não perm
itida. A entra da Clear l11n11> •111
d ·nominacl a Rese t, termo este, da mesma
forma que os outro s, cl cri v11 d11 1111
i11 1lês.
A tabela 6.7 resume a atuaçüo elas entradas
Preset e Clear para 'S.' t' 111 p
1lop.

o o não permitido
o 1 o
1 o 1
1 1 funcionamento normal
'f 'ab ela 6. 7

Podemos, para faci litar, utilizar um bloc


o represc ntali vo ·011111 11
11111 1lr;iclo na fig ura 6.17, com todas as entradas.

PR
J

CLR

i"i,t; li /'(/ ). 17

< >~ ·1r ·1ilos n:i si m! olo •ia


do blo · ), incli ·:1111 q11 • as ·11lrncl11s l'1vs1·1
li 11 " 11 1 :lli v:is · 111 O, 011 s ·jn , 1'11 11 ·i >nant 1•
r •sp · ·1i va 111 ·111 · ·0111 111 l' I li
1I•111 h1, I' 1r:i 11l iliznr ·sl:i s ·11lr:1 lus ·0111 0 ;ifivn
s l ' ltl 1, lrnsl:i ·ulu ·:1 1 i11 1· 111111 •
11 1 1111i ul1111•.i:1 t', ·luir os ·ír ·11l os nq11i v111prt·1
,11 dus.
1

241
6.2.5 Flip-Flop JK Mestre-Escravo
O flip-flop JK apresenta uma característica indesejável. Quando o clock
for igual a 1, teremos o circuito funcionando como sendo um circuito
combinacional, pois haverá a passagem das entradas J, K e também da
realimentação. Nessa situação, se houver uma mudança nas entradas J e K, o
circuito apresentará uma nova saída, podendo alterar seu estado tantas vezes
quantas alterarem os estados das entradas J e K.
Para resolver esse problema, foi criado o flip-flop JK Mestre-Escravo
(JK Master-Slave) cujo circuito é apresentado na figura 6.18.
:-----------------------------: ~------------------------------------1

1
1
1

,J 1
1
1 Q
1
1
1
1
1
1
1
CLOCK j
1
1
1
1
1
1
1
1
K 1
1
1
1
1
1
1 CK
1
1
i MESTRE
! __ _ _______ _ _ _ ____ _ _ ______ ____ _ ESCRAVO

Figura 6.18
Primeiramente, devemos notar que quando o clock for igual a 1, hav rá 1
passagem das entradas J e K (circuito mestre), porém não haverá passagem cl:1·
saídas Q 1 e Q 1 (entradas S e R cio circuito escravo), pois enquanto o clock d1 1
circuito m estre for igual a J, no circuito escravo será O, bloqueando s 11 1
e ntradas. Quando o clock passar para O, as saídas Q 1 e Q 1 ficarão blogucatl 1 .
no último estado assumido e entrarão em R e S desbloqueadas, mudandll 11
estado do circuito escravo e conseqüentemente das saídas Q e Q. Nota-s aq111
que o problema da variação elas entradas J e K foi resolvido, pois o cir ui1() '"
reconhecerá as entradas J e K no instante da passagem do clock parn O.
O g ráfico da figura 6.19 exemplifica uma elas possíveis m11cla111,:11n d1
estado do flip-flop JK Mestre-Escravo. Verificamos a atu ação lc ·lo ·I · 1od 1111
processo de mudança de estados.

l 1 / /1 //11'/1(1 •\ 1'1 / / 1 ,, , 1111 1/ /111:111 tl

242
1
1
CLOCK l
1

1
1
(f) 1
1
<t:
Cl
iiif-
CLOCK
I, 1
z
l.J,.J
1
1
1
1
1
1
1
1 lll
1 1
1 1
1 1
l
1
1
1
:o 1
l 1
1 l
1 1
~ J 1

o f- l

~
l
Cl Ql=S 1
1
(f) :2 1
1
<t:o
Cl f-
1 1
1 1

'<( 5 l•
l
(f) u
a:: Ql=R
o

'<(
<t:
Cl
(f) { Q
la ti lz !3
l
l
1
l
l
!
t~

Figura 6.19
1\11quanto o clock permanece em O, notamos que J e K pod em v nrinr li
111l 11tle que o flip-flop manterá a saída constante, pois Q e
1 1 l' 1 s
111 111 11 ··erãofix os (instante scle t 0 a t 1 ede t 2 a t ) . Nomom enl o 111
3 111 . li
11 1 pa ss a para l (instante s t 1 e t ), os pontos Q
3 1 e Q irã 111ucl:11· th 1
111111 ·011l"orm c as entrad as J e K, porém a saída Q perman e rá ·o nsl:i111l•
•I 1 1•11lrnda 1 cl ele do cir uito cs ravo ( K) estará cm O (inslanl ·s dl' 1 1
1
1 d1· l
a 1,1). O c ir uil) 111 'S ir • irlí ass umir o sla lo qu
1
for imposl n pí' lll h
111il1n .1 · 1 no 111 0 111 ' nlo ·111 qtil' o elo ·k 1111i1l:tr para() ( 1 J, p ·rn1:111 • T 11tl11
11 1 1l 1do : ti ~ q11 ' o ·I l ·k vo llv 11 11111tl111 ( 11 ) . .· 11 tia assumid a p ·lo ·irt'11 iln
111 11 1 i111por no ·ir ·11il u 1·, 11 1 11 11 •,1·11 1 dit !11 , 1· l'. 'll' s 1'1 ir:í 111utl 11 1 111
111111 VI''/, 1•111 (jlll' O ·lo ·I 11111d111 d1 1 p11 1 1li ( 11

\ 1tl 1t 111(1 ,H 11'8 111111' ti lljH' I 1 ' 11 1 d11 111 1 11 11 11 li 1\ 11 Ili l •\1 1 !VII:

/ 11 1 1 /, 1 1 1

243
o o Qa

o 1 o
1 o 1
1 1 Qa

Tabela 6.8
Notamos que esta tabela é idêntica à de um flip-flop JK básico, porém a
saída Q irá assumir valores, conforme a situação das entradas JK, somente apó. ·
a passagem do clock para O. Assim sendo, o circuito é denomina do JK Mestr ·
Escravo sensível à descida de clock. Para obter um circuito sensível à subida
de dock basta colocarm os um inversor interno à entrada clock.
A figura 6.20 mostra o bloco JK Mestre-E scravo e a simbolog ia par 1
identifica r o circuito sensível à descida de clock (a) e à subida de clock (b).

J Q J Q
CK > CK >
K Q K Q
(a) (b)

Figura 6.20

O círculo no bloco da figura 6.20(a), indica que o clock é ativo qua11d11


passa de 1 para O.

) 11 / /, /llt "'" ' ,/, / /, /1111111 ,, { 111•11111

244
6.2.6 Flip-Flop JK Mestre-Escravo com Entrada Preset e
lear
PR
1--------------- - ------------ ~------------------------------
---- -- !
1' l l
1 l 1
l
1 1
J l 1 1
l
l o-+--.-- '1-----<
l 1
l
l (~
1
l
l
1
1

CLOCK

K
1
1
1 l
1 l
1 l
L_f".'.~::.~i:___________ __________ , i ESCRAVO
CLR L------------------------------------
Figura 6.21

O con trol e de Preset, quando ass umir valor O, fará com que a s·1í l:i do
1 111·1iilo (Q) assu ma valor l. O mesmo ocorre com o control e de Clear, i'a/.
·11do
11 1111 que a saída assuma valor O. Notamos que ambos,
po r estarem li ti:idu.
11111 ilt11n amente aos circuito s Mestre e Escravo , atuam indepen
d entcm ' 11ll' d 1
1111 tdn ·ioclc. Todas as situaçõ es possíve is são vistas na tabela 6.9.

CLR PR
() o não perm itido
() o
()

f'un cio11am cnt n mmtl


l 't1 lll' l t (), <)

\ l'i1 1.11rn <>. - 11mslrn o lllo ·o r ·p1· ·s ·11l11livo do l'lip- flop .li Ml'. 'l1t•
1 1 1111111111. • v11lrnda .· f>l'L'.' ·l v ( 'I ·11r nlivn: •111 O.

245
- -- -tJ PR
Q
CK ----0

01------
K CLR

Figura 6.22

6.2. 7 Flip-Flop Tipo T


Este flip-flop é obtido a partir de um JK Mestre-Escravo com as entrada.
J e K curto-circuitadas (uma ligada à outra), logo quando J assumir va lor 1,}
também assumirá valor J, e quando J assumir valor O, K também assumir,
valor O. Obviamente, no caso desta ligação, não irão ocorrer nunca entrada.
como: J = O e K = 1; J = 1 e K = O. A figura 6.23 mostra a ligação e o bloc<
representativo do flip-flop tipo T obtido .

T J
PR PR
Q T
Q
~
CK CK
Q Q
K CLR
CLR

Figura 6. 23

A tabela da verdade completa será, então:

o o o Qa
o não existe /
1 o não existe /
1 ] 1 Qa

Tab ela 6.10

,, 1 1, /Ili ///1 1 ,,, l /1 •111 //11 1/ , ,,, ,,,,,

246
Elimina ndo os casos não existen tes, obtemos a tabela da verdade do flip-
l'lop do tipo T:

:'f !:
'" Qf: :·:
o Qa
1 Qa
Tabe la 6.11

Devido ao fato de o flip-flop tipo T, com a entrada T igual a 1,


1 omplem entar a saída ( Qa) a cada descida de
clock, este será utilizad o e mo
1 1 lul a princip al dos contad ores assíncr onos
que serão estudad os adianl . /\
/•,la T vem de Toggle. (comutado) .
O flip-flop tipo T, não é encontr ado na série de circuito s integrnclos
1 11 1n reiais, sendo na prática montad o à partir de um JK mestre-es rnvo,
1 111 1r rme já visto.

h . .8 Flip-Flop Tipo D
( obtido a partir de um flip-flop JK Mestre -Escrav o com a entrada
11 1·rl i la (por inverso r) em relação a J. Logo, neste flip-flop,
terc1T1os a:
1 '1 iilll s entrada s possíve is: J =O e K = l;
J = 1 e K =O. Obviam ente, nã irn u
111111 1t• r s casos: J =O e K =O ; J = 1eK= 1. A figura
6.24 mostra como 'S I ·
11l 111 do ' seu bloco represe ntativo.

o J
PR
D PR
Q Q
~
CK
'I< Q Q
K
CLR CLR

/.'/g 11m ó. 4
1 Il i •111 111 v ' f' lacl • • 1111 1·tu sc ní , t nl 110:

247
o o não existe /
o o o
o 1
não existe /
Tabela 6. 12
Elimi nando os casos não existentes, obtemos a tabela
do flip-flop tipo D.

l'TITI
Tabela 6. 13

Pela capac idade de passa r para a saída (Qf) e arma zenar


o dado aplicad 1
na entra da D, este flip-flop será empr egado como célul
a de registradores dt•
deslocamento e em outros sistemas de memória, a serem
estud ados adiante. /\
sigla D vem de Data (dado), termo origin al em inglês .

6.2.9 Exercícios Resolvidos


1 - Leva nte a tabela da verdade do flip-flop da figura
6.25 e identifiqu
entra das Se R.
X-----\

Y-----t

Figur a 6.25

Para soluc ionar , vamo s levan tar a tabela em função das


entnd as X · Y:

l Q)X =Oe Y=O : Para Qa=O (Qa = l),asa íclan ã S"'a lt ·rnr:í ()1 111
pois os 111v 1s sflo n · rdunt ~s ·oin 11 opl'I 1• 11 il 1
portas N lJ rnvol vidas, s ·n lo 111n11 s itt11 ·1 111 l'. 'I 1v1 1 1 •
lll 'Sl1lO ll ' lllll' l l t'Cllll( )11 1 (() 1 () ,1111d1•()i 1

' / /11111 /1/111 ,/, I / (/1 //11 ri/ I/ • /,//

248
2º) X = O e Y = 1: O nível l aplic ado em Y fará com que a respe
ctivH
porta NOU apres ente saída igual a O ( Qf =O)
'
conse qüen teme nte Qf = 1, pois o nível O de Qf
scr5
aplic ado junta ment e ao nível O da entra da X,
na
outra porta NOU , força ndo a saída Qf
= 1,
indep ende ntem ente dos estad os de saída anter iores
.
3º) X= 1 e Y =O: Este caso será exata ment e opos to ao anter ior, pois
n
aplic ação do nível 1 em X fará com que a
saída
assum a valor O (Qf = O), indep ende ntem ente
elas
situa ções das saída s antes da aplic ação das entra
das.
4º) X= 1 e Y = 1: Estes nívei s aplic ados força rão amba s as saída
s a
assum ir valor O (Qf = Qf = O), carac teriza ndo·
Sl'
num caso não perm itido .
!\tab ela 6.14 apres enta todos os resul tados , confo
rme a análi se efetu ada .

o o Qa
o 1 1
1 o o
1 1
><
'/'ob ''ª 6..14
1) • p ssc da tabe la, concluímo s que a entra da
X qu ando ativa (nív 1 1). 1
l'i , a n saída cm O, tendo a fun ção de Rese t (X=
R) , e a entra da Y, ciua11du
li iva ( nívcl 1) , ri xa a sa ícla cm 1, te ndo a funçã
o de Set (Y = ). ri i p
ll o p ·0 111 as e ntrad as idc ntif"i caclas é vis to na fi g
ura 6.26.

- (

l lt t 1· 111ti111 · 11•. 1111 1111 ' d t• 11111 1 1d1 '


11 111 111 11 1 /, 1 Ili l 111 11 1111 d 11 • l lllii

249
---- tT
PR Q
CLR _J LJ
CK

CLR Q PR
LS
T

Figura 6.27

Para determinarmos estas formas de onda, deve


mos considerar a atuação du
entradas Preset (PR = O ~ Qf = 1), Clear (CLR
= O ~ Qf = O) e do sinal 'I'
na descida de clock (T =O~ Qf = Qa e T = 1
~ Qf = Qa ). Assi m sendo, 1
figura 6.28 apresenta os sinais Q e Q , com c sasos
de mudança indicados.
1 1

Q
1---i---trt 1
1
1
1
1
1
1
1
1

LL
1
11
1
1,
o 2 4 5 6
Figura 6.28
Anál ise dos caso s de mudança:
O - Qf = O, pois CLR =O inici almente.
1 - 1ªdes cida de clock: Qf = l, pois T = l(Qf
= Qa ).
2 • 2ª desc ida de clock: Qf = 1, pois T = O (Qf
= a).
3 • Qf =O, pois CLR =O.
4 • 3ª desc ida de cloc k: f = O, 1ois T = O.
5 - Qf = 1, p is PR = O.
6 · ti cll-s ·id 1 dt• t•lo\'I : < I' 1, 1 111 1 1111 () ,

250
6.3 Registradores de Deslocamento
Com o vimo s, o flip-flop pode arma zena r dura
nte o perío do em que sua
entra da cloc k for igua l a O, um bit apen as (saíd
a Q). Poré m, se nece ssita rmos
)uard ar uma info rmaç ão de mais de um
bit, o flip- flop irá torna r-se
insuf icien te. Para isso utili zamo -nos de um
siste ma deno mina do Reg istra dor
ele Desl ocam ento (Shift Reg ister ). Tra ta-se de
um certo núm ero de flip- flops
1ipo JK mest re-es crav o ligad o
de tal form a que as saída s de cada bloc o sejam
11plicadas nas entra das J e K resp ectiv as do flip-
flop segu inte, send o o prim eiro,
·om suas entra das ligad as na form a de um
flip-flop tipo D. A figur a 6.29
r 'pres enta um Regi strad or de Desl ocam
ento gene raliz ado para N + 1 bits.
í---- ----- ----- ----- - ---------- - ----- ----- Q,
1 ----- ----- ----- ----- ----- ----- - - ,
ENTRAD/\ Q J 1
Q Q J
1 Q T Q J
1
1 l
l 1
1 1
1
1 K Q K 1
1 Q K Q K Q
1 K Q 1
1 1
CLOCK 1
r
ll _____ _____ ___ _ _ _____ _____
1
___ _____ _ _ _____ __ _____
__ __J1
_____ ___ _ ____ __ _____ _____
____

Figu ra 6.29

Pelo fato de os flip-flops envo lvidos atua rem


com o os do tipo D, este
1 ir ·u ito, para facil itar, pode ser cons truíd o apen as
com flip- flops do tipo D. A
l 11•,11ra 6.30 mos tra a mesm a estru tura gera l,
poré m com post a apen as com flip-
1lops lipo D.

,---------------- ----------- -------------------- Q,---------- ----------- Q,


ENTílf\ DAI ' -,1
D Q D Q l
D Q D Q D Q 1
1
l
l
l
l
l
l
1
l
' LOCI< l
l
l
l
----- ----- ----- ----- ----- ---------- ----- l
----- ----- ----- ---- ----- ----- ------ J1

O r1111 ·ionain · 1110 d ':-il s isl ·ma junta m


nlc com suas aplic açõe s, serã o
il ·n: sub: ·qll ·111 ·s.
li11 1111.·

251
6.3.1 Conversor Série-Paralelo
Antes de estudarmos o comportamento do Registrador de Deslocamento
como Conversor Série-Paralel o, va mos explicar o qu e signifi ca informação
série e informação paralela.
Chamamos de info rmação paralela a uma infor mação na qual todos os
bi ts se apresenta m simultaneame nte. Uma informação para lela necessita tantos
fios quantos fo rem os bits contidos nela, além, logica mente, do fio referencial
do sistema (terra) . Para exemplificar, vamos utilizar urna informação de 4 bits:

,-

·e
.....
!:> lz I1 lo 1 1 \
1 1
1 o 1 () 1 o1 li> lz
... 11
o1 ,11
1 1
1, __ li> Ia
1

F if{ ura 6.31

Notamos que esta info rmação necessita de 4 fios para ser transmitida ou
inseri da no bloco.
Info rmação série é aqu ela que utiliza apenas 1 fio , sendo que os bi ts I<:
infor mação vêm seqüencialmen te, um após o outro. Como exemplo, vamoH
utiliza r a mesma informação, porém em séri e:

D
11 12 I1 lo
1 o 1 o ~
13 lz 11 lo

F ig ura 6.32

Notamos que esta informação necessita de 1 fio para ser transm itida 1111

inserid a no bloco .
O Registrador de Deslocamento pode ser usado para co nve rter 111 11 1
info rmação série em paralela , ou seja, fun cionar como Conversor S ·1i1
Paralelo. A config uração bás ica nessa situ ação, para uma info rm açã o ele ti ll il ,
é vista na figura 6.33.

252
~~~\.Ld\2__ ~:________ ~---------
ENTRADA
SÉRIE - - - - - l D3

CLOCK

Figura 6.33

Como exemplo , vamos aplicar a informação série I = 1010 ( 13 li 11 10) 11


1•ntrada série do registrador e analisar as saídas Q0 , Qi. Q2 e Q3, após os pulsos d1·
1·1 ck. Deve-se ressaltar que estes flip-flops atuam como mestre-escravo e tê111 s1111
rn rnutação no instante da descida do pulso de clock. Assim sendo, temos:
Q3 Q2 QI QO
INFORMAÇÃO li 1
SÉRIE _Q_j 1 L.QJ 1
'º 11 12 !3
Entrada

REGISTRADOR DE
CLOCK
JUlJUl1° 2° 3° 4°
DESLOCAMENTO

Figura 6.34

Hntraremos com a informação (1010), como mostrado na fi gurn 6. ~ 1 11 1


1 11 1r tdll s <rie, e os pulsos de clock na respectiva entrada (CK).
Varn s supor que, inicialmente, as saídas Q3 , Q2 , Q 1 e Q0 d r e isl1 1d111
• ll' i111t1 ·m nível O. Ao ser injetado na entrada o ] Q bit de informaçã 10 0) 1•
l1111 1v1·1· 11 d sc ida do pul so de clock, o flip-flop 3 irá apresentar na s11fd11 ()
1 1>1 O > 3 = O). Após este pulso de c lock, aparecer á
na entrada, u 1111

/'l ii 1tll' d ' inf rmaçã (1 1 = 1) e na descida do 2Q pulso de clocl , t r 111< 1. 1


111 11• •111 d · 10 para o flip-fl p 2 (D 2 = Ü --7 Q2 = 0) e Q3 assumirá valo1 d11
l ii l d1• 111!'rn 1naçílo 11 ntrada séri = D 3 = 1 --7 Q3 = 1).

po.· 11dvs ·icla d . 0 1ul s d 1 ck, fi car mos 0 111 as uint · silu:i\ 111

· () > ,- o '
(), 1 I'

11 , () 1 1 1, () ' () 1 () ) ,

, , ,, , ,,,,, , ., ,,, " " , , ,,, , ,,,,,,,,,,,,, 1

253
Após o 4º pulso de clock, teremos a seguinte situação:

e) Q 0 =Ü (D 0 =Q 1 =0 _,. Ü 0 =Ü)
e) Ü 1 =l (D i = Q 2 = 1 _,. Ü1 =1)
e) Ü 2 =Ü (D 2 =Q 3 =Ü ---;>
Ü 2 =Ü)
e) Ü 3 =l (D 3 =1 3 =1 _,. Ü3 =1)

Notamos gue, após o 4º pulso de clock, a informação I estará armazenada


no registrador de deslocamento e aparecerá nas saídas Q 3 , Q 2, Q 1 e Q 0 como
sendo uma informação paralela.
Para resumir, vamos representar toda .a seqüência sob a forma da tabela
da verdade:

lo o 1-ª
11 1 2-ª
12 o 39
!3 1 4'l

Tabela 6.15
É pelo motivo ele deslocar a informação a cada pulso de clock que ess ·
dispositivo é denominado Registrador de Deslocamento.

6.3.2 Conversor Paralelo-Série


Para entrarmos com uma informação paralela, necessitamos de 11111
registrador gue apresente entradas Preset e Clear, pois é através destas llH'
fazemos com que o Registrador armazene a informação paralela. O registrado1
com estas entradas é visto na figura 6.35.

) ' / /1 /l/l ' /1(1 1\ tl1 l /1 •1111111111 /l /1 1 1(11/

254
ENABLE

ENTRADA
SÉRIE -----i 0 3 PR Q3 1---4>--~

CLR G2 CLR0o

CLOCK

CLEAR

Figura 6.35

Primeiramente, vamos estudar o funcionamento ela entrada ENABI ,1(


11anclo a entrada enable estiver em O, as entradas preset (PR) cios flip-flc p.
11•,:11111irão, respectivamente, níveis 1, fazendo com que o registracl r nl11 r
1111r111almente. Quando a entrada enable for igual a 1, as entradas preset dos !lip
1lnps assumirão os valores complementares das entradas PR3, PR2, PR 1e PR11, log 1,
11• l'lip-fl ops irão assumir os valores que estiverem, respectivamente, em PR i, 111{ '•
l'I 1 · PR0 . Para entenclennos melhor, vamos analisar uma célula do registrador:
ENABLE PR3

LO K
U':/\R

I' 1rn Ztl'lll' ·I ·ar e !'lip-!'lop 1 = O va 111os ini ·ia lm •nl ·, apli ·a r 1ll vt: I ()
11l 111d 1 ·11·111'.
< \ 1111 r 111il 1I · O, 11 •11l rnd11 1 1 1 ~ cio l'lip ll11p i1 1 11· ;~:i 111ii1· 11ív ·I 1 • r . 11· i1 1
1 11111 l111 1<'i111111111t• 11l o 1111111111 1 •t11 1111 ·1• 1111 11 d() ll'/•,1•;11 1!1111 d1· d1.,•lnt•11111 •11111 t'llt
1111 l 111 lll llllll' lld11 liMlld1 llll l"ll 1d11 ' Ili q11t• '1l ' 1•111 111111 11

/ /111 '" 'I'• ,., '1 ,,,,,,,,, 1 1 1•11111i/1111 \

255
Com enable = 1 e PR3 = O, a entrada PR do flip-flop assumirá nível 1, Jogo, a
saída 0 3 manterá o seu estado (0 3 = O). Com enable = 1 e PR3 = l , a entrada PR do
flip-flop assumirá iúvel O, forçando a saída a assumir nível 1(0 3 = 1).
A pós essa análise, concluímos que, se zerarmos o registrador (aplicando
O à e ntrada clear), e logo após introdu zirmos a infor ma ção paralela (13 , li, 11 e
10) pelas e ntra das PR'.l, PR 2, PR 1 e PR 0, as saídas 0 3, 0 2, 0 1 e Oo assumirão
respectiva mente os va lores da informação . Essa ma neira de entrarm os com a
info rm ação no registrador é chamada entrada paralela de info rmação, sendo a
entrada enable respo nsável pela habilitação da mes ma.
Para que o reg istrador de deslocame nto funcione como Conversor
Parnlelo-Série, necessitamo s zerá-lo e em seguid a, introduzir a info rmação
como já descrito, recolhendo na saíd a 0 0 a mes ma info rmação de modo séri e. i'~
fác il de no tar qu e a saída 0 0 assum e primeirame nte o val or 10 e a cada descid a
cio pul so de clock, irá assumir seqü e ncialme nte os valores 11, I2 eh

6.3.3 Registrador de Entrada Série e Saída Série


Podemos utili za r o registrador ele desloca mento co m ent rada série e u
conseqü ente arm azena mento el a informação no mesmo, e recolher a info rm ação
também ele modo séri e. No tamos que nessa aplicação, após a en trada d 1
info rmação, se inibirmos a e ntrada ele clock, a info rm ação permanecer á 11 11
registrador até que haj a urna nova entrad a. Assim se ndo, é fác il observar qu · 11
registrado r funcio nou co mo um a memó ri a. A e ntra da ele info rm ação série s1
faz na e ntrad a série cio registrado r e pode ser recolh ida na saída Oo <h1
registrador.

6.3.4 Registrador de Entrada Paralela e Saída Paralela


A entra da para lela, co mo já v isto, se faz através elos term inais prcs ·I 1
clear. Se inibirmos a e nt rada ele clock, a infor mação contid a no reg istrn d111
pode ser acessada pelos termin ais ele saída 0 3, Q 2, 0 1 e 0 0.

6.3.5 Registrador de Deslocamento Utilizado como


Multiplicador ou Divisor por 2
Como v imos, se entrarmos com um a info rm ação nu m r i islra cl lll tl1
des locam ento, teremos as seguintes s ituações nas sa ídas :

(, f /1 '1/ll ' /lf•I \ i/1 1 //1'//1 1//1 f/ / l/1'/11tf

256
lo
(LSB)

ES
REGISTRADOR DE
ºº
CK
DESLOCAMENTO

Figura 6.37

Se essa informação for considerada um número binário e deslocarm c s o


l l' 1istrador uma casa à direita, entrando com O na entrada série, teremos 11
1 1l'guinte situação:

ES
REGISTRADOR DE
CK
DESLOCAMENTO

Figura 6.38

Podemos notar qwe essa operação, em binário, significa diviclirn10.· 11111


1111111 ·ro por 2. Para exemplificar, vamos utilizar a informação:
l =J O1 O(lüw)
R 'gistraclor e:> 0 3 = 1, 0 2 = O, O1 = 1 e Oo = O
S' fi zermos um deslocamento para a direita, teremos na saída as· •ui11 11'
1111111 ·110:

( , = O, 0 2 = 1, 01 =O, Oo = 1
Nolarnos que a infor mação recolhida na saída será:
() 1 o 1 (5 10)
l'nd ·1110s v rifi ar qu o número foi d ividido por 2 . . •sta p ·rn ;fio d1•
1111 11111 ns a informaçflo 1 ara a lir ita é lambém conhecida por Shift Rlghl ,
• 111111 tl1•,• ig11a li vo ' 111 in >1'1s.
l 11ul ·mos •sln1l11rnr 11111 1" 1 islraclor qu p rm il.a o cl slo ·arn ·1110 p:11·11 1
11111d 1,. \· ·11l rnn11os ·0111 uni a i111'orrnaçflo no r · >islr:1dor, 1·r ' nH s:

1·1111 1•11111. "' ' l'l\/1111/1111 1 f 1•/l/11,/11/1 7

257
13 12 11 lo
(LSB)
Q3 Q2 Ql Qo
ES
REGISTRADOR DE
CK
DESLOCAMENTO

Figura 6.39

Se aplicarmos um deslocamento à esquerda, levando a saída Q0 para O,


teremos a seguinte situação:
12 11 lo o
(LSB)
Q3 Q2 Ql Qo
ES
REGISTRADOR DE
CK
DESLOCAMENTO

Figura 6.40

Podemos notar que essa operação significa multiplicarmos um núm ro


binário por 2. Para exemplificar, utilizaremos a informação:

I=OOO 1 0 10)
Registrador e> Q 3 = O, Q2 = O, Q 1 = O e Q 0 = 1

Se fizermos um deslocamento para a esquerda, teremos na saída, t


seguinte situação:

Q3 =O, Q1 =O, Q1 = 1 e Qo =O
Notamos que a informação recolhida na saída, será:

I = O O 1 O (210)
Podemos facilmente verificar que o número foi multiplicado por 2.
O deslocamento à esquerda é também conhecido como Shift-Lcft, lt·11111•
designativo em inglês.

' H 11 '"' 111111 ,,, 11, ,,, 1111,, , ,,,.,,,,,

258
6.3.6 Exercícios Resolvidos
l - A partir dos sinais aplicados às entradas, esboce as formas de ondn d 11N
saídas para o Registrador de Deslocamento de 4 bits, visto na figura 6.4 1.
Q3 Q2 Ql t li

ES 03 Q3 D2 Q2 D1 Ql
ºº o
-e
> --c > --e
> --e
>
CLRQJ CLR Õ2
\
CLRÕ1 CLR o
-
CK
CLR

CLR

ES

fi'ig11ra 6.41

l' 1n1 soluci nar, vamos con iderar cada descida ele clock v ·ril'i ·11 1, 1
p 1rtir la ntrada série (ES), o nível de saída regislracl m aclil lll 111•11
1111 •l'ior. /\ íi un 6.42 apresenta os sinais ' de saída r sul ta nt t.:s dv:-.11•
p111· •sso, s ncl registrador inicialmente zerado p la r rma I ' 11<1 11 d 1
1 11l n1 ln ·I ar.

, ,,,, l /1 •11 , ., 1•1111.1,/,11 1 1 1 11111111/111 1

259
1 1
1 1

1
1
1
1
L
1
1
1
1 1
1 1
1 1
1 1
1 1
1 1
1 1

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1 1 1
1 1. 1
1 1 1

1º 2º 3º 4º 5º 6º (descidas de clock)
Figura 6.42
2 - Esquematize o circuito de um Registrador de Deslocamento de 4 bits, para
efetuar a operação de deslocamento à esquerda.
Este registrador pode ser estruturado pela simples troca da nomenclaturn
dos terminais de saída , fazendo o sistema deslocar a informação do bil
menos significativo Q 0 (LSB) para o bit m ais significativo Q 3 (MSB). Esl11
estrutura é vista na figura 6.43.

Q, ~
ES Do
ºº D, D2 02 D3

ô,
ºº Ci2 Q3

CK
CL~

Figura 6.43

260
6.4 Contadores
Contadores são circuitos digitais que variam os seus estados, sob o
·ornando de um clock, de acordo com uma seqüência predeterminad a. Sflo
utilizados principalmente para contagens diversas, divisão de freqüência ,
1ncclição de freqüência e tempo, geração de formas de onda e conversão cJ '
111alógico para digilaL
Basicamente, estes sistemas, sfto divididos em duas categoria s:
< 'ontadores Assíncronos e Síncronos.

<•.4.1 Contadore s Assíncrono s


São caracterizados por seus flip-flops funcionarem de man ·i1·11
1·,: íncrona (sem sincronismo), não tendo entradas clock em comum. Nesl lipn
ili· ·ircuito, a entrada clock se faz apenas no primeiro flip-flop, sendo as o ulrn s
d ·rivaclas das saídas elos blocos anteriores.
Vamos, a seguir, analisar os principais contadores assíncronos.

r1 .·l.l.l Contador de Pulsos


/\ principal característica de um contador de pulsos é apr ·se11l 11 1 111
111d:is, o s istema binário em seqüência.
Seu circuito básico apresenta um grupo ele 4 flip-flops cio lipo 'I' 1111 li
t\ 11·1,lr ·- IJscravo, os quais possuem a entrada T ou, no caso, J · I' il'11 11 11 l 1
11111•.i n:in 1 na saída Qf = Qa, a cada descida de clock.

/\e ntrada dos _pulsos se faz através da entrada clock do 1 ll ip ll11p,


1 111111 :is e ntradas clock dos flip-flops seguintes, conectadas ~1 s saídn.' () d11
11 111Tli vos antecessores conforme circuito visto na figura 6.44.
ºº 01 02 ( 1

02 T:1 CJ,
( 1< -
I(~ ('I ll ( ~ '11<( 1

( 11 < l '1'
/ • 1,1:11111 ,, li

261
Vamos fazer, inicialmente, com que todos os flip-flops assumam saídas
iguais a O, através da aplicação de um nível O à entrada clear. A cada descida
do pulso de clock, o '1 º flip -flop irá mudar ele estado, sendo esta troca aplicada
à entrada cio 2º flip-flop , fazendo com que este troque ele estado a cada descida
da saída Q0 , assim sucessivament e.
Vamos analisar este comportament o através da tabela 6.16.

(Estado inicial, imposto por CLR = 0)


(Após a 1-ª descida de clock: 0 ,=1)
1 o (Após a Zil descida: 0 0 = 0 e Q,=l , obtido pela descida de 0 0)
1 o (0,=1 e Q, permanece igual al)
o 1 o (Q,=0 ==> O.=O ==> 02=1)
o 1 o (Q,=l, 0 1 e 0 2 permanecem)
1 1 o (0,= 0 ==> Q,=1)
1 1 o (0,=l)
o o 1 (0,= 0 ==> O.=O ==> 0 2=0 ==> 0 3= 1)
o o 1 (0,= 1)
1 o 1 {0,=0 ==> 0 ,=l)
1 o {0,=1)
o 1 1 (0,=0 ==> 0, =0 ==> 0 2=1)
o 1 1 {0,= 1)
1 1 1 {0,=0 ==> Q,=l)
1 1 (0,= 1)
o o (0,=0 ==> 0 ,=0 ==> 0 2=0 ==> 0 3=0)

Tabela 6.16

Considerando Q0 corno bit menos significativo (LSB) e Q3 corno mui


significativo (MSB) , temos nas saídas o sistema binário em seqüência (0000 11
1111). Notamos ainda , que após a 16n descida ele clock, o contador irá reini · i111
a contagem. A figura 6.45 apresenta toda a seqüência obtida graficamcnlt , 1
partir da variação aplicada à entrada clock do sistema .

262
1o 2° 3° 4° 5° 6° 7° 8° 9° 10º 11 o 12° 13° 14° 15° 16° 17°
CLOCK

Qo
1 1 1 1 1 1
1 1 1 1 1 1
Ql o oi 1 1 1
o oi 1 1 1 o oi 1 1 1
o oi 1 1~
1 1 1 1
1 1 1 1
Qz o o o 1 1 1 1 1 o o o 1 1 1 1
~
1
o o o o o o o oiº'
1
1
1 1 1 º'
1 1 1 1 1
1
~
Q3

Figura 6.45

Analisando os gráficos, notamos que o período de Q 0 é o dobro d


p1·110 lo do clock, logo, a freq üência de Q0 será a metade da fre qüência do
1 l11d<, po is f = 1/T. Analisando a saída Q 1, veremos que seu período é o dobr

ili ( 11 e o quádruplo do clock, logo, sua freqü ência será a metade de Q 0 e um


q1111·10 ela freq üência do pulso de clock. Isto se estenderá sucessivamente aos
ili 11111is flip-flops. Assim sendo, podemos notar que uma das aplicações 1 >S
1 11111nd )rcs será a de dividir a freqüência de sinais (onda quadrada)
apli <lei os :1
111 l1 11 da clock. No caso deste contador, a divisão será por um número m(ill ip ln
11 ,N, ond e N é o número de flip-flops utilizados.

,, / 1. ,ontador de Década
<) ·onl aclo r ele década é o circuito que efetua a contag ·111 cm 11 í111t t'1'1 1
11111 ,, ,,,,. d' O a 9 111 ( 1O alga rismos). Isso significa acompan har a s qü '\ 11 ·i11 d11
111 11 •t> 1\ 'I 842 1 el 0000 até JOOI.
l111ra ·011 slruir cslc ir uil o, utili zamos o co nla clor ele pul s s, int ·rli ~ 11 11d 11
1 11 l1 11 d11 s ·I ·ar dos f'lip -nops.

1'11 1 1 qu : o ·onlad or 'Onl ' so rn ·nt · cl · O a <J , cl ' V - s' jo iar um nív ·I () 11 11
,,,, 11 111 1·k11r 11s.· i111 q11 · s11 rgir \ ·aso 1O ( 1O1 O , ou s •jn , 11 0 1() pul. ·o. ( >
11 111li> til- 111n eunl atlor cil' dt ·11d11 a:s ín ·1·01m · vi. ·10 na l'i /' ll r:t (1 , lei .

263
Q0 (LSB)

CLRQo

Figura 6.46
T emos , neste caso, a segui nte tabela da verda de:

1-ª ,-.-o o o o 1
2-ª
1
1
1
o o o 1 1
3-ª 1
1
o o 1 o 1
LjQ 1
1 o o 1 1 1
~
1
1 o 1 o o 1
6il
1
1
1
o 1 o 1 1
7-ª 1
1 o 1 1 o 1

1
1 o 1 1 1 1
9-ª 1
1
1 o o o 1
10ª- L__l
<f ___o
o___ o '1
T--õ"1 1
_____ _____ ___ /
o
Tab ela 6.17
ir o estad o 0 ll
Após a 10ª desci da ele clock , o conta dor tende a assum
a entrad a clear va i p:ini li
01 = l, Q2 =O, Q3 = l (1010 2), porém , neste i nsta nte,
a o es tad o O (00()())
zera ndo o co ntad or, ou sej a, fazen do com que assum
r inicia ndo a conta gem.
Urna outra for ma de obter o
mesm o clear ou reset no aso 1()111
te m li >arm )S np · 1111. '1
utiliz ando um a porta NE com m enos entrad as, co nsis
n si ·aso, z · rn 11 d11 1
e 0 1 nesta , pois só se rão iguai s a 1 s imult aneam ente
·edirn nlo.
saída s cio mesm o j ito. A fi gura 6.47 ilu slrn es t pro

'•' / /1/ // 1/1 / 11 , / , / / , // 11///1 li / l/i1111tl

264
0 0(1.SB) 01 02 03

01 02 T3 03
ºº Ti

CK

CLRQ1 Ki CLR Õ2 CLRQ3


CLROo

Figura 6.47
por 10
Este contad or poderá ser utiliza do como divisor de freqüê ncia
clock, pois possui 10 estado s de
p11 ra uma onda quadra da aplicad a à entrad a
11 ída.

r1 .·l.l .3 Conta dor Seqüe ncial de Oa n


Vimos no item anterio r, um contad or que faz a contag em de
O até 910.
1lil li;r.ando o mesmo proces so, podem os fazer um contad
or contar de O até um
11111 11 ro n qualqu er. Para isso, basta apenas verific
armos quais as saídas do
1 1111l :ido r para o caso seguin te a n,
coloca rmos estas saídas numa porta NE e à
11d11 desta ligarm os as entrad as clear dos flip-flo
ps .

Para exemp lificar, vamos elabor ar o circuit o de um contad or de O a 5 10


o estado 5,
l1 1t ' ' aso, deseja mos que o contad or recom ece a contag em após
1111 1· j:1 , passe para O todos os flip-flo ps.

N 'Slc caso, o estado seguin te a n será o 6, ocasio nando nas saídas: 2


Q =
1 t >1 1 0 = O (11 O). Quand o ocorre r então,
deverá haver um O nas entrad as
li 111 i1il •rli 1aclas, levand o o contad or a O. Devem os, para tanto, ter na entrad a
irão
l 1 111 11 ln NI ~, a li ia _,ão ele Q 2 e Q 1, pois irn seqüên cia da contag em, estas
110. A figura 6.48 mostra o
1 1111 111 11 ív ·is 1 s imulla n am enle ape nas no caso
111 11111111 ss im ·o nf"i •urrid o.

11111 ' '''/'• "'' l / /111i/1111 \' 1 ''"'''"'' '' \ ()

265
Q~LSB) QI Q2

To Qo T1 Ql T2 Q2

CK

CLROo CLRÕ1 CLRÕ2

Figura 6.48

No circuito, utilizamos somente 3 flip-flops, pois são suficientes parn


3 .
contarmos de O a 7 10 (2 = 8).

6.4.1.4 Contadores Assíncronos Decrescentes


Como vimos no item 6.4, os contadores se dividem em síncronos l'
assíncronos . Esta classificação é feita de acordo com a operação do clock d11
sistema . ..
Os contadores podem também ser classificados pelo tipo de contag •111
que executam, ou seja, se executam contagem crescente ou decrescente. A cst ·
contadores damos os nomes de contadores crescentes e contadon·
decrescentes respectivamente.
Os contadores vistos até aqui são contadores crescentes, pois contam 11

números progressivamente de O a n.
Vamos estudar, agora, os contadores que efetuam a c nt11 p1·111
decrescente. Esta, é vista na tabela 6.18.

15 1 1 1
14 1 1 o
13 o
12 o ()

266
11 1 o 1 1
10 1 o 1 o
9 1 o o 1
8 1 o o o
7 o 1 1 1
6 o 1 1 o
5 o 1 o 1
4 o 1 o o
3 o o 1 1
2 o o 1 o
1 o o o 1
o o o o o
'f'rl/J ''ª 6. 18
·ircuito qu e efe tu a a contagem decr s " nl ·~o 11 11·11
11 111 11 111 11111 1p11
111 11 1 ·o nlagem cresce nte, com a única difcr n: a d · l '
·1rni 111 111 • .t · 111!11 tl11
11111 11.1 1. · 0 11 , Q 1, Q 2 e Q 3 , sendo o termin al
ll • () hil lll l ' ll ll 111 111l1 111 li
li 11111•, 11 ol ar, p la labela da ve rd ade, qu e a co nl:i' ·111 dt1 ·
1 1 ·~1v1 11!1 111tl 1 111 111
p11 11 ·11111pl rn cnl o el a co ntage m cresce nte. Ass im s ' ndo,
o c i11 ·111l111 1 1' 111 111
111 111.•11>.

Oo(LSl3)
( ~

1 1
i e· ( o

l
L!___ ___( 'l l(CJ11

Ili
I 1•111 r1 ri /1>

267
O estado inicial (1111) pode ser obtido pela aplicação de nível O na
entrada IN, que irá zerar todos os flip-flo ps nas saídas Q, porém irá impor
níveis 1 nas saídas Q .
Um outro modo de montar um contado r decresc ente é injetand o nas
entrada s clock dos flip -flops , as saídas comple mentare s como é mostrad
o na
figura 6.50.

T0 PR Oo
CK

1 ~--+-~~~~~-+~~~~
~-+~~~~~--'

F igura 6.50

Neste circuito , os clocks dos flip-flops são, respectivamente, Q , Q 1


0 1
Q 2 , logo Q 1, Q2 e Q 3 irão trocar de estado nas subidas de Q , Q e (.>
0 1 .
respectivamen te (descidas de Q 0 , Q 1 e Q 2 ), originando a conta
•t· 11 1
decrescente. O estado inicial pode ser obtido pela passagem da entrada PR
p111 .1
O, estabelecendo nível 1 à saída de todos os flip-flops. A figura 6.51 mo.·
11 1
todas as formas de onda do sistema , desde a aplicação de uma onda quadrad
1 11
entrada clock.
1o 2° 3° 4° 5° 6° 7° 8° 9° 10° 11 o 12º 13° 14° 15º 16º 17"
CLOCK

QO
1 1 1 1
1 1 1 1
Ql 1 1!010 1 1 1!01 o 1 1 jo ol 1 1 o
1 1 o 1
1 1
1 1
Q2 1 1 1 11o o o o 1 1 1 1 1 0,0, o o

:~ 1 1 1 1 1 o o o o o o ()

Vi~ 11 m 6 .. I

1 (, J /, ,,,, 1111, ,/1 1 /, r1, 1111 11 1111•11,i/

268
(J.4.1.5 Conta dor Assín crono Crescente/Decrescente
Podemos construir um contador que execute a contag em
crescente ou
dl' ·resce nte. Para isso , utilizamos uma variável de controle que
quando assume
1, raz o circuito executar contagem crescente e quando
assume O, faz a
11l11lagem decrescente. Este circuito é mostrado na figura 6.52.
Qo (LSB)
Q.

Q,
Ck

Figura 6.52

Notamos que, no circuito, quando o contro le X estiver em


1, as saídas
11 11 , ( 1 e Q 2 estarão bloqueadas, fazendo com que entrem
as saídas Q0 , Q1 e
1111 s entradas clock dos flip-flops respec tivam ente. Isto fará
com que o
111 11dnr co nte crescentemente.
( uando o controle X estiver em O, a situaç ão inverter-se-
á e, por
11 11 11•p,11i11 1e, o contador contará decrescentemente.
No tamos , ainda , que Q 0 será a saída do bit menos significativo
(LSB) .
> ·o ntado r cresce nte/de cresce nte é també
m denominado Up/Down
1mil 1·1·, q 11 e é o termo designativo em inglês .

I / ,(1 Kr rcícios Resol vidos


1

1 .q11 ·1nalize, uti li za ndo flip-flop JK mestre -escravo, um contad


or para
l1 11lt11 lll 11r ·01110 diviso r de freqüência por 5. Esboc e as forma
s de onda da
1111.idn · sí1Ída para tal finalidade.
1'11 1.i t•l't•l11ar a clivi sã ele freqüência por 5, neces sitamo s
elabor ar um
111 11 1dm d · O a LI 111 (5 estados de aída). Sendo o caso 5 conve
rtido em
lil111111l igual n 1O1 , si co nlaclor necessita ele apenas
3 Flip-flops,
li 1 L1 11dll, p11rn :t vo lla a O, apli ar os 2 díg itos i )uais a
1 a uma porta NE
l 1 1il11 11• 1·11lrncl11,· ·I ·nr, poi s, 'S I ·s va i r:í > 1 si11111
1
llan amc nl p la
11111111 1111 11·1 1111 .·1·qii •11 ·i11 d · 1 bii s. O ·011l 11dor :i .'.' i111 li sposlo
, ~ vis lo 11 :1
li 111 11 l1, 1,

269
Qo Ql Q2(S)
1
Jo Qo Jl QI J2 Q2

CK
(E)

l\i CLR Ôo Ki CLR Ô1 ~ CLR Ô2

Figura 6.53
A forma de onda de entrada (E) é aplicada à entrada clock do prim 111 1
flip-flop , sendo obtida através cio terminal Q2 do último flip-flop . Est11
formas de onda são vistas na figura 6.54.
Caso: oool 1
0011 0101 0111 1001000
t 1 1 1
I

Ck

Figura 6.54

Notamo s pela figura , que embora a forma de onda do Q2 nfto .1 1t


simétric a, o seu período será 5 vezes maior em relação à apl i ·acl 11 1 111
clock.
2 - Elabore um contador decresce nte de 7 10 a O. O circuito deve poss11i1 111
terminal que, quando aterrado , estabele ce o caso inicial.
Este circuito pode ser obtido por 3 flip-fl ops (11 J a 000), Sl'11d11 1
entradas clock do 2º e 3Q blocos acionada s pelas :aídas das a11t1·111111
Para estabele cer o caso inicial, basta i11t rli lé\rm 0 ..; as nlrad ns pn ,, t ili
flip-flop s. O circuilo, confi >itr:ido ·orn f'lip-flops .l i 111 '.'fl'l'•í'.:t' tll ••
visto na fi rurn 6.55 .

70 , ,, /Ili"''' ,,, / /, ,,, ,,,, 11 /1 111111/

270
1--.~~~~~~~-+-~~~~~~---'

l'igura 6.55

h, 1.2 Contadores Síncronos


l ~stes contadores possuem entradas clock curto-circuitadas, 11 svj;1, 11
' l1H'k ·nlra em todos os flip-flops simultaneamente, fazendo todos atu:ir ·111 d1
111111111 sincronizada.
Para que haja mudanças de estado, devemos entfl.o •sl11 d11 1 11
111 11portamento das entradas J e K dos vários flip-flops, para que t '11'1 :11111 1. 1111.
11d,1. ', :1s seqüências desejadas.
Para estudarmos os contadores síncronos devemos s mpr · v. ('1t'v1·1 1
1il11 111 ela verdade, esludando quais devem ser as entradas J e K dos v 11 io , 11 p
111111 '• p:1r:1 que estes assumam o estado seguinte. Para isso, v:1111os 111il1 1111 1
1111 111 dn v rclade cio fJip-flop JK:
.J K Qt'
() o a (rnanlém o eslaclo)
() () (fixa O)
() (fixa 1)

í1 inv •rt · o •stado

p 1iti1 ck sl11 t11lwl11 co 11.•t1111111os 01!11'1 1, 1\• l11 ·io11:i 11dn n.· ·.· tndo. ck 1. 11d 1
1111 111.1•, l 1· 1':

271
1) o o o X

2) o ·1 1 X

3) 1 o X 1

4) 1 1 X o
Tabela 6.20
Vam os, a seguir, analisa r cada caso:
1) Se o flip-flo p esti ver em O (Qa = O) e quise rm os que o estado a st·1
assumid o seja O (Qf = O), podemo s tanto manter o estado do f lip
fl op (J = O, K = O e:> Qf = Qa), como fixar O (J = O, K = 1 e:> QI'
O), logo, se J =O e K =X, teremos a passage m de Qa = O para Qf'
O.
2) Se o flip-fl op estiver em O (Qa = O) e quiserm os que o estado a st·1
assumid o seja 1 (Qf = 1), podemo s tanto inverte r o estado (J = 1, 1
= 1 e:> Qf = Qa ), como fixarmo s 1 (J = J, K = O e:> Qf = 1), logo, :.1
J = J e K = X, teremos a passage m de Qa = O para Qf = 1.
3) Quando o flip-flo p estiver cm 1 (Qa = 1) e quiserm os qu e ele
para O (Qf = O), podemo s inverte r o estado (J = 1, K = 1 e:> 1
Qa ) ou fixar O (J = O, K = 1 e:> Qf = O), logo, se J = X e K
terem os a passage m de Qa = 1 para Qf = O.
4) Quando o flip-flo p estiver em 1 (Qa = 1) e quiserm os qu · 1 li
perman eça em 1 (Qf = l), podemo s manter o estad o (J = O, K - () '
Qf = Qa) ou fixarmo s 1 (J = 1, K = O e:> Qf = 1), logo, se .J = t 1
= O, teremos a pa. sagem ele Qa = 1 para Qf = 1.
De posse dos resultad os das entrada s J e K cios flip-flo ps p111 1
1
efetuam os as simplif icações e 1110 111 111111
seqü ência desejad a, obtidos ela tabela,
um circuito combin acional que em função elas saídas elos flip-fl ops iní
11 111 11

nestas entrad as para process ar as mudanç as ele estado.


Generic amente , um contado r síncron o possui o esq uema v is lo 11 :1 111• 111
G.56 .

.l 7 1 / /1 1111'///11 \ i/1 • / /1•11 d 11/i 11 /l /1 •1111/

272
º" º"·' Q, (j,,

JN QN JN·I QN.! Q, Jo Qo

!<,, QN K,,., QN.J Q, Ko Cio


CK

Figura 6.56

Nos próximos itens, vamos, a título de exemplo, efetuar projcl s dt·


11111l ndores síncronos para gerar seqüências conhecidas ou de rancl t•
1plit-a biliclacle na prática.

'' 1. . / Contador Síncrono Gerador de Código Binário de 4 Bits


Para gera1mos esse código, necessitamos ele 4 flip-flops JK mestre-esc ravo, rn1
1, 11111rlip-flop para cada bit elo código. A tabela 6.21 apresenta a seqüência 1 rc p )!4111 .

o o o o ~--..,
2 o o o 1
:~ o o 1 o
11.il o o 1 1
!)<\ o 1. o o
(> \ o 1 o 1
'/l\ o 1 1 o
Hll o 1 1 1
1)1\ 1 o o o
o o 1
o 1 o
o J
J
1 o 1

()

I i/11'/11 (1 , '!

11111 / /1111, "'' 11111111,/1111 11 , , f 1111111rl1•11 \

273
Esta tabela apresenta a sequencia que as saídas dos flip -flops devem
assumir em função da presença de pulsos de clock. Para o projeto, devemos
estudar, para cad a caso, o comportament o das entradas J e K dos flip-flops e
levantar o circuito necessário para gerar a seqüência.
Vamos supor qu e ao ligarmos o contador, ele assuma o seguinte es tado
inicial:
03 Oo
o o o o
Ele deverá, após o lº pulso de clock, passar para o es tado seguinte:

~' ~' ~' ~"


1 1 1

Sob a presença do 1Q pul so de clock, temos:


e) O:i : estava em O, deve passar para O, logo, antes cio l 9 pulso ck
clock, elevemos ter as seguintes entradas neste flip-flop: J 3 = O e 1 1

= X (J =·O e K = X e:> Oa = O passa para Of = O).


e) 0 2 : caso aná logo a 0 3 , logo J2 = Oe K2 = X.
e) 0 1: idem, logo, .T1 =O e K 1 = X.
e) 0 0 : estava em O, após o l º pulso ele clock deve mudar para l , logo anl1 •
do 19 pulso ele clock, devemos ter as seguintes entradas neste flip-1'11111
.T o= 1 e K 0 = X (.T = 1 e K = X e:> Oa =O passa para Of = l).
Podemos, a partir da análise, escrever a primeira linha ela tabe la d 11
verdad e.

.lo l'u

o o o o O X O X O X
o o o l
O contador es tá, agora, no estado:

02 Oo
o o o

l /111111111• ,/, / /, "''"'' '' , ,,,,,,,,,

274
E deve, após o 2Q pulso de cfock, passar para:

Oo
o o 1 o
Vamos, então, analisar as entradas J e K para este caso:
e) 0 3: estava em O e deve perman ecer em O, logo, antes do 2'2 pulso cl '
clock, devemos ter a seguinte situação de entrada: J 3 = O e K 3 = X
e) 0 2 : possui caso análogo a 0 3 , logo J2 = Oe K2 = X.
e) 0 1: estava em O e deve passar para 1, logo, antes do 2º pulso d ·
clock, devemos ter a seguinte situação de entrada no flip -flop: .1 1 =
1 e K 1 =X.
i=:> 0 0 : estava em 1 e eleve passar para O, logo antes do 2º pulso dt·
clock, devemos ter a seguinte situação de entrada: J 0 = X e K 0 = 1 .
Podemos, a partir disso, escrever a segunda linha ela tabela da vercl;1d ·:

o o 1 o
Pnr:1 fi xa rmos melhor o procedimento, vamos anali s:ir 111 11i., 11111 11
111L 111 ·11 do ·o ntaclor, ou seja, após a descida do 3Q pulso de clock, a p 111-.:. 1/' ' 111
11' 1.i tln _ p ·1ra o es tado 3:

OJ 0 2 01 011

,• •111 <1 0 .... () o o


1 .llldll 3 () ()

() 1 : vni dl· () 1):11'11 () I ~ .1 , = () .1 1

( ., 11 i dv () p 111 11 () 1 ,I • () l ' 1\ ••
( l1 ' \1 111 d1 • 1111 1 1 1 1 '' 11 I' l'- 1 (1

( >11 1 I li th li 111111 1 ' 111 I' 1 li

/ /t 1 / /111 /111 1 1 //1 11/1 111

275
A tabela da verdade, até a terceira linha, será:

1" o o o o o X o X o X 1 X
2n o o o 1 o X o X 1 X X
3" o o 1 o o X o X X o 1 X
o o l 1
Utilizando o mesmo procedimento para os outros casos, obtemos a tabela
completa:

2" o o o 1 o X o X 1 X
3u o o 1. o o X o X X o 1
4u o o l 1 o X 1 X X 1
5ª o 1 o o o X X o o X 1
6" o l o 1 o X X o 1 X X
7" o 1 1 o o X X o X o 1
8" o 1 1 1 1 X X 1 X 1 X
9" 1 o o o X o o X o X
10" 1 o o 1 X o o X 1 X X
11n 1 o 1 o X o o X .X o
12" 1 o 1 1 X o 1 X X
13ª 1 1 o o X o X o o X
14ª 1 1 o 1 X o X o X
lY 1 1 1 o X o X () ()
, ---- --- ------ - ,
1Gn '· · .~ 1 1
·--- ----- ------1 .: X X

To! ela 6. --

7,. 1111111,,,,,,1/1 / /1 /111//111/ /1 111111/

276
Notamos qu e, no projeto, o es tado O foi cons iderado após o estad ( 1 ,
1ois ao final, o contador deve reiniciar a contagem.
Para obter as expressões de J 3 , K 3 , 12, K 2 , Ji, K 1, J0 e K 0 , simpl iíi ·n cl m ,
vamos utilizar diagramas de Veitch-Karnaugh:

- -
Ql Ql Ql Ql
o o o o X X X X
Ci2 Q.
ºª o o 1(}i1 o ºª X X
.-~

'xi1 X
-
1
1 1 02 1 1 ( :
X X 1X 1 X o o ll) o
Q3
\ .... -'
Q3
X X X X Q2 o o o o <J,
Qo Cio -
ºº (a) ºº ºº
{b)
li

.! 3 = 0 2 0 1 Oo K3 = 0 2 0 1Oo
:. 13 = K3 = 0 2 01 Oo

X X '1 x i1 X o o l1
1
;l
1
(J1 1 - - 1 - -1-,1-M-,---+--
o I 11
,_ ) o X X

( ') {d)
, , ( 1 ( o

.1.
l •'1,1:11n1
J' 1

ri. I (11111 ·11 ·)


( 1 ºº

277
01 01 01 01
o (Í-- --x) X
Q2 X rx-- --1') o Q2
ct 1 1
1
Q3 1 1
1
o li
1
X•1 X X lx
1
1 1
1
o
02 o 02
1 1 1 1
o 11 XI1 X X :x 1 1
1
1 1 1 1
Q, 1 03
o l,1__ __X 11/ X 02 X
1
1X
'--
__1 11
/ o 02
~ Oo Qo ~
(e}
ºº ºº
(f}

J, = ªº
:. J, = Ki'= Oo

Ko:
01 01 01 01
1 X X 1 X 1 1 X
ct Q2 Q3 Q2
1 X X 1 X 1 1 X

1
02 X
02
1 X X X 1 1
Q, 03
1 X X 1 02 X 1 1 X 02
~
ºº ºº
(g}
ºº ºº ºº
(h)

Jo = 1 Ko = 1
:. l o = Ko = 1
Figura 6.57

O circuito completo deste contador é visto na figura 6.58.


r. (l.SB)
""' Q, Q2

Jo Q,, J, Q, J2 Q2 J3 o..

Ko Õo K, Ql Ri Õ2 K3 Q3

CK

Figura 6.58

278 Elementos de Eletrônica Digital

278
As entradas clear e preset dos flip-flops poderiam, da mesma forma que
~o contadores assíncronos, ser utilizadas para estabelecer o caso inicial, zerar
contador, ou ainda, fixar qualquer caso no decorrer da contagem.

6.4.2.2 Contador de Década


Vamos construir um contador de década síncrono. Para isso, utilizaremos
mesmo processo já visto.
Primeiramente, vamos verificar o comportamento das entradas J e K:
. - Si
. .Q:l ~2 . ~1 c;Qoi J;;;;J3 ,;, H 'K3
... ' "· ....
,, .
Ji>· 'K2 ifF,: ;c. K1 ' ' .;:;;~, :JJ:Oi~~ ~ Ko
r . .... o o o o o X o X o X 1 X
o o o 1 o X o X 1 X X 1
o o 1 o o X o X X o 1 X
o o 1 1 o X 1 X X 1 X 1
o 1 o o o X X o o X 1 X
o 1 o 1 o X X o 1 X X 1
o 1 1 o o X X o X o 1 X
o 1 1 1 1 X X 1 X 1 X 1
1 o o o X o o X o X 1 X
1 o o 1 X 1 o X o X X 1
Tabela 6.23
- upondo conseguir o estado inicial através das entradas clear, vamos
nsiderar os estados não pertencentes à seqüência como irrelevantes.
: amos, agora, transpor os casos para os diagramas e simplificar:

01 Ql 01 Ql
,,.-- --,
<t
o o o Q o X rx X '1 X Q
<t 1 1

o (1\ x:
1
1 1 o
1
o 1 1
X IX
1
X
1
1 1 Q 1 1 Q
X X ,_
1X1
1 _..J X X IX
l
XI
!
X
Oa Oa 1
X X X X 'ô2 o l1, __
1 __X),,. X 02
Cio Qo Cio Qo Qo Qo
(b)

Flip-Flop, Registradores e Contadores 279

279
01 Ql 01 QI
o o f11)1 o Q X X (x~ X
Q, 1 1 Õ2
Q,
1 1 1 1
X X i Xi X o o 1 1 1 o
! 1
1 1 Q 1 1 Q
X X i Xi X X X i X 1 X
1 1 1 1
°-3 °-3 1 1
o o l,_,,
xl X Q X X ,_,,
\ X I X Q

Õo Qo Õo Õo Qo Õo
(e) (d)

01 QI 01 Ql

Q,
o ~--
11
1
--x)
1
X
Õ2 Q,
X r-x-
1
--,
1 '
!
o Õ2
o ,__ __,,
1
11 X I
1
X X
1
'X 1 :
1
o
1 1
Q2 1 Q2
X X X X X :x
1
XI
1
1
X
°-3 °-3 1 1
o o X X 62 X IX __x) X 62
'--
Õo Qo Õo Õo Qo Õo
(e) (f)

Ko:
O, Ql o, QI
1 X X 1 X X
Q, õ Q,
1 1
õ
1 X X 1 X 1 1 X
Q Q
X X X X X X X X
Q3 °-3
1 X X X Q X 1 X X Q
Õo Qo Õo Õo Oo Õo
(g) (h)

l o= 1 Ko = 1
F igura 6.59

280 Elementos de Eletrônica Digital

280
Vamos, mediante as expressões obtidas, esquematizar o circuito do
ontador de década síncrono:
Q,

l<o CLRÕo

~~~~~~
CK --<>--~~~~~-+~~~~~~---

Figura 6.60

6.4.2.3 Contador Gerador de uma Seqüência Qualquer


Podemos construir um contador que gere uma seqüência qualquer. Para
isso, basta estabelecermos a seqüência e seguirmos o método já conhecido , ou
eja, o da determinação das entradas J e K. Os estados que não fizerem parte da
eqüência deverão ser considerados como condições irrelevantes, ou ser
encadeados objetivando atingir o estado inicial.
Para exemplificarmos, vamos construir um contador que gere a seguinte
eqüência: O e:> 1 e:> 2 e:> 3 e:> 10 e:> 13 e:> O.
O loop que o contador deve efetuar para acompanhar a seqüência é visto
no diagrama de estados visto na figura 6.61.

Figura 6.61

Notamos que os estados que não pertencem à seqüência são: 4, 5, 6, 7, 8,


9, 11, 12, 14 e 15. Vamos fazer, então, com que o contador, estando no estado
4, após o pulso de clock, vá para o estado 5, deste para o 6 e assim
sucessivamente, até que do estado 15 vá para O que inicia a seqüência .
Esquematicamente, temos:

Füp-Flop, Registrado res e Contadores 281

281
Figura 6.62
Notamos que este contador, na pior das hipóteses (no estado 4), irá entrar
no loop da seqüência após o 10º pulso de clock.
Vamos, agora, montar a tabela da verdade:
'wÊtados 1<Q 3 Qz Qi +,~Q'o ,, :.c~3 Ks .Jz Kz !iJi Ki ' Jo ·'!\o
@ OOOOOXOXOXlX
CD o o o
1 OXOXlXXl
@O O 1 O OXOXXOlX
@
~--
0011 lXOXXOXl
\illP.
..... ------------ - - 1..--- - - -- - - L...-- - - - - ......

1 O 1 O
@)--- --õ--1--õ--õ-- -o- x- -x- -õ--õ -x 1- x
o estado 3 antecede o 10 )

@O 1O1 OXXOlXXl
@O 11 O OXXOXOlX
(j) O l l l lXXlXlXl
@ 1 O O O XOOXOXlX
@ 1OO1 XOOXlXXO
(tíl\ ___ -l--Õ--l--l- ~-e?t;d;-9 a~Íec;de '";11-- -)
~,,

_ @~--~~l~--~----~-----~-= -~1-~-J_l-f_~Tf_TT_ll_J_~
\ ií3\ 1 1 O 1 o estado 10 antecede o 13 )

-~~~-T~-~~~~--T-~I~Ia~I:JYJ~I~
\ i14\ 1 1 1 O .o estado 12 antecede o 14 )
--®----~~-l-_-_-~----~--~-~~ -~1~-J_~-f_lT§_l-;_1~-J)
\~ O O O O o estado 13 antecede o O )

-1---_~T_II~~~ ~l~IatKlil~I~
\~ O O O O o estado 15 antecede o O )
- ---~-----------·--T--~--~--.---~--~--r-

Tabela 6.24

282 Elementos de Eletrônica Digital

282
Vamos, agora, mediante a utilização dos diagramas, obter as expressões
simplificadas das entradas J e K dos flip-flops:

Ql Ql Ql Ql
o o r'1'
1 1 o o X X X X
02
03 1
1 ~ --,
l /--

o o 11 1
1 1
1
o X rx
1
Xl
1
X

1 1 Q 1 1 Q2
X X l
i
Xi
1
X o l1
'--
__1..,J o
~ Q3
X X

XI
l,_/
1
X Q o o o o -Q2
Qo Qo
ºº (a)
ºº ºº (b)
ºº
,,

..
-
Ql Ql 01 Ql
I \
o o o o 02
X X 1X1 X
02
~ ~ 1 1
1 1
X X X X o o l1 l1 o
1

Q2 Q2
X X [ X
/ ~--,

Xl o p
/

1
11
1
o
1 1
Q3 1 1 ~ 1 1
o o l1
'--
__1,,J Q2 X lx ~~
'--
X Q2
Qo
ºº Qo
(e)
ºº ºº (d)
ºº
12= 0 30 1 Kz = 0 30 0 + 01 Oo
Figura 6.63 (parte)

Flip -Flop, Registradores e Contadores 283

283
-1 QI Ql
Q1 1 IQ1
o 11
v·-- x-1 X X X o o 02
Õ:i r--- __ ,..I Q Q3
1 1
IX
--,
,,.--
11 o
o l 1 __X....J X X
1 1 Q
'-- _g 1
-- --- __,1
l,~- li o
-- --~) o
Q3
X
,.-- -- ....
ex= - ~
X
--- ---- -- ....
o 1f 1 X~1 X Q .... __ X
(x- 1 l} Q
--- ---- r----
Oo 1
1
Qo 11 Qo Qo Qo
(e}
ºº (f}

11 = Oo 0 3 + ºº 02 + 0 3 02 ºº K1= 02 Oo + 03 02

11 = Oo (Q3 + 0 2) + Õo (03 0 2)

11 = Oo ( 0 30 2 ) + ºº (03 0 2)
J 1 = Oo © (03 0 2)

Ko:
-
1 Ql Ql 1 QI Ql
1,-- ----
r,1 X 7x 1---:'\1
1).
02
,,. --
(X 1
;,--
f 1 xi 1 02
Õ:i 1 -- r+--- --- 1 Os 1 1
1

l, 1__ X IX
1 1
II
t,.x-- ---- +-r--- - - 1
1 1 1 _;, x
~--- ---1 Q2 1'-- ---- U--- Q2
1 1
o X IX li1 , __ ----
(X 1 : 1 _...
H---
X!1
1
~
~
(1
--- ---- +--
X, __ IX
--1)1
02 X o 1\~- _y' -0 2
1

1 --- 1
:ºº ºº
(g}
Od
ºº (h)
Qo
ºº
Jo = 0 3 + 0 2 + 01 Ko = 0 3 + 0 2 + 01
Figura 6.63
O circuito obtido das expressões é visto na figura 6.64.

284 Elementos de Eletrônica Digital

284
Q,

rr==;=D-- Jo o. _ J, Q, ~ r : D - J, Q,
~ lrÜ" J3 ~J_
r<> r<i> r<I> rei>
- o
f=L/ ,___ Ko o. lrD Q, -;D- ,___ K, Q, ~
°'1
-K, K,

CK

T T

Ln.dJ QJ
-{
-{

Figura 6.64

6.4.2.4 Contador de Anel


Este contador, . também conhecido em inglês como Ring Counter, irá
gerar a seqüência da tabela 6.25.

' -- . o
o
o
o
o
1
1
o
o 1 o o
·- -- -- 1 o o o
Tabela 6.25
\j
Vamos levantar, de modo análogo aos anteriores, o comportamento das
entradas J e K, perante a seqüência apresentada. Para isso, montamos a tabela
da verdade:

·-. - . o o 1 o
o
o
X
X
o
1
X
X
1
X
X
1
X
o
1
X
o 1 o o 1 X X 1 o X o X
1 o .o o X 1 o X o X 1 X
Tabela 6.26

Flip-Flop, Registradores e Contadores 285

285
Se obtivermos o estado inicial através das entradas preset e clear,
faremos o contador permanecer sempre no loop da seqüência, logo, os outros
estados tornar-se-ão irrelevantes. Podemos, então, transcrever a tabela da
verdade para os diagramas:

Ql 01 1 Ql Q,
1 1

Q.,
X o X o G2 , __
lx X X X)
G2
---·- ~- --
Q., - - -- --- __/

11
/ -
X X - x\ X X X X
l 1
1 02 1 02
\~_ X
---- X
---
XI X X X X
--"
Qi Qi ---- --- --,
X X X X G2 (Í- X X XI G2
1 1

Go Go Go Go'
ºº
(a)
1

(b)
ºº
1111"1
1 1•1
1~111
1 11!111 * Embora pudéssemos ligar a entrada K3 em 1 (agrupamento máximo),
podemos também ligá-la à saída 0 2 (agrupamento da oitava 0 2 ).

1 :~ 1•1

1 1'11111. J2:
"H ~:
1 1 111 Q, 01 Q, 01
/--
-1--1 / -- '-- ...
11~ 111 X o IX IX X~ X X
1
Q., l 1 Q Q., l 1 Q
1 1 1
X X l1 x xi1 l1 1 XI
1 X X

X X l1 x X 1'
1 o lx x 1i
1
X
o
X
1 1! 1
Qi 1 Qi 1
o X
l-~- __X I G2
/
1
lx xJ X X G2
'"-- --"
Go Go Go Go
ºº
(e) (d)
ºº
Figura 6.65 (Parte)

286 Elementos de Eletrônica. Digital

286
-
Q, Q, Q, Q,
X
,. ·--
f1
-
x'i X Q
-- --,
XI
1
X X
(Í·-
1
-
Q
Q3 1 1 ~
o 1lx
1
XI
1

!
X x'11
1
X X :x
1

1
1 Q2 Q2
X
1
IX
1
x :1 X xi1 X X lx
1
~ 1 i Q3 1 1
.... __
o tx XI X Q2 X' X X ~X _ --·
.... Õ2
~--/ ·-- ,..._..../

ºº Qo
(e)
ºº ºº Qo

(f)
ºº

- -
01 01 Ql Ql
X X X o G:i2
r-x- ---- ---- 1 X
,..._ x '1
G:i2
~ 1 1
Õ:i
1 1

---- __ ....
o X X X ~! __ ----
X X xi /

r-x-
1
- --- ---- ,.._x1 02
X X
1
X X X X
Q2

Q3 1 1 ~ -
X __X)
~L- ---
X
---- .... 0 2 X X X X 02
Cio Cio Cio Cio
ºº
(g)
ºº
(h)

* K2, K1 e Ko, análogos a K3•


Figura 6.65

Após obter as expressões, vamos esquematizar o circuito do contador em


anel:

Flip-Flop, Registradores e Contadores 287

287
KoCLROa

CK ~-+~~~~~.__~~~~--~~~~~~

Figura 6.66

6.4.2.5 Contador Johnson


O circuito do contador Johnson é visto na figura 6.67.

CK~-+-~~~~+--~~~~..._~~~-.~~~~~

Figura 6.67
Podemos notar que, sendo o estado inicial O, nas entradas J 0 e K 0 teremos
1 e O respectivamente. Logo após o 1º pulso de clock, o contador irá apresentar
o seguinte estado:

~' ~' ~' ~' ~·


1 1 1 1

Esta realimentação (J0 = Q 4 e K0 = Q 4) irá fazer com que o contador


execute a seqüência do código Johnson sucessivamente, em função dos pulsos
de clock, conforme a tabela:

288 Elementos de Eletrônica Digital

288
~:' -- ,,., ,,,,,. ,.
,, Clocktt
"
' Q4 ' QJ;A•• Qi Q, Jlo"'
1º o o o o o
2º o o o o 1
3º o o o 1 1
4º o o 1 1 1
5º o 1 1 1 1
6º 1 1 1 1 1
7º 1 1 1 1 o
8º 1 1 1 o o
9º 1 1 o o o
10º 1 o o o o
o o o o o
Tabela 6.27
Após o 5º pulso de clock, notamos que a saída Q 4 torna-se 1, logo, Q 4 =
O. Isso fará com que as entradas J0 e Ko fiquem iguais a O e 1 respectivamente,
gerando a continuação da seqüência vista na tabela 6.27.
Para forçar o contador a iniciar no estado O, podemo , logo de início,
zerar o contador, ou seja, aplicar uma descida de pulso nas entradas clear de
todos os flip-flops do circuito, podendo estas ser interligadas.

6.4.2.6 Exercícios Resolvidos


1 - Projete um contador síncrono de 3 bits efetuar a contagem crescente (X =
O e> O a 7IO), ou decrescente (X= 1 e> 7 10 a O), através de uma variável
de controle X.
Os contadores síncronos crescentes e decrescentes são casos particulares
dos contadores geradores de seqüências quaisquer. A única diferença será
a introdução da variável X, que quando estiver em O, fará com que o
contador efetue a contagem crescente, e quando estiver em 1, efetue a
contagem decrescente. A tabela 6.28 apresenta a seqüência proposta.

Flip -Flop, Registradores e Contadores 289

289
•i
X Q~. Qi Qo
o o o o•· ····:o
o o ·o 1 :1
o o 1 o :2
Contagem
o o 1 1 :3
Crescente o 1 o o :4
o 1 o 1 :s
o 1 1 o :6
o 1 1 1 .. ....: 7
1 1 1 1 +· · ···; 7
1 1 1 o :6
1 1 o 1 :s
Contagem 1 1 o o :4
Decrescente 1 o 1 1 :3
1 o 1 o :2
1 o o 1 :1
1 o o o .... ... : o
Tabela 6.28

Vamos, inicialmente, estudar o comportamento das entradas JK:

O X O X 1 X
o o o 1 O X 1 X X 1
o o 1 o O X X O 1 X
o o 1 1 1 X X 1 X 1
o 1 o o X O O X 1 X
o 1 o 1 X O 1 X X 1
o 1 1 o X O X O 1 X
o '·· 1 1 1 X 1 X 1 X 1
1 ..... 1 1 1 X O X O X 1
1 1 1 o X O X 1 1 X
1 1 o 1 X O O X X 1
1 1 o o X 1 1 X 1 X
1 o 1 1 O X X O X 1
1 o 1 o O X X 1 1 X
1 o o 1 O X O X X 1
1 ... o o o 1 X 1 X 1 X
Tabela 6.29

290 Elementos de Eletrônica Digital

290
A seguir, vamos simplificar o circuito das entradas J e K dos flip-flops ,
através dos diagramas de Veitch-Karnaugh:
h: ~:

x O O (i"i o X X (x'
t-----t~-t-~
,
1
-t-i,f----+-
x t-----t~--r-~,
1 i--t1,i-----r--
X X l...X) X
_ o o l...l_) o
(x'
1 1 X X X o o o
X r r
1 11
l..__/ o o o X X X

(a)J2=XQ 1Q 0 + XQ10 o

J1:
Ql G1 G1 Ql
/- --, ,,_- --,
x o 11
1
X'
1
X
Q x X IX
1
1 '1
1
o Q
1 1
o ~l... __ X1
1
X X
~~- --"'
11
1 o
--"' Q Q
-- --1...\
o X (X
,,.-- -- --- --x--,
X o (1
,,.-- --
1 1
1 1 1 1
X 1 X
__1,,J o X (, X__ Õ2 xJ o l, __
-- -- __,, X 1 Õ2
--
Go Go Go Go Go Go
(e) J 1 = X Q0 + X Q0 (d) K 1 = X Q0 + X Oo
: . J 1=K1 =X EEl Oo

Ko:
QI QI Ql Ql

1 X X 1 X 1 1 X
x 02 x Q
1 X X 1 X 1 1 X
G2 Q
1 X X 1 X 1 1 X
X X
1 X X 1 02 X 1 1 X G2
Õo Go Õo Go Go Go
(e)Jo= l (t) Ko = 1
Figura 6.68

Flip-Flop, Registradores e Contadores 291

291
Vamos, agora, esquematizar o circuito de um contador crescente ou
decrescente:

1 Jo Qo J1 Ql

Ko ê'.io K1 Ql
CK

Figura 6.69
2 - Determine o diagrama de estados para o contador da figura 6.70, sabendo- 1
se que no instante inicial os flip-flops foram "resetados".
Oo(LSB) Q1 Q2

CK ~--~~~~~-----~~~~~~~

Figura 6. 70

Para determinarmos o diagrama de estados, devemos obter as situaçõe~


das saídas deste contador síncrono, em função das entradas J e K dos flip·
flops a cada descida de clock. Assim sendo, temos:

situação inicial q Oo =O (CLR =O) 01 =O (CLR =O) 0 2 =O (CLR =O)


entradas J e·K: lq Jo = 1, K0 = 1 J1=1 , K1=1 J2 = 1, K2 = 1
1ª descidá ,q
Oo = 1 (Of=Qa) 01 = 1 (Of = Qa) 02 = 1 (Of = Qa)
entradas J e K: q 10 =1,K0 =0 1 1=1 , K 1 = 1 li= O, K2 =O
2ª descida q Oo = 1 (Of =1) 0 2 = 1 (Of =Oa)
01 =O (Of = Qa)
entradas J e K: q Jo = 1, Ko =O J1=1 , K 1 =1 li= 1, K2 = 1

292 Elementos de Eletrônica Digital

292
- escida
:: Q Qo ~- 1 (Qf =1) QI = 1 (Qf=Qa) Q1 = O (Qf = Qa)

--rradas 1 e K: Q l o= 1, Ko =O 11 =1, K1 =1 li= O, K 1 =O


- - descida Q Qo = 1 (Qf =1) Qi=O(Qf=Qa) Q1 = O (Qf =Qa)

-- radas J e K: Q Jo = 1, Ko = O 11= 1, K1 = 1 12 = 1, K1 = 1
: descida Q Qo= 1 (Qf =J) Q1 =1 (Qf =Qa) Q1 = 1 (Qf = Qa)

-oramos que após a 5ª descida de clock, o contador irá voltar às mesmas


- 'das obtidas após a 1ª descida, repetindo o ciclo de contagem.
_· tabela 6.30 apresenta o resultado das saídas, obtidas da análise efetuada,
~a ordem conveniente.

Qi
o
1
o
1
o
1 . ------ .
1 o 1
o 1 1
o o 1 ----- ---
Tabela 6.30 •·

partir da tabela, concluímos que o contador do caso O irá para o 7 10 ,


deste para o 5 10, deste para o 3 10, deste para o 1 10 e deste para o 7 10,
reiniciando o ciclo de contagem. Assim sendo, obtemos o diagrama de
estados visto na figura 6.71.

Figura 6.71

Flip-Flop, Registradores e Contadores 293

293
6.4.3 Contadores Utilizados em Circuitos Temporizadores
Os contadores podem ser usados em várias aplicações nos sistemas
digitais. Nos itens subseqüentes, vamos destacar as aplicações em sis.temas
temporizadores a relógios digitais.

6.4.3.1 Contador de Oa 59
Este é um contador muito utilizado nos tipos de circuitos mencionados, pois
a cada 60 segundos deve contar 1 minuto e a cada 60 minutos deve contar 1 hora.
Podemos construir um contador de O a 59 de várias maneiras. A primeira
é montar um contador assíncrono de O a n, onde n é igual a 59. O processo de
obtenção deste tipo de contador foi visto no item 6.4.1.3.
A segunda maneira de utilizar dois contadores assíncronos, sendo um de O a
9 10 (contador de década) e outro de Oa 5 10, ligados conforme mostra a figura 6.72.
Q)MSB)

CK CD Oa9 OaS

Figura 6.72
Notamos que a cada 10 pulsos na entrada 1, teremos uma descida de
pulso na entrada 2, e após o pulso 60, teremos o contador novamente no estado
inicial.
A terceira maneira é utilizar um contador síncrono que execute a
seqüência de O a 59 (item 6.4.2.3), porém para levantarmos a tabela da verdade
deste contador, o trabalho é exaustivo, pois precisamos utilizar 6 flip-flops.
A quarta maneira é utilizar dois contadores síncronos, sendo um de
década e o outro de O a 5 10 , ligados de maneira análoga ao sistema visto na
figura 6.72 com contadores assíncronos.

6.4.3.2 Contador de 1a12


Este contador é utilizado para a contagem de horas. No caso da
contagem de 1 a 12, é mais utilizado o contador síncrono, pois este permite
facilmente estabelecer o imc10 da contagem pelo projeto. Para
esquematizarmos, basta que sigamos o procedimento descrito no item 6.4.2.3.

294 Elementos de Eletrônica Digital

294
.3.3 Diagrama de Blocos de um Relógio Digital
Com os elementos vistos até aqui, podemos esquematizar o diagrama de
s de um relógio digital básico. Este é visto na figura 6.73.
CONTADOR DE CONTADOR DE CONTADOR DE GERADOR DE
HORAS MINUTOS SEGUNDOS FREQÜÊNCIA
(1·12) (0 - 59) (0 - 59) (Ui,)

DECOD!FICADOR DECODIFICADOR DECODIFICADOR


BCD8421 P/7 BCD 8421 P/7 BCD8421 P/7
SEGMENTOS SEGMENTOS SEGMENTOS

DISPLAY DISPLAY DJSPLAY


HORAS MINUTOS SEGUNDOS

88 88 88 11
11

Figura 6. 73

Analisando este diagrama de blocos, notamos que a cada pulso do


=radar de freqüência, o contador de segundos apresenta sua contagem num
· play de 7 segmentos, gerando também o pulso de clock para o contador de
·nutos, que também apresenta contagem no display de minutos. Este
_ ntador, por sua vez, gera o pulso de clock para o contador de horas. Assim
ndo, podemos ver nos displays a contagem relativa às horas, minutos e
.:"'gundos do relógio .

.4.3.4 Exercícios Resolvidos


- Escolha dois blocos contadores e interligue-os de maneira a formar um
sistema contador de O a 29 10 • O sistema deverá ter uma entrada para
estabelecer o clear inicial.
Para realizar uma contagem de O a 29 10, necessitamos de um contador de O
a 9 10 para o dígito menos significativo e outro de O a 2t0 para o mais
significativo. Estes contadores podem ser assíncronos ou síncronos, sendo
a ligação dos blocos de maneira assíncrona, tendo a saída do bit mais
significativo (MSB) do contador de O a 9 10, ligada à entrada clock do outro
de O a 21 0 , para movimentá-lo na descida do 10º pulso. A figura 6.74
mostra o esquema da ligação para que tal contagem se realize, bem como,
mostra ainterligação das entradas clear.

Flip-Flop, Registradores e Contadores 295

295
Q1 (MSB)

CK 0-9 0-2
CLR CLR

CLR

Figura 6.74
2 - Modifiqu e o circuito do exercício anterior, para efetuar a contagem de O a
27 10 (28 estados). O circuito deverá manter a entrada para estabelecimento
do clear inicial.
A tabela 6.31 apresenta a contagem de O a 27 10 , obtida através dos dois
módulos separadamente.

Q'1 Q'o Q3 Qz Qi Qo
o o (O) o o o o (O)

o o (O) 1 o o 1 (9)
o 1 (1) o o o o (O)

o 1 (1) 1 o o 1 (9)
1 o (2) o o o o (O)

1 o (2) o 1 1 o (6)
1 o (2) o 1 1 1 (7)
Tabela 6.31
Pela tabela observamos que cada ciclo completo do contador de O a 9 10
incrementa uma unidade no contador de O a 2 10 até o sistema chegar
conjuntamente ao número 27 10 .
Para que o circuito volte a O, após o caso 27, ou seja, no caso 28, será
necessária a colocação no clear geral, de uma porta NE com as entrada~
ligadas em Q3 do contador de O a 9 10 e Q 1 do de O a 2 10 , pois 28 será obtidc
pela composição de 2 (Q' 1 = 1 e Q' 0 =O) e 8 (Q3 = 1, Q2 = O, Q 1 = Oe Q0 =O).

296 Elementos de Eletrônica Digital

296
O clear geral para uso externo pode ser mantido pela simples inserção no
circuito, de uma ·porta E, ligada entre a NE e o clear comum aos 2 blocos,
ficando o outro terminal da E, responsável pelo clear. A figura 6.75
apresenta a Interligação óos 6Iocos, com todas as modificações descritas,
efetuadas.
Q'o Q'i {MSB)

CK 0-9 0-2
CLR CLR

Figura 6.75
Notamos, pela figura, que aplicando O no terminal clear, teremos a saída
da porta E em nível O, independentemente do estado de saída do contador,
levando este à situação de clear (estado O).

6.5 Exercícios Propostos


r>.S.l Esquematize um flip-flop RS com entrada clock apenas com portas
NOU. Para o circuito obtido, escreva as tabelas, mostrando a atuação de
R, Se clock.
).5.2 Em função dos sinais aplicados, determine a forma de onda da saída Q,
para o flip-flop da figura 6.76.

Flip-Flop, Registradores e Contadores 297

297
Ck

J PR Q
PR

Ck
CLR_j LJ
Q
K CLR J LJ
K

Figura 6.76
6.5.3 Idem ao anterior, para a flip-flop da figura 6.77.
Ck __fU
D PR Q
CLR_j LJ
Ck
PR
CLR Q
D

Figura 6.77
6.5.4 Esboce as formas de onda, para o registrador de deslocamento da figura 6.78,
em função dos sinais aplicados, considerando a entrada enable igual a O.
ENAB!E PR3 Ga PRi 02 PR1 01 PRo 0o

ES - - - 1 D3 PR ~ D0 PR~

CLR~ CLR0a
CK-----+---+-->-------+---'
CLR-----<.___-----<1>-------<.___-----'

Ck

CLR

ES

Figura 6.78

298 Elementos de Eletrônica Digital

298
6.5.5 Determine a situação das saídas Q3, Q2, Q1 e Q0 para o circuito do
exercício anterior, após 3 descidas de clock, sabendo-se que PR3 = 1,
PR2 =O, PR 1 = O , PR0 = O e ES = O, que inicialmente houve a passagem
do clear de O para 1, que o enable passou de O para 1 e logo após de 1
para O.
6.5.6 ·No exercício anterior, o que aconteceria se ligássemos a saída Q0 à
entrada ES e, logo após, aplicássemos à entrada clock sucessivas
descidas de pulsos?
6.5.7 A figura 6.79 mostra a situação de saída de um registrador de
deslocamento de 6 bits, configurado para efetuar deslocamento à
esquerda. Determine a nova situação de saída, no caso do pulso de
clock aplicado ao sistema descer 2 vezes.

Qo
o o o 1 1 o
Figura 6.79

6.5.8 No exercício anterior, o que aconteceu numericamente com o resultado,


após a aplicação dos pulsos?
6.5.9 Elabore um contador assíncrono de O a 8 10.
6.5.10 Altere o circuito obtido no exercício anterior, colocando uma entrada
clear no contador para utilização externa.
6.5.11 Desenhe um contador assíncrono de 1. a 1210 . O circuito deve possuir
uma entrada para estabelecer o caso inicial, através do nível O aplicado.
6.5.12 Esquematize um contador para trabalhar como divisor de freqüência
por 50.
6.5.13 Elabore um contador assíncrono de 9 10 a O. O circuito deve possuir um
terminal que, quando aterrado, estabelece o caso inicial (9 10).

6.5.14 Idem ao exercício anterior, para um contador de 18 10 a O.


6.5.15 Desenhe o circuito de um contador assíncrono de O a 3 10 para operar de
forma crescente/decrescente, conforme nível aplicado a uma entrada X
de controle (X= 1 =>crescente e X= O=> decrescente).

Flip-Flop, Registradores e Contadores 299

299
6.5.16 Elabore o circuito de um contador síncrono que execute a seqüência
mostrada no diagrama da figura 6.80. Considere os casos não
pertencentes ao diagrama, como irrelevantes.

cr-:~©:©=1
Figura 6.80
6.5.17 Projete um contador síncrono para gera a eqüência do código Excesso
3, conforme diagrama de estados visto na figura 6.81.

Figura 6.81
6.5.18 Obtenha as expressões simplificadas dos flip-flops de um contador
n11
~I síncrono para gerar a seqüência de 9 10 a O.
6.5.19 Determine o diagrama de estados do contador visto na figura 6.82.
Considere que inicialmente a entrada clear foi acionada.
~li
Qo Q1 02
1

,,,

Ko CLR Kz CLR
CLR~-t--t--~~....-~~-+-~~~---~~-t-+-~~-'

CK ~--+-~~~~~--~~~~~~-+-'

Figura 6.82

6.5.20 Escolha 2 blocos contadores e interligue-o s de maneira a formar um


sistema contador de O a 54 10 • Desenhe o esqueºma de ligação, colocando
uma entrada clear para utilização externa.

300 Elementos de Eletrônica Digital

300
C A P ÍTLJ __ _

Conversores
Digitat-Anatógioos
eAnálogo-Digitais

7 .1 Int rod uçã o


versores Digital-Analógicos e
Vamos, neste capítulo, tratar dos Con
do, vamos, primeiramente, estudar o
Análogo-Digitais. Para iniciarmos este estu
significado dos termos analógico e digital.
ínua de uma variável. Tod as
Entende-se por analógica toda variação cont
temperatura, corrente elétrica, tensão,
as grandezas físicas (velocidade, pressão,
a, isto é, para se atingir um valo r
resistência, etc) variam de forma analógic
ssário que esta passe por todos os
desejado de uma grandeza qualquer, é nece
.
valores intermediários de forma contínua
a através de um gráfico, onde
Qualquer variação existente pode ser observad
o ou outra referência física. O gráfico da
se relacionam a grandeza que varia, o temp
uma variação contínua ou analógica
figura 7.1 mostra, a título de exemplo,
genérica.
grandeza física
qualq uer

y ---------------

X
temp o o u
qual quer outra refer ência física.

Figura 7.1
Conversores Digital-Analógicos e Análogo-
D.igitais 301

301
Em resumo, um a variável analógica pode assumir todos os valores dentro
de sua faixa de atua ção.
Entende-s e por digital, toda variação discreta, ou seja, a passagem de um
valor a outro se dá por saltos. Como exemplo, vamos observar na figura 7.2, o
gráfico de um a variação digital.
(GRANDEZA)

y ------ -------- --~


1
1
1
1
1
1
z __________ ...,....__
1
1

Figura 7.2
Urna conclusão imed iata que podemos ti rar, comparan do a variaç1111
analógica com a digital, é que na primeira, entre um valor e outro, exisl ·111
infinitos valores; já na segunda, possuímo s um número finito de valores, 1111
exemplo, na vari ação digital entre X e Y temos apenas três va lores: X, Y e Z.
Vamos agora, para reforçar estes conceitos, analisar dois dispositivo
um de variação analógica e outro digital.

Variação Analógica: Potenciômetro

R
R

POSIÇÃO
CUíl íl

Figura 7.3

302
Variação Digital: Chave Seletora
--------------------,....---
'
1
1
1
---------------~
1
1
1
----------.------1
11 11
1 1
----.,...---..i 1
1 1 1
1 1 1
o POSIÇÃO DA
CHAVE SELETORA

Figura 7.4

Como outros exemplos de variações digitais, vamos citar os códigos


di >itais, pois nestes, passamos de um estado para outro sem infinitos valores
111 1 rmediários. Dentre os códigos digitais destacamos o BCD 8421, de
11plicação mais comum em conversores.
Em vários casos na eletrônica digital, necessitamos converter sinais
.11111 lógicos em digitais e vice-versa. Para estas aplicações, utilizamos os
• 1111vcrsores análogo-digitais e conversores digital-analógicos, respectivamente.
Estes circuitos são mui to utilizados em instrumentação digital,
11111smissão de informações de forma digital e em outros sistemas que, da
1111 srna forma, relacionam variações analógicas com variações digitais.

l .2 Conversores Digital-Analógicos
Este circuito é utilizado quando necessitamos converter uma variação
d 1ii lnl m analógica. A informação digitalizada, geralmente, é feita no código
11 'I) 842J e é a partir deste, que se faz a conversão para a saída analógica. Na
11d 1 nn alógica, teremos esta mesma informação em níveis de tensão
''' ""'P lnclc ntcs ao va lor binário injetado na entrada. A figura 7.5 mostra a
1111l11r:i , ·ral de um Conversor Digital-Analógico (D/A).
1 NTIU\D/\ DIGIT/\L
( 'ÓI . 13 1 8~2J)

~~l --
1 0 NVEl1SOR D/A 11---r
.
(Vs)
/\ÍD/\
/\N/\1. , 1 /\

I 11 •11111

303
7 .2.1 Conversor Digital-Analógico Básico
O circuito apresentado a seguir, é o mais simples que efetua a conversão
digital-analógica. Trata-se de um circuito que utiliza como componentes apenas
resistores.
ENTRADA DIGITAL A B e D (LSB)
(CÓD. BCD8421)

SAÍDA ANALÓGICA
(NÍVEL DE TENSÃO)

Figura 7.6

Para entendermos o funcionamento do circuito, devemos lembrar qu e 11


nível O de tensão corresponde a OV, ou seja, equivale a ligarmos o ponto :111
terra; e o nível 1 ele tensão correspondente a uma tensão predeterminad11,
geralme nte ig ual a Vcc. Outra consideração que elevemos observar é que I{ '
qu e é o resistor no qual iremos ter a tensão de saída, terá que ser m uito m •11t u
qu e R para que não influa no circuito.
Se tivermos nível 1 em A e O nas demais entradas (1000 2), a tensão Ir 1

será:
V cc . RI V cc . RI
Vs = , como R' << R: Vs = - - - -
R + R' R

Se tivermos nível 1 em B e O nas demais entradas (01.002), a tensmi li


será:

Vs = Vcc. R '
2 .R

Podemos o bservar que neste último caso, o va lor da ten ão Vs :.1 1 1


metade cio caso anterior.
Continuando, se tivermos nível 1. na entrada C e O nas demais l'lll 111il
(0010 2) , a tensão ele saída será:
Vcc. R'
Vs = - - - -
4.R

304
Por último, se tivermos nível 1 na entrada D e O nas demais entradas
0001 2 ), a tensão de saída será:

Ys = Vcc. R '
8.R
Se considera rmos esta última saída igual a 1V, teremos que as anteriores
•1 ·rão proporcio nalmente 2, 4 e 8 V.
Se tivermos, por exemplo, as entradas A e C em 1 e as demais em O
( 1Ol02 = 10 10), teremos a seguinte tensão de saída:
V s = V cc . R 1 + V cc . R 1 = V s = V cc . R I . ( 1 +
R
.!.)
4.R R 4
V cc . R I 5 ,'. V s = V cc . R 1 • 5
R 4 4. R
Se comparar mos esta tensão ele saída com a tensão que foi considera da
1 111110 referência , veremos que é dez vezes maior:
Vcc. R'. 5
__4_._R_ = 10
Vcc . R'
8. R
anelo-se valores adequado s aos resistores e a Vcc, teremos na saída
1111111 1 ·11são proporcio nal à entrada injetada.
l)ara fixarmos melhor o funcionam ento do circuito básico, vamos dar
111111'. ' nos element os cio circuito e verificar, a título ele exemplo, algumas das
11 1 l' is ·onversõe s:
A B e D(LSB)

/ '1,1:111·11 /, '/

11111111 11111 •1 1 11,1•/111/ 11111 /111•11•111 11111/111•11 111,11111111 \O

305
Para o valor de R, adotamos SKQ e para R' 8Q, fazendo com que, na
saída, tenhamos um valor numericamente proporcional à entrada.
Para fixarmos o funcionamento, vamos exemplificar algumas
conversões:
Exemplo 1:

Entrada:

Temos neste caso, as tensões de entrada iguais a O e obviamente u1111


tensão de saída igual a OV.
:. Vs = OV
Exemplo 2:

~s
Entrada: 10

Neste caso, temos:


OV na entrada A
SV na entrada B (V cc =SV)
ov na entrada e
SV na entrada D (Vcc = SV)
O circuito com estes níveis de entrada é visto na figura 7.8.
5V 5V
B D(LSB)

Figura 7.8

306
Calcu lando Vs, temo s:

Vs = 8.(1000
-5- 0 + -40005-0) = 5mV
:. para a entra da 0101 (5 10): Vs =5mV .
No exem plo, pode mos notar a propo rcion alida de
entre o valor digita l da
1 11lrada e o valor analó gico de tensã o de saída .
Exem plo 3:

Entra da:

Neste caso, temo s:


SV na entra da A
OV na entra da B
ov na entra da e
. V na entra da D
O c ircuit o com os nívei s é visto na figur a 7.9.
l1V SV
1A D(LSB)

111 ·· 1<

1 ' llrnla ndo Ys, te m s·

5 ) . 8 • 9 111V
.()()()()

p1111 t l' 1tl rnd11 1001 IJ 10 : V .• 1)111 V .

l1tlwl11 / , I 1111 1, 11 1 11 1·1111 1•11 111 d1• lrn ln. 11 1· 1 11, dn t '1u li 1'11 I H 'I > •I 1 1,
1 d1 ' li· ( 111111111 li l ' .tl 'll

307
'!,, Entrâda)ligÚ~fit Saíd a Anai'ógica
A . B i ,;,C1!:1\'D;f. '. V (mV)"
o o o o o
o o o 1 1
o o o 2
o o 1 3
o o o 4
o o 1 5
o o 6
o 1 1 1 7
l o o o 8
o o 9

Tab ela 7.1


supe riore s a 9 10, pert ence nt 'h 11
Se cons ider arm os na entr ada os caso s
ma forma, os níve is corr espo nden t "• d
cód igo BCD 842 1, obte rem os, da mes
sina is analógic os.
ar um func iona men to ·0111 ti
O circ uito bási co, apes ar de apre sent
que é a de apre sent ar um baix o vul111 d
poss ui uma cara cter ístic a desv anta josa
prob lema , utili zare mos um ci rcuill1 1111
tens ão de saíd a. Para reso lver mos esse
lific ação do sinal de saíd a, uLili 'l 111tl
pouc o mais sofi stica do, faze ndo urna amp
um amp lific ador oper acio nal.

Amplificador
7.2.2 Conversor Digital-Analógico com
Operacional
circu ito conv erso r qu · 111t11
Ant es de inic iarm os o estu do do
r algu mas cons ider açõe s b6sic 1
amp lific ador oper acio nal, vam os faze
este últim o.
clor oper acio nal:
Cara cter ístic as prin cipa is do amp lifica
1) Alta imp edân cia de entr ada.
2) Baix a impedân c ia de saíd a.
o 1•11tr11d11s 1 · 2 1i w 11·111 1 111
3) Te n ão ele saíd a i uai a O q1111 1< lt 1 l'
t nsfio .

308
A simbologia utilizada para este bloco é vista na figura 7.10.
+ Vcc

Entrada 1: inversora CD - -- -i
>--- S (saída)
Entrada 2: não inversora ®-- --1

Figura 7.10

A fi gura 7.1.1 mostra a montagem de um amplificador inversor de ganho


l 1h il izado com utilização do amplifi cador operaciona l:
Ro

fl'i1-: 111·a 7.11

<l 1a 11ho do amplificador apresentado será:


Vs
e; . - - =
Vc

() ponl o X irá apresentar um baixo potencial, pois o amplifica dor


1 11 1111111 1 :1prcsc nta como característica básica um elevado ganho, vem daí
111 111111 .' ·r ·onh eciclo como terra virtual, pois esse baixo potencial será
li 11111•11 k o 111 smo ela entrada não inversora que está ligada à massa.

! 111 11 11 ·11rn ·1 ·rísli ·a importante é a saturação da tensão de saída, que na


l 1111 , 1• li1n ilnd:1 p ·ln lcnsão ele alimentação do amplificador operacional,
la 1d1111 s11 t11 r:i ::10 cios ·i r uit os internos.
1111111 i1111 H> rl 11 111l' 11li l i zn~::-1 0 <lo nmp lif'i ·ad or op ·n1 ·i )llal é a de circuito
11111 1111101', 11 qu1· v · · ·111 11 n ·0111 p:11·11 ;11u dt• d11 11s t1· 11sf> ·s, ap licadas f1s
l 1 11 '1'1'<111 1•, 1• 111111 i11 n ,'111'11. '. ( 111111d11 11 11'11 110 <11· v11t rnd11 inv :rsorn f'ur
111111111 , 11111w1111 i111111 I 11·111 1111 . 11 1d 1 11111 111 d1 I'< ', pni: ovo1'l't'lll 11

309
Quan do as tensões forem
saturação. No caso contrário, a saída estará em +Vcc.
O. Qualq uer diferença
estrit amen te iguais, o operacional apresentará a saída
pois por meno r que seja,
fará com que o operacional sature em +Vcc ou -Vcc,
com que a saída entr ·
será ampli ficada por um ganho elevado, fazendo assim
ciona l será utilizada no
em saturação. Esta aplicação do amplificador opera
circui to conve rsor análogo-digital (item 7.3).
o amplificador
A monta gem de um soma dor de tensões, utilizando
operacional, é vista na figura 7 .12.

+Vcc

Figura 7.12

Este circuito irá apres entar a seguinte tensão de saída:

Ro . V3 + ... + -Ro . Vn )
Vs = - ( -Ro . Vl + -Ro . V2 + -
RI R2 R3 Rn
s.
Esta expre ssão repre senta uma soma ponderada das tensõe
cional , p drn111
Após essa breve apresentação do amplificador opera
com a utili zaç 111 tl1
mostrar o circuito de um conve rsor digital-analógico
do circuito so1111il1 t
mesmo. Este circuito nada mais é que uma aplicação
ponderado de tensões:

310
A B C D(LSB)

R 2R 4R 8R

Figura 7.13

A tensão Vs é dada por:

Vs = - i .(~A + ~B + :e ~D )
+

As tensões V A, V s, V e e V 0 poderão assumir apenas dois valores: nível 1


ili lt·nsiio e nível O de tensão, logo, podemos escrever:

Vs = _ V . R0 . ( A + B + C + D)
R 1 2 4 8
o nde: V é a tensão de nível l, e A, B, C e D são os bits do código BCD
1' 1.
'orn o se pode observár na expressão, a saída analógica V s será
1111111 11 ·io nal à entrada di gital , que é efetuada através do código BCD 8421.
l111rn mos tra rmos o funcionamento do circuito, vamos elaborar alguns
111p l11.· num éri cos ele conversão. Usaremos neste caso, Vcc = 16V,
1 1 r ara qu e na saída tenhamos um valor numericamente
nlracla. Adotaremos, também, como nível 1 uma tensão igual a

<l ·ir ·11il o 0 111 os va lores, é visto na figura 7.14.

311
A B C D(LSB)
5K
5K lOK 20K 40K

Figura 7.14
Exemplo 1:
A B C D
E ntrada:
o o 1 1

Neste caso, temos: OV na entrada A


OV na entrada B
8V na entrada C
8V na entrada D
A B 8V 8V
C D
5K
lOK 20K 40K
+16V
5K

Figura 7.15

Exemplo 2:
/\ 11 (' 1)
1\111ra 1:1:
li

312
Neste caso, temos: OV na entrada A
8V na entrada B
8V na entrada C
8V na entrada D

A 8V 8V 8V
B C D
SK
SK lOK 20K 40K
+16V

J· igura 7.16

Podemos notar que, com a utilização do operacional, elevamos o nível de


1 11 11 0 de saída de mV (mili-Volts) para V (Volts).

O quadro de conversões é visto na tabela 7.2.

Entrada rn
A n
() o o o o
() () o 1 1
() () 1 o 2
() () J 1 3
() () o 4
() () 1 5
(1 1 () 6
() 1 1 7
1 O O O H
1 () () 1)

313
de entra da (BCD 8421 ) seja
Pode mos notar , ainda , que embo ra o códig o
caso s rema nesc entes do sistem a
defin ido até 9 10, se aplic armo s os outro s
a a saída conv ertid a para o
binár io comu m, terem os da mesm a form
corre spon dente nível analó gico.

Seletora
7 .2.3 Conversor Digital-Analógico com Chave
Digital
al-an alógi co com chavl'
Pode mos cons truir um circu ito conv ersor digit
prati came nte analó go ao anterior,
selet ora digit al na entra da. Esse circu ito é
entra da a menc ionad a chav e. Esl11
some nte com a difer ença de poss uir em sua
de porta s E, que poss uem u111
chav e selet ora nada mais é que um conju nto
nível 1, e outro ligad o à entrad 1
term inal de entra da perm anen te, ligad o em
é a de isola r a impe dânc ia de saíd11
prop riam ente dita. A final idade desta chav e
o , porta nto, um nível de tens1111
do circu ito que será ligad o à entra da, forne cend
de entra da, digit al bem- definido.
Seu circu ito básic o é visto na figur a 7.17.
Ro

8R
D---t

Figura 7.17
a do circu ito anter ior:
A tensã o de saída terá a mesm a expr essão que

. aída a1 rcsc nlar{i 111 11


Anal isand o cada porta , verem os que sua
quan do a entra da for 1, e o quan do a entra da
r r o, s ' 11 lo 11111 nív 1 fi xo(' 111
:e rno 1111 !l ogos nos do 1111 11
-defi nido de tensã o. Os exem plos de conv rsfio
11g1·111 11110 f'oi 1111 ·rad11 .
anter ior, visto que a conf igura ção bás i a cl:i 111011l

314
7 .2.4 Conversor Digital-Analógico utilizando Rede R-2R
O circuito que estudaremos a seguir, fará a conversão digital-analógica,
a vantagem de utilizar somente resistores como componentes. O processo
1·0 111
d · conversão será explicado juntame nte com o funciona mento do circuito.
O conversor Digital-Analógico utilizando rede R - 2R é visto na figura
1. 18.

2R 2R

Figura 7.18

S ' ndo A o bit mais significativo, vamos aplicar nível 1 de tensão em A e


l 111 1 nut ras entradas. O circuito, nesta situação , é visto na figura 7.19.
R R R

2R

A
(MSB)
/•'l.i: 11m 7. 19

I•11' 111 11 11 1 as associações dos resistores, encontramos o circuito


t11' l l I11 uln vist na figura 7 .20.

1
ll•ll( 2R

/\
1
(V1· .l
,.,,,,, /, ()

315
Atravé s do divisor de tensão obtido, determ inamos Vs:

Vs= Vcc.R = Vcc


2R+R 3
nível
Vamos aplicar, agora, na entrad a B, nível 1 de tensão e nas outras
O. O circuito, nesta situação, é visto na figura 7.21.
R R R

2R 2R

D A
(MSB}

Figura 7.21

Simpli ficand o, temos:


2R R

Figura 7.22

alculan do a tensão de saída, temos:


Vcc.R
Vs=2 R+R= Vcc
2 6
1
Vamos aplicar agora, na entrad a C, nível 1 de tensão e nas oulrns 111
v 1

O c ircuito, nesta situação, é visto na figura 7 .23.


R R R

/iig li/"{/ 7. (

316
Da mesma forma, simplificando, temos:

~ 2R

Vcc
Figura 7.24
Com o intuito de calcular Vs, vamos determinar Vs':

Vs' = Vcc
3
/\. partir de Vs', obtemos Vs:
R R

~~, ( 2R
R \ V = V's =Vcc
') s 4 12

f"i~ lf/'(/ 7.25

Vcc
:. Vs = --
12
V11 n1 os, por último, aplicar na entrada D nível 1 de tensão, e nas outras
" ll
N1•sl a siluação, temos:
R R R

I 11:111 1 /, (1

f 1
1/ll1/ fi/1 \ /l11/11tl l111tl111•/111 1 \ 1111/111 1 11 /111 11111 1 \l /

317
Calculando V s'', temos

2R
Vs" = Vcc
3
Vcc
-
Figura 7.27
R R R

Figura 7.28

Após termos analisado cada entrada, podemos notar que para todas vli1
possuímos uma impedância igual a 3R, que é um fator que ajuda a mantl'I 11
potencial de entrada constante. A tensão de saída, quando possuímos som 11lr 1
entrada do bit mais significativo, é igual a Vcc/3 e para o bit menos significat i\11
a saída será 1/8 desse nível (Vcc/24). Se entrarmos com o código binári > 11 1
entradas ABCD, sendo A a entrada do bit mais significativo, teremos a tens; o
como urna saída analógica proporcional à entrada digital. Nos casos onde 11·11 111
nível l em mais de urna entrada, na saída aparecerá a soma pondera 111 d11
tensões, o que pode ser facilmente verificado pelo Teorema da Superposição.
Para compreendermos melhor o funcionamento do circui t , v.111 11 1
estudar alguns exemplos numéricos. A figura 7.29 apresenta o mesrn ·i1 11111
com valores de resistores e V cc adotados.

318
Vamos calcular a tensão de saída para este caso:
lK lK lK

2K 2K
D A
(6V}
Figura 7.30

A tensão V s poderá ser calculada, utilizando-se o Teorema da


11p ' rposição, ou seja, considerando uma fonte de cada vez:
lK lK lK

2K 2K
D A
(6V)
Figura 7.31

!\ssim sendo, temos:


Vcc 6
VsA= - - = - = 2V
3 3
'ons iderando a outra fonte, temos:
lK lK lK

2K

B
(6V)

J l ,lt fl/ '(/ 7..

li
V . . • >• IV
<>
1'1 111 ll'l lll' lll ll d:t ,' llj H' lj Hl.' i ·no, pod ' lll OS

: li 1 1 1

319
Temos então que para uma entrada digital igual a 11002 (12 10), temos
uma saída analógica de 3V.

I~ I~ I~
Exemplo 2: Entrada: A
1

Esta é similar à que já foi calculada no caso anterior (YsA), apresentand11


uirnt tensão de saída:
Vcc 6
Vs=--=-=2v
3 3
Logo, para uma entrada digital igual a 10002 (8 10), temos uma sa1d 1
ana lógica de 2V.
Podemos notar que a saída não é numericamente igual ao valor digilal d
entrada, porém é diretamente proporcional a esse valor.
entrada: 1210 810 4
- - = - = _,,. fator de proporcionalidade é igual a 1.
saída: 3V 2Y
Se adotássemos um valor de nível 1 igual a 24V, o valor de saída ,'111
numericamente igual à entrada. Na prática, porém, utiliza-se como nívrl 1
tensões menores, como por exemplo 5V.
No exemplo, com nível 1 igual a 6V, temos a seguinte tab ·l 1 il
conversão:

o o o o o o
o o o 1 0,25 1
o o o 0,50 2
o o 1 1 0,75 3
o o o 1,00 4
o 1 o 1 1,25
o 1 1 o 1,. () ()

o 1, /
'f'oh1'111 7. 3 (11111·/t')

320
· saí<la ÀnafotHé'a.
·~ '" .-~ ,. q·. • ,;· :'

o o o 2,00 8
o o 1 2,25 9
1 o 1 o 2,50 10
o 2,75 11
l 1 o o 3,00 12
1 1 o 3,25 13
o 3,50 14
1 3,75 15
Tabe la 7.3

.5 Con ver sor Dig ital - Ana lógi co com Red e R-2
R
1 1 1 ;1,an do Am plif icad or
Ope rac ion al
) ampl ifica dor oper acion al é utiliz ado neste
circu ito com duas
A prim eira é a de ofere cer uma tensã o de
,11 tl 1d11d 'S .
saída com fato r de
1 q1111 r it natid ade qualq uer, inde pend endo da
tensã o fixad a para níve l 1,
1 1 111do para isso, mod ifica
rmos o ganh o atrav és da relaç ão de resis tênci
111 1 li11:tlid ade é o melh or acop lame
as. A
nto do conv ersor com outro s circu itos,
1 11 111 •ra ional isola a impe dânc
ia da rede R -2R com a carg a.
< 1 ·ir ·uilo básic o é visto na figur
a 7.33.

1
i 1:'1< 1 ~H
1 1
1 A(MSB)-=-
I 11;11111 1. 1 f
11 11111 llld ll (jlll ' ll p1111l11
, pud 1• Sl' I l' ll ll Hid1 •1 11111 1·11 11111 1•111111 11111 plll!f ll
li 1 p111l1• 1111 1'; 111111' 1!111 q111· ,, 1 1•1 1

321
Ro
Vs= - V1.-
2R
V 1 pode ser calculado como é mostrado no item anterior e, ainda, o
ganho do operacional pode ser ajustado ao valor necessário no projeto.

7.2.6 Conversor Digital-Analógico para mais Algarismos


Podemos ter um número decimal de mais de um algarismo representad11
no código BCD 8421. Isto se faz, representando algarismo por algaris11111
através do código. Como exemplo, o número 384 10 pode ser representado d11
seguinte forma:
3 8 4
o o 1 1 1 o o o o 1 o o
A B e D A' B' C' D' A" B" C" D"
Para convertermos um número decimal de mais de um algari111111 1
utilizamos os circuitos básicos ampliados para recebermos outros algarismo 1
circuito, para converter números com 3 algarismos, é visto na figura 7.34.
Ro

1R
A
2R
algarismo mais
significativo
B
4R
Jvs
e - J_
8R
D

lOR
A'
20R
B'
40R
C'
80R
D'

lOOR
A"
200R
algarismo menos B"
significativo 400R
C"
800J<
D" r:=i

f'i f.{ 111'(1 7.. 1

/ /, /llt /1/1 j ,/, / /,,,, li ',, / , ,, " ' "

322
A entrada dos 4 bits que representarão o algarismo mas significativo é
1·ita através de A, B, C e D, seguindo-se de A', B', C', D', A", B", C", D"
e
11.'sim sucessivamente de acordo com a significância dos algarismos.
A tensão analógica da saída Vs terá a seguinte expressão:

Vs =-R º ·[(VA+ VB+ Vc+ Vo)+( VA' + Vs' + Vc' + Vo')


R 1 2 4 8 1O 20 40 80

+(-VA"
-+-Vs" Vc" Vo")]
-+--+--
100 200 400 800
Para compreendermos este circuito, vamos realizar um exemplo
11 11111 ~ rico:
495 10 • Assim sendo, temos:
Entradas:
D
o
\ I
V
(4)10

/\ ' B' C' D'

1
o 1
o 1
1
\.. )
V
(9)10

/\ . 1" " D"


(1 o
)
V
:; 10

323
Vamos ap licar cada algarismo à entrada corresponde nte, conforme o
circu ito da figura 7.35, onde foram adotados os valores dos resistores, do Vcc e
do nível 1.
160n

lOOn
OV (A)
2oon
SV (B)
400n
Jvs
ov (C) J_
soon
OV (D)

11«2
SV (A')
2KQ
OV (B')
4KQ NÍVEL 1 = SV
ov (C')
8KQ
SV (D')

lOKQ
OV (A")
20KQ
SV (B")
40KQ
OV (C")
80Kn
SV (D")

Figura 7.35

Utilizando a fórmula de Vs, podemos escrever:

Vs = -S. 160 .[(]:_) + (__!__ + __!__) + (-1 + _1 )Jl


100 2 10 80 200 800

Vs = - 4,95V
Podemos notar a proporciona lidade ele ten são ele saída co m )S <11 11,il 1 1
entrada.
Podemos també m, efetuar este ti1 o dl' ·o nv ' rsiío, uti lizando 11111 111111

com redes R-2R , conforme mos tra ;1 l'i )',111n '/ . 1<1.

\) ,, l /1//111/(11\ 1/1 l /1•111 1111 ti / l/1 li,,

324
D e B A
lOR lOR lOR 20R

D' C' B' A'

lOOR lOOR lOOR 200R

D" C" B" A"


Figura 7.36

R vendo-se o funcionamento do circuito conversor digital


-a na ló i '
11111 1 ·d' R-2R e do ampli ficador operacional, pode-se facilmente compr
nd r
1 11 l'un ·ionamento.
/\ l nsão V s, nesta situação, será dada por:

Vs = _ Ro
2R
.(v + 1
V1 0
10
+ V100)
100

I ( onvcrsão ele um Código qualquer para Analógico


1

l 111111 man ira simpl es de convertermos uma informação codifi


cada num
'li q11 ulq11 ' r m urna in formação analógica, é a de efetua
rmos,
11111 1 1111l' lll ', a ·onv ' rsã d sse cód igo para o código BCD 8421 e, em
11il11, 1·il'111irmos 11 ·o nv ' rsfto di ·it al-ana l ica, uti li za ndo um
dos processos
li!> ~ il ' l\ S p1'l'' ·d ' Ili 'S.

, 1 /'I li, / . 1/11 p1 'l'. ' · 1111 11v s l111l111· 1 1•l'l'll l d 'S l l' p1·n · •s , 11 .

325
informação
num código
-
,,.-

~
Decodificador
para o código
-
,,.-

~
Conversor
Digital -
Saída
analó gica
r r

qualquer BCD 8421 Analógico


-
,,.- r

-
,,.- -
r

Figura 7.37

7.2.8 Exercícios Resolvidos


1 - Sabendo-se que as portas lógicas do conversor D/A da figura 7 ..IH
pertencem à família TIL (Nível 1 de saída = 5V), calcule as tensfH 1
analógicas de saída para as entradas 10102 ellll 2 •
l,6K

1 +15V

8K
D---t

Figura 7.38
Utilizando a expressão geral do conversor D/A com amplifi1 11li
operacional desenvolvida no item 7.2.2 e os dados do circuito, oblt· 11111
resultado para cada uma das entradas:

V.Ro ( B C D)
entrada 10102 => Vs=-R. A+2+4+3
5.1600 ( 1 )
Vs = - lOOO . 1+ O +~ + O

: .V =- IOV
5. 1(1()()
entrada 11J1 2 => Vs
1( )( )()

1 1

326
- Dimensio ne um conversor D/A com amplifica dor operacion al e rede R-2R
para, a partir da entrada binária no código BCD8421 , fornecer à saída o
nível analógico correspondente. Adote como nível de entrada o valor 5V.
Este conversor , assim especifica do, reproduzi rá uma saída na faixa de O a
-9V, sendo seu circuito visto na figura 7.39.

Vigura 7.39

<'onsideran do a tensão de saída máxima, no caso igual a -9V, pocl ·11111,


dim ensionar a tensão de alimentaç ão em ±9V.
V11 111os utilizando a rede R-2R, calcular o valor de Vi indicado no ·ir ·uil o
1111 fi >ura 7.39 através do caso 1000 aplicado à entrada digital, s ttdo n
111v ·I 1 de entrada a 5V. A figura 7.40 mostra o caso 1000 aplicado i\ r d l·
1 I~ para o cálculo de V 1•
R R R 2R

1
(Terra vírtual
11··11 -=- do Amp. Op.)

1 e
+ SV

I 11•11111 7. 40

1 11 11 11111ln ns asso ia :õ s e ntr os res i tores, obtemos o cir ·uil o


1p1 v 11 l1 •1li v vis 1o na l'i u ra 7.4 1 atrnv s d sle, equaciona m >s
ih 111 11 11111. V .
1

327
+5V
5.R
2R V1= - -
3R
5
V1=-
3
V1=1,67V

Figura 7.41

Para o dimensionamento dos resistores, vamos utilizar a expressã d11


circuito, concluída no item 7.25:
Ro
Vs=-V1.-
2R
Uma vez que o caso 1000 equivale à saída analógica igual a H
substituindo na expressão, obtemos a relação entre os resistores:
Ro
-8=-167 . -
' 2R

16 Ro
----
1,67 R
Ro
... -=96
R '

Em função deste fator, adotaremos R = 1250.Q e Ro = 12K.Q.

7.3 Conversor Análogo-Digital


V imos neste capítulo, a conversão digital-anlógica, mas tarnl ·111 1 1
necessidade de efetuarmos a conversão reversa, ou seja, a onvçnrnu 1111 ti
digital. Vamos estudar a seguir, o circuito que f tua e ta c 1 V' l'Sí Hl .
O processo de conversão análop.o-di pitíll nsist \ hnsk 11111111 1
entrarmos com a informação d f nnn nnn l(il'i ·11 ' r ' ·o lhçrn1os 111 11il 1
mesma informação de forma di lÍ tíll , ·0 1111 11 •,• q111 11 u 11 i/~ndo nu l'i 1•111 1 I 1'

328
ENTRADA
ANALÓGICA
A SAÍDA
Conversor B DIGITAL
ND e
D

Figura 7.42

O circuito que efetua esta conversão é um pouco mais sofisticado que o


dns conversores digital-analógicos, pois necessita de um contador e um
11111vcrsor digital-anal ógico para efetuar a conversão. Sua configuraçã o básica é
lt:la na figura 7.43.
SilfDA
DIGITAL

.--------;º Q >--+--~A (MSB)

CLR

D Q
IN IW\DA 1 B
ANALÓGICA i
1
1
1
1
1

v,, ( 1 A' B' C' D' D Q


e
L 1
1
CONVERSOR
D/A

D Q 1)

/.' num 7. 1.J

<) ·i r· 'L1il o 'bm;i an1 nt e nstituído por um contador de década que gera
111 1 1 11 l i 'I 8~ , 1 11as saídas/\', 13',
1
' e D'. Esta · saídas são inj etadas num
11 ' 1 111 di p,ilnl 1111alt'1p,i ·u, faz •mio 0111 qu stc apresente na aícl a uma
111 dt 11•lt•1('1l •i11 . l ~." 1 11 , pnr s1111 v ''.!., • inj •!ada ·m nm a cl;1s nlrad as de um
111 111 1111q1111· 1dt11 , 1111111111111 11 pn 1li l' d · lllll :1111plil'i :aclor op •rn ·ion:il ; a 0 11lra
11.I1 1 lllJl i 11111 11 , d tl d Ili i1 11gi 'll 11 'I 'P tl V\' d ltlo,

329
A saída deste comparador gera o clock dos flip-flops do circuitoide saída
e também aciona uma chave digital (porta E), que bloqueará ou não a entrada
do clock do contador de década.
Feita esta breve apresentação do circuito, vamos fazer uma análise do
funcionamento de cada uma de suas partes integrantes.
O contador de década, que possui um funcionamento por nós j 1
conhecido, apresenta o seguinte diagrama de estados:

Figura 7.44
A ligação das saídas A ', B', C' e D' do contador nas entradas d· 11 111
conversor digital-analógico, faz com que este transforme esta infor11111 h
digital em analógica. A tensão de saída do conversor, que serve de ref n 111 1
para a comparação, é mostrada no gráfico da figura 7.45.
VR

Figura 7.45
O comparador possui na sua ntracla nã inv rs ra, o si1111 I 11 1 tl11
ser convertido (VE), e na outra ntrml11, o Hinul d· r -!" ·r 11 ·iu, 1'1111111 1tl11
circuito conversor digital-anal6 i ·o (V 1t) . /\ ·0111p11nu;1 o d ·s~H'. ' .· i1111 ' '
na saída do compara 1 r, uma k ns n d1 11 Vl'I O, q111 11clo V 11 1'111 11w11111 1111
nf'orn sq11 'm:1ti:t,11do nn l'i1tt111 / · IC1

330
VR < VE - s= 1
VR > VE - s =o
Figura 7.46

A chave digital (porta E) tem em uma entrada o clock, e na outra entrada


1 do comparador . Enquanto a saída do comprador estiver em nível 1 (VR
11ícla

VH), a chave dará passagem ao pulso de clock que aciona as mudanças de


1 11<1 do contador. A partir do momento em que a saída do comparado r for
1111111 O, esta chave bloqueará a passagem do clock, fazendo com que o contador
111 1111aneça no seu estado que será numericam ente igual à tensão de
entrada
111 tl1'i1 ica.
Para entendermo s o funcioname nto do circuito até este ponto, vamos
1 d1mar um exemplo numérico para VE = 4V:
VR

. t
s
1' MP/\Ri\DOR

NÍVEL 1

NIVELO

1N llli\1 i\
1 1 t l ' I< 1
1 llN 1'/\I) I{

I l,1; t1/'fl 7.47


• 111 11 d> ·011l ador a parlir cio instante t 1:
~
,,~
~ 4
() o 10

11 1111 , ' do t·o 111p111·11d111 lnmh · 111 1'11nc io11a ·orno ·lo ·k dos f'lip-1'1 ps
1 11tl11 q111 . IHI i11H l1111l1 1 1' 111 q111 •• jlll.'1'11 dl' 1 p111·11
111 ltl l lllllld it 111 '• tld I' ', I\ ', ( " l ' ) )', ljlll' t'
º·
li
1·, ·1 '.' lll'IHil'/,l' ll :trfio H
11 111 l 1H lil'i1·11 d11 d11
1

331
nestt·
as destes flip-flops permanecerão
tensão analógica de entrada. As saíd
so.
esta do até que seja reiniciado o proces ()
versão, basta aplicarmos um pulso
Par a reiniciarmos o pro cess o de con ndo
com que este assu ma estado O, faze
à ent rad a clea r do contador. Isso fará elo ·I
el 1 e por fim libere a pas sagem do
com que VR retorne a O, S volte a nív de VE.
cesso de conversão do novo valor
do con tad or, reiniciando assim, o pro
a atuação de cada parte principal d11
Os gráficos da figura 7.4 8 mostram em .
e a tensão ana lógica de entrada está
circuito através de um exemplo, ond dur1111l
ps de saída é a de manter a saíd a
e pas sa par a 2V. A função dos flip-flo tagl'111
, quando o contador reinicia a con
a rein icia ção do processo, ou seja r l 111
tend o, por tan to, a situ açã o de saíd a anterior. Assim que o contado
man tes flq 1
, é dado um pulso O de clo ck nes
blo que ado com a nova informação
ta, permanecendo na saída, até q11 ·
1
obt end o ass im a arm aze nag em des
flops,
de descida.
com par ado r forneça um novo pulso
VE i
1 : 1

~~ --1--+--+-- --- --- --- --- -+ ---


I 1 1
1
1 1 1
1 1 1
1 1 1
1 1 1
1 1
1 1 t
VR 2 i3 -
1
CONTADOR - 1
i1 l1
O1 1 2
1
1 1 1
1 1
1 1
1 1
1
1 '
1

CLEAR

COMPARADOR

ENTRADA
CLO CKD O
CON TAD OR ....
1
1

f
/\ 1 A
{ S/\fD/\
i\NT1m 1 11 1...
0111 1 -==== . . . ()() 1(1

/•'l,1111111 / ·18

332
Uma das características que deve ser previamente estudada, dependend
ti 1 aplicação do circuito, é a sensibilidade, pois o circuito como foi
1prcsentado, arredondará o valor analógico, resultando na saída apenas
111i 111cros inteiros. Como exemplo, tomemos o caso da conversão de uma tensã
d1• l ,2V:
CONTADOR
o l1 1 11 2 l1
3 1 1 1
1 1 1
1 1 1
2 1
1
VE=l 2V ·--
' 1
~
0 -t-~-+--''--~~~~~~--t

COMPARADOR

SAÍDA R ~+--0010--
AÍDA { ANTERIO 1

Vigura 7.49

Qua ndo a entrada analógica for um valor fracionário, este vnlor . t' I 1
'' d1111 lado para o número imediatamente superior, e na saída, terc111os o v 11111
11 •1·1tid em digital na forma do código BCD 8421.

P Klcrmo s percebe r que dependendo do valor analógico d ' v1ti1 1d 1, 11


111 d1· · >nver ão será elevado. Um meio
de solucio narmos st ' prnh l1·11 111, 1
11111rn; o contador de década por dois contadores, de forma 11 1·l1•tt1111 1
11111•1 111 d O a 99 10. Isso fará com que na saída do e 11 vv1\'111 d1 1•11 ti
1 1 11 1
tl ••J'l t'I), a lcn ão VR possua 10 divisões em cada um I ' Sl'tl. ' 1!•1
11 1111 w11t ·, isso fará com que o erro seja diminuído. O gráfi o du li1•111 1 I (1
11 1 1 NÍt llil ·[lo :

v"

/ /1 1//1/ I 1(1

333
No exemplo com VE = l ,2V, o contador de O a 99irá parar a contagem
10

no estado 12, daí podemos converter a saída do contador do algarismo mai


significativo e, separadame nte, a do algarismo menos significativo, gerando 11 11
saída:

o o o ----
\.o----v- 1 oJ
V
1 2
Podemos notar no exemplo, que a conversão apresenta mais 1111 1
algarismo de precisão. O circuito que efetua esta conversão é visto na fi i 111 11
7.51.
A'

CLR B'

C'

D'

(v, A

l n

11

Figura 7.51

Se necessitarm os de mais algarismos de prec1sao, basla alll'r 111111 1


circuito, inserindo mais contadores · de década e, conscqü nl · 111 t·1111 , 111
quatro flip-flops de saída para cada algarismo. A fi gura 7.52 mosln1 11 1 11
das saídas do conversor ND para os vários interval
de entrada:

334
t:..VE Saída !:NE Saída
Digital Digital
o 0,0
1 01
1 0,1
2 02
2 0,2
3 03
3 0,3
4
4
9,71 98
9,8
99
9,9

((/) Saída Digital com conversão (b) Saída Digital com m111ll't \1/11
d, J algarismo a:'Jfunção da de 2 algarismos em }Ílll(<111 i/11
/r1i.xa de variaçãc VE. faixa de variação Vi,.
ViMura 7.52

/\s ·onversões análoga-digitais e digitais-analógicas siin laq•,11 11111!11


11111 1t111s cm processos de medidas, instrumentação e control e •I ·Ir 1ii •o ,

lualmcnle, na era digital, mesmo os sinais


d 111, ann l >/ii 'ON t
1 1d1111ii1111111 ·mcntc, sendo processados digitalmente sejam eles d · 611di11, 1d1 ''
11 1 11d11, d · ·omunicaçõcs, possu indo a vantagem de poderem s ·r 1'11 ·il1111•111t
111 1111lidos ' nrmazc nados.

1•111 í11dio · víd ·o, o sistema de gravação e reprodução cm D ( '0111p114'l


1 11, 1p11 1 pt rrnil ' a arm;1c na •cm ele uma grande quantidad ele dado.· :-it·j 1111
rh tp 111 lq11 ·r 11:rlur •za, uliliza os m smos processos v istos :ri ' 1q11i :
1111 111111 'Ili ' r l° •il:r \lll1il ºO llV ' l'SfíO ;rn(t lo •a-di >Íla l cio Sillíli llllillOJ'.ll'tl
111 li , t 1i1ntlt1 1111111 i11r >rn111 :ao cli )il11 l modu lnda ·111 11111 Ir ·111 d · p11 lrn1 ,
1 111 1 111 dv 11111 11t·irn i1propl'indn i11 1p1'l·ss11 110 dis ·o. Para 11 r · prnd11 ~:11n 1
111111 111 dip,il11I t' l't' •1qwr11d11 do di. •rn 11 l rnv ·s dt· 1·il\ 11'11 11 last'I', ,•01'11· 11dn,
'I"" . 1111111 t'llll V('l'I' 10 dip.i l ti 11 r111l11g t'll , l',t' l'llllllo IHlVll ll lt' llit• () 11.il
111 1 1\ 1 1d i l i'l 11tl 11, l \,1 1!• jlllH'l ' ' n 1111 1o11i 1 V11 111)•1' 111 dt• t•li11ii1111 1 Ili d11 11
il>llil lllidll 1111111 11111 l l' l 11111!1111 li 111tjll ldltl i1d1• d1 )', I IV 1 Ili , l H'lll

335
7.3.1 Voltímetro Digital
Podemo s utilizar o converso r análogo-digital como sendo um voltímetro
digital, pois, se na entrada injetamos a tensão a ser medida, nos bits de saíd11
essa tensão será codificada no código BCD 8421. Se na saída digi lal
colocarmos um clecodifi caclor do código BCD 8421 para um display ele /
segmentos, poderemos ler o seu valor.

DECODIFICADOR
BCD / 7SEG.
-
,
88
i
CONVERSOR
(NO)
DECODJF[CADOR
BCD / 7SEG.

Figura 7.53

7.4 Geradores de Formas de Ondas Digitais


Os geradores ele formas de ondas digitais são dispositivos qu · · .11
sendo muito difu ndidos u1timamente. Trata-se da aplicação de alg1111, d11
circuitos vistos até aqui , ta is como, contadores e conversores di,. 11 il
analógicos. O processo de geração de forma de onda é de simples comp1'1•1 11
e nós vamos estud á-lo, esquematizando circuitos para gerar desde fcl1'11111 il
onda simples até uma forma ele onda qualquer. Urna primeira aprescnl :i · 111 • I
blocos é vista na figura 7.54.
CONTADO R CONVERSOR
~

GERADOR DE ~

D/A
ESTADOS ) V (t) : FOHMA DE ONI A 01.llAllA

_I
Figura 7.54

7.4.1 Gerad or de Rampa Digital


Vamos iniciar com um cios 111:i i.• : i111 pl •s !' • 1·:ido 1·1~.' di gil ni.; q111 1
Rampa . Utili zamos, 11 'si · ·11so, 1·1111 H11·111il 11tl n1 1•vrad1 11 d1· 1'.1l11tl o, 11111 ili 11
O cireuiln <~ vi: lo 1111 l'i g11r11 /,

336
e

CONTADOR DE O a n

Figura 7.55

Fazendo n igual a 9, teremos um contado r de década, sendo a resp · ·fi 1


l11 111rn de onda de saída, vista na figura 7.56.
V

...,
fi'ig 11ra 7.56

l'ocl ·mos notar que es ta forma de onda também é uma apr xi111 11 : 111 d1•
111 111 li cio tipo ciente ele se rra . Se qui se rmos uma defini ção m ·lliof', h 1. l 1
!1 111 1111111s um ontacl or d O a n, e se ndo num número maior, isso l'ar11 •11 111
1 111il 111 11H1s 11111 mai or núm ero el e degraus.
f" fv ·ir ·ui to p •rrnit tam bé m um onfr le do valor el a amplifud v
d11
11 111 d1• .•11í<l:t , h11 sla11do pa1«1 isso nlt r:innos o ian ho d l am 1 lil'i ·acl1 r g 1{
11
1 l \ • 1ii 111 s ·11clo, s · num ·11l 11 r111 is R , 11u111 ·nt 11 r ·mos o va lor cio
11 p11 11l11 1 1·,
1 '1111 111 ' llH'1lk , o :dor cl11 11111p lifud1· do .' i1111 I t ', .' • cli111i1111irn111• 1
,
li
11 1111111 11111 1HI1 11111plif11d1·.
l l111111 i111 11•1111f 111 l1· q11 1· 1•, lt1• l'i11'11 il11 p1•1111 il1 1 li d1 111 q 1111•i11. 1' 11 111 i• 11tl ,
11 11111111111!'1 1 l111q 11w1 1 d11 p1il •11d1· 11111 I :;1 1 111 111111111111 , 11 p1•111111! 1
' I'

337
cia
será menor e, por conseguinte, a freqüência do sinal será maior. Se a freqüên
do pulso de clock for menor, implicará na freqüência de v(t) menor.

7.4.2 Gerador de Forma de Onda Triangular


O processo de obtenção deste é análogo ao anterior, bastando, então,
c111
projetarmos um contador que faça inicialmente a contagem crescente e,
seguida, a contagem decrescente.
Para efetuarmos este projeto, vamos utilizar o contador crescente/decresccull
já estudado, cuja esquematização em bloco é vista na figura 7.57.
A B C D(l.SB)

,._ CONTADOR
C~ :::::::::::::::::::::::::::::!?> CRESCENTE
/ DECRESCENTE

X = 1 (CRESCENTE)
X = O (DECRESCENTE)

Figura 7.57
Conforme já visto neste circuito, se a entrada de controle X fo r i 111il 1
o contador fará a contagem crescente de O a 15 10 e se X for igual a O, l111
1
contagem decrescente de 1.5 10 a O.
Para conseguirmos que o contador conte crescentemente ai· 1111111 1
1

estado 15 e, na seqüência, volte decrescentemente até o estado O, · 1a·11


acrescentar o circuito de controle visto na figura 7.58.

SAÍDAS DO {
CONTADOR
~
5=====:;:;:;::::==~
D

Figura 7.58
Quando o contado r estive r no slado O, o 1011 10 , q11t• 1111 111 1
outros casos é i 1ual a 1, 'slaril ·111 O, · as rnlr11da .· .f e 1 do ll ip 111 111 d1 • 1
s ·rfio O ' 1 r ·sp Tli vn 111 ·11l v, i11q11111d11 n L'. l11d1 1 1•1•,11Í11l1• i1'1111I 1 (1 1111
11:1111111t l11 '' l'lll 1, 11 1•111il11d111 1'111 11 li 11 111111•,1111 111••,1•1•1111', l' !1111 111111 li I' 1

338
d · todos os outros estados, as entradas J e K permanecerão em O, o que manterá
11 ·ntrada X no contador em 1, continuando a contagem crescente. O contador,
1111 atingir o estado 15, fará com que as entradas J e K do flip-flop de control
•1•j:11n 1 e Orespectivamente, forçando, assim, o estado seguinte da saída Q para
1 1\m conseqüência disso, X será, até chegar o estado O, igual a O e o contad r
11 11 ·onti nuar a contagem decrescente. Ao chegar o estado O, recomeçará como
l·I l'X plicado, a contagem crescente. Assim, teremos este contador executando :1
11 1111:1 em crescente, após a decrescente e assim sucessivamente.

O circuito gerador de tensão triangular é visto na figura 7.59.

CONTADOR
rl< -~--0 "> CRESCENTE /
DECRESCENTE

A B C D

CONVERSOR
D/A

Jv(•J
_L
ft'l1: 11ra 7.59

l) ·onlro le de amplitude dessa tensão é feito através do :1111111· 1t1 11 1111


111111 11 'Ili) do gan ho do amplificador, e o controle de freqüência . r •ilo 11 11 1 'I
11 1 · 111 da freqüência de clock, análogo ao circuito gerador dt· 111 111p 1 1

1li1 1111 1·111 • vi slo.

l1 g 11rn 7.60 mos lra ar rma le on la analógica obtida na saída do ·i1\ '11ilo.
V

1'
1'
1'
11
,1
, 1
1

11111 ''º

339
Podemo s notar que, para qualquer forma de onda, se aumenta rmos o
número de degraus, mais próximo s da forma de onda estaremo s, porém maior
será a freqüênc ia de clock de que iremos necessitar.

7.4.3 Gerad or de uma Forma de Onda qualquer


Podemo s gerar uma forma de onda qualquer com geradore s de formas d1
onda digitais. Para isso devemos , primeira mente, digitaliz ar a forma de onda 11
qual queremo s gerar e, em seguida, executar o projeto conforme o proccs. 11
mostrado no exemplo a seguir.
A figura 7.61 mostra a digitaliz ação de uma forma de onda triangul 11
assimétr ica por oito estados (contado r de 3 bits).
V

Figura 7.61

Após a digitaliz ação da onda, verificam os quais os estado,• q111


contador deve assumir. Para este exemplo , devemos construir um con t11d111 1 " '
o seguinte diagram a de estados:

®--+~~~~ @
\.... J __
--V-- ( NTl\J) )J(
CONTADOR CRES !WIT
l)l .C'!ll ' 11! ' I N l 1

Fif{11J"a 7. 6

\'º / /1 •11111//11 i/1 / /, ''''"" 11 /l /1 "'''

340
Para qu e o diagrama de estados seja executado pelo contador
l'mretamente, utilizamos uma variável auxiliar X. Assim sendo, montamos a
l11 bela da verdade:

.. o o o o
o o o 1
--.
X =O Crescente
o o 1 o
o o 1 1
o 1 o o
o 1 o 1
o 1 1 o
o 1 l 1
--- -- - ------------- ----- --- ------- -- ------------ ---
1 1 o 1
X=1 --. Decrescente
1. • • • •
l o 1 1

'/'a beIa 7.4

( 'onsidera ndo essa variável auxiliar, o diagrama de estados passn n :; ·1:

•' e :1na li sann os apenas as entradas A, B e e, ver 111 s qu . () t'Uill llhll


1 11 111o dia )ranw de eslados, visto anteri ormente.
1\ pnrl ir d > lia 1ra111a, monlamos a tabela ela verd ade d ·onlad u1 ·rn11 1•
.111 111 11'i> tl 11s ·11lradas .1 ' K cios fli p-l'lops.

l 1•/l l tl 11/1 / 1111111/ \1111/111/111' l 111t/i11 11 /1111111/ li

341
.--- .. o o o o o X o X o X 1 X

o o o 1 o X o X 1 X X 1
o o 1 o o X o X X o 1 X

o o 1 1 o X 1 X X 1 X 1
o 1 o o o X X o o X 1 X

o 1 o 1 o X X o 1 X X 1
o 1 1 o o X X o X o 1 X
o 1 1 1 1 X X o X 1 X o
1 o 1 X o X 1 1 X X o
-------------
~ -- - <) __ o 1 ---1> X 1 o X X 1 X 1
Tabela 7.5

Da tabela da verdade tira mos as expressões simplificada s de J e K:

Jx: Kx:
B B B B
,. -,
o o o o A X X (x X]
x x 1
,--,
1 1 o
1
o o I
1 1
X X IX
1
X
À
X X
11
1 ,_,,
XI
1
X
A
X o :x
1

1
X
X X
i __X,,.
X X X X A X X 1 1
'--
e e e e e e
(a) Ix =ABC (b) Kx = B

342
B B B B
o o (1) o A. X X X X
A.
X: 1 1 X:
1 1
X X _,
(....x 1 X o
o o o
X X X X
A ----
(x- 1 X --, ~ - -- A
X1
1 1
X X
1 1
---- __ ..,
X X o X A X
\-~- 1-- --- X X) /\

e e e e e e
(e) JA =BCX (d) KA= X

.ln: K n:
B B B B
,,. -.... ,,.-
o (1 X) X
A. X (X
~ 1 1 X: 1
1 1
o 11
1
XI X X ix
1 1
1 1 A
X 11
1
X 1'
1
X X X
X
X
:1,X__ X1
1
X
-A X
X X
--"'
e e e e
(l') .1,1 =e (t) K13 = '

.tc ·: Kc:
8 B 1 B li

X X 1 A. X:
t-x-
.... __
-1--1
- - -1 ---- __ .
t X
1 i
11 o
X X 1
l-~- --"' X
/\ A
X X X X X o X X
1(
X X X X /\
X ,,.--
X -x- -~-- --xl A
( (' (,

1J' ) l1 (la) 1 1 1 l i ,,'

1 11•111 rt , ri 1

343
O esquema do co ntador é visto na figura 7.65.
e B A

Figura 7.65

Na figura 7.66, temos o diagrama de blocos deste gerador da forma d


onda triangular assimétrica.

CLO CK
> CONTADOR

A B e

CONVERSOR
D/A -
Jv(tl
_]_
Figura 7.66

Seguindo o processo visto no exemplo anterior, podemos squ •111 11 11


um gerador de uma forma de onda qualquer, bastando para iss 1 rnj1 111 1
contador conveniente e ligar suas saídas às entradas de um conv ·rsu1 d1 1• til
analógico.

7 .4.4 Exercícios Resolvidos


1 - Esboce um ciclo completo da fonm cl · 011cl11 is sa ídas do c·o11 '1 111 11
visto na figura 7.67, abendo-s qu · <1 co nl 11 d1 11· C- <111 l'a111lli f1 ' ITI , {11 t • 1 1
saída= 5V) e que a freqü ên ·ia cl • clot'I 1· 1 MI 11.

344
600

500

Oa(LSB) Q1 02 Q3
CK ----"'
CONT. DE DÉCADA

Figura 7.67

O primeiro passo para a solução é o cálculo do período do s inal dr r l111 1 ,


para determinarmos o interval o de tempo de cada estado d· :11 111 11 1111
·ontad or, e assim obtermos a gradu ação do eixo de temp< dn :d 11 li 111
saída. Assim sendo, temos:

1 1
T= - -?o T= --- = lus
f 1.106 '

: ..M = Jµs
C':i bc aqui ressaltar que a duração de cada estnd I · s·11 ln d1111 111l 11ii1J 1
i \lia 1 a um p eríodo, pois cada saída assume o novo ·si adn 11 .1 d "11 11 l 1 il 11
pulso ele clock, após decorrido um ciclo completo d s i ·.
() passo seg uinte é o de calcular a tensão de entrad a 1H> 11111p l l l11 • 1d111
np ·ra iona l, isto é, a queda d e tensão no últímo r 'S ÍSf( r 1· . ()()< , 1)
l'nrn tan to, vamos utiliza r a entrada 1000 que eguival a l l'.'l11tl u 1, ( 1
1·ir ·1iilo s im plifi cado com esta e ntrada ap licada é visto na fi 111 ra "/.Mt
600

1
111.00 1

1 1
1 .V
' 1,1'/// li ', (11'

345
A tensão V 1 será:

Vcc 5
V 1 = - - - V 1= - = 1 67V
3 3 '
Aplicando a expressão de saída do amplificador operacional, j á visto,
obtemos:

Vs= -V1 . Ro -Vs= -1,67 .600 = -2V


2R 500
Dividindo esta por 8, obtemos o intervalo de tensão de saída relativo 1
cada estado, obtendo assim a graduação do outro eixo. Assim sendi1,
temos:
-2
/:,.V=-=-025V
8 '
De posse dos intervalos de cada eixo, construímos o gráfico da sa1d11
analógica, visto na figura 7.69.
V(V)
o 12345678910
o t(µs)
-0,25
-0,50
-0,75
-1,00
-1,25
-1,50
-1,75
-2,00
-2,25

Figura 7.69

2 - Determine a freqüência de clock necessária para gerar o sinal di 1it11 li. 11ili
visto na figura 7.70, e o intervalo de tensão de saída relativo a acln 1••.I til
do contador.

346
V(V)

17igura 7.70

1ara determinarmos a freqüência de clock, vamos exlrair do 1•,1 d 11 11 11


1 'ríodo do sinal e dividi-lo pelo número de intervalo de l ' 1111Hl 111•11 p11d1P
p •lo sinal digitalizado constantes no gráfico para, assim, h1 c1 11 1w1 111 11 1
r ·lalivo à forma de onda de clock. Assim sendo, temos:

'l'sinal = 0,70ms
111ímcro de intervalos de tempo = 28
0,7 . 10-3
'l 't'I k= = 25 . 10- 6 = 25µs
28
1k t •rrninando a freqüência de clock, temos:

--- ~ fclock = 1
6 = 40K.Hz
k 25 . IO-
,•. 1·lo ·I - 401(1 Iz
l 1111 1 olil ·n11os int 'l'vn l 1 t nsíl r lali v a ·a la sla 1 d ' snícln, lm tn
d vidii' o vul or cit' 111111 litudl' 11 áx iina, p ·l o 1nírn ·ro dt• intl' rv:tlos, s1• 11tl11
111 1l 111H · tnt los do 11,rnl'ico. /\ ss i111 st• n lo, 1•mos:
111pli111d1· 1111 i111, O,ll V
111111 11•11 1d1· 11111·1 tl11 d111•1 11 d1• 1111 , 111
1 1K

347
fiV= ü, 9 =005V
18 '
:. ~V=0,05V

7 .5 Exercícios Propostos
7.5.1 Elabore um conversor digital-analógico, utilizando amplificadrn
operacional, com as características:
nível 1=5V
nível O = OV
alimentação: +15V/-15V
A saída analógica deverá ser lida na escala de um voltímetro de O 11
20V, com entrada digital variando de O a 15 10.

7.5.2 Ide m, para um conversor digital-analógico, utilizando amplificad111


operacional e rede R-2R.
7.5.3 Elabore um conversor digital-analógico, utilizando amplifi 'i Hli 11
operacional , com as características:
nível 1 = SV
nível O= OV
alimentação do operacional: +lOV / -lOV
A saída analógica deverá ser lida na escala de O a lOV d1• 11 111
voltímetro, com entrada digital variando de O a 99 10 em 2 algari sn 1u•, d11
código BCD 8421.
7.5.4 Idem, uti lizando um conversor digital-analógico com ampl il' <' 11li11
operacional e rede R-2R.
7.5.5 Desenhe o esquema de um conversor D/A com a111plil11 111111
operacional com entrada digital para 8 bits . Escreva a cx pr ·ss 11 1 1•1 1 li
deste circuito.
7.5.6 No circuito do exercício anterior, adotando R = 1K.Q, R0 1, 1 1
nívell = 5V e Vcc = ± 15V, calcule a tensão de safdu pnru 11, , 1'}'11 1111
entradas di gitais:
a) I F 1ri (') Â l i
Ih

h) (,1
h

348
7.5.7 Desenhe a estrutura de um voltímetro digital de O a 9,9V, de modo qul'
a tensão de saída seja escrita em display de 2 dígitos.
7.5.8 Utilizando a estrutura obtida no exercício anterior, coloque todos os
níveis de entrada e saída dos blocos para a medição de uma entrada
analógica igual a 3,2V.
/.5.9 Esboce a forma de onda na saída para o circuito da figura 7.71 , sencl o
nível 1 do contador igual a 5V e a freqüência de clock 200 KHz.
32000

5K 10K 20K

CK---< 1>
02
CONTADOR
01 ºº
DE DÉCADA

Figura 7. 71

7, .lO Esquematize o circuito completo para gerar a forma de on la 111 0 : 11 11111


nu fi gura 7 .72. Determine a freqüência de clock necessá ri a.
V(V)
15

o 10 20 30 40 t(ms)

Flg 11m 7.72

, l I l'ro jL' t • o ·ir ·uit para vi sta na fi gura 7.73.


1k l ·rmin · a rr ·q\i 'l n ·ia d' ·I ) ·k n ' ssá ria ,

349
V(V)

7
6
5
4
3
2
1

o 8 t(µs)

Figura 7. 73
7.5.12 Para o sinal do exerc1c10 resolvido (2) do item 7.4.4 (figura 7.70),
determine o diagrama de estados do contador.

350
CA 8

Circuitos Muttiptert.
Demuttipte:i eMemórias

. 1 Introdução
Neste capítulo, vamos falar de assuntos de grande importância. Trnl11 1·
11 Multiplex, do Demultiplex e das Memórias, utilizáveis em circuitos ·11111
111 1 1oprocessadores.
Os circuitos multiplex são utilizados nos casos em que ne · ·s. ·il111111 1
11 ·1111 ' m certo número de informações, contidas em vários canais, 11 11111 11
' 111 1il ,
Os circuitos demultiplex efetuam a função inversa à dos rnultipl t~ , 111 1
11, t·11 viam as informações, vindas de um único canal, a vários canai s.
Ambos os circu itos são largamente empregados dentro de sisl ·111 111
' l 1i.;, h ' m 0 1110 na área ele Transmissão de dados.
blocos qu e armazenam informações c <li fi nd u.
bas ic·1mcntc cm dois grupos: as rnemórhs el e 'S ·ril 11
1 1l11 1n · :1s memórias ap nas lc leitura. Têm sua gra nde ap li ca iio •111
1 11 11111': di 1il:ii s, ulili z;:indos prin ipalm nl c 11:1 {trca le rnrorm áli ca.
11 1110,· i11i ·i:i r o ·:ip ílul o, d ·s ' nvc lv nd o :il iun s ·on · il s b6si · >.· qu t
uliliz.ndos 11m: lipo.' dl' ·ir ·11i'lt1s 111 ~ n ·io11n lo.', no qu • s • r ·I' ·r · 110

351
8.2 Geração de Produtos Canônicos
Como foi visto no capítulo 2, com n variáveis booleanas podemos faí'1 ' 1
2" combinações. Por exemplo, com 2 variá~eis podemos formar 22 1 =
possibilidades, sendo estas:

O) A. B ~A= O e B =0

1) A. B ~A= O e B =1
2) A. B ~A= 1 e B =0

3) A. B ~A= 1 e B=l

Vamos considerar a expressão referente ao caso O: P0 =A . B . P h


produto será igual a 1 somente quando A = B = O.

No caso 1, temos: P 1 =A . B, que será igual a 1 somente qu1111il1


A=OeB=l.

No caso 2, temos: P 2 =A . B, que será igual a 1 somente qu11111li


A= l e B =O.
No caso 3, temos: P 3 =A . B, que será igual a 1 somente 1111111111
A=leB=l.

Estes quatro produtos poss1ve1s com 2 vanaveis são denomi11 uli


produtos canônicos. Então, com n variáveis, temos 2 11 produtos canôni ·o,,

8.2.1 Circuito Básico Gerador de Produtos Canônicos


Podemos esquematizar circuitos para gerar produtos can ôni ·0 1. 11
primeiro e mais simples de ser entendido é o constituído p r porl 1 1
inversores. A figura 8.1 mostra um exemplo para 2 vari áve is de nlrnd11 .

\ 1 l '/1 •1111 •111111 tlr• l '/,•11111/r 11 I l11 1ftt1!

352
A B

Figura 8.1

L cguindo o mesmo esquema básico, para 3 variáveis, temos o circuito da


li 111 1 8.2 visto na página seguinte.

/\nalogamente, se quisermos gerar os produtos canônicos com n


11 l I Vt: i s, necessitamos, então, de 2 11 portas E de n entradas cada.

' '(1111 (11\ /11/1111/, 1 / 1111111/1111/1 1 1 / 111111/11/\ \ '

353
A B e

.__-+--~-- ...n_.--- -
-

_..--- -
.__--+---~-~~n

-
-

'- P4=ABC
-
'-

-
'- P5 =ABC

-,._

Figura 8.2

8.2.2 Matriz de Simples Encadeamento


1
Um segu ndo proces so d e geração de produt os ca nô ni os ' o ·u 11l 11
so m •111 · po l'l fl , I • 1
com o Matri z de Simpl es Encad eamen to que uti l i za
entrad as. O circuito no caso d e 2 v ari (tv is, · i d ~ nl i o ao
já v isl o, 111i l i1 111 1
1il o 11ic1: l n1do 1111 l i
portas E de 2 entrada s. Para 3 va ri(iw is, 1 •111os o ·ir ·1
8.3.

354
A B e

ÃB

AB

AB

/ • 1,1:1m1 8 ..

r l11 l 1111t)s q li · 'si ir ·ui to [ i de. envolvido a partir do circuito de 2


11 , i: lo nn il ' 111 n11t ·1'ior.. e quise rmos montar um
gerador de produtos
11 111 1 1k ·I v:1ri:í w is, basla ·oi ) 'arn1os 2 poria s l ~
o m 'entrada: D e D,
1 li 11111·11k, e1n ·11d11 : 11ídn do ·irc11ilo d · . va ri áv is
ass.im,
111111 ' 1111', Jl lll li 111iitll'1111111( ' 1'() d ' VIII i11 •i,:,

I' 1111 11 v 1111 v 1I' , 11· 11111 N JH1 1t w 1 d1 1 1 11 1111 rd " 11 11d1 N >111 1 • •L

355
Este tipo de matriz é també m conhe cido como piramidal.

8.2.3 Matriz de Duplo Encadeamento


uma rápid11
O tercei ro proces so, que é o mais utiliza do por aprese ntar
como Matriz d1•
respos ta com um meno r númer o de portas E , é conhe cido
impor tante ·pelo fato de S(' I
Duplo Encadeamento. Este tipo de matriz é muito
memó rias.
utiliza do em circui tos multip lex e na estrut ura de algum as
a geraçã o d1
Vamo s constr uir uma matriz de duplo encad eamen to para
produ tos canôn icos de 4 variáv eis.
~~~-
.-~~~~~.-
--.~~~~~-
o ~~~--~~~~

Figura 8.4
utili z111 , I '
Para entend ermos o funcio namen to desta matriz , vamos
D) estará ' 111 111 1 1
exemp lo, a entrad a s ,IO (0101) 2 . Neste caso, P5 ( AB C
o os clcmni .: 111
e todas as dema is saídas estarã o em nível O. Ana lisand
ntrada esp · ·il'i1 1
verem os que cada um aprese ntará uma saída 1 para um a e

8.3 Multiplex
l · 1· 111 111
Corno dissem os no início deste capítul o, o c irc uito n111llip
ais (fios , 11 11111 ,,, , 11
para enviar mos as inform ações co ntidas e m vá ri os nn
(fio). Esque matiz and o o b loco mullip l 'X, 1 ·mos:

356
CANAIS DE
SAÍDA DA
INFORMAÇÃO MUX S INFORMAÇÃO

...
DE ENTRADA
MULTIPLEXADA

...
A B e D z
l · )
V
ENTRADA
DE SELEÇÃO
Figura 8.5

A entrada de seleção tem como finalidad e escolher qual das informaç ões
d1· ntrada, ou qual dos canais de informaç ões deve ser ligado à saída.
Um circuito elementa r que efetua uma multiple xação é uma chave
1• 1'lora de 1 pólo e n posições , esquema tizada na figura 8.6.
1
1,-- ---- SELEÇÃO
2
12 - - - - - -
3
___.- ---s

Figura 8.6

S' qui sermos li gar, por exemp lo, a informaç ão 1 na saída, basta
1
11 1 io nnrm os a p sição 1 da chave seletora. Se quiserm os conectar
à saída a
1!1111 11 1:1,·ílo 1 , s ·I nam s a posição 2 e ass im, sucessiv amente.

l\: t1· pr1; ·t-s.-:n '- o l'un ·ionun1 •nt c b{ts i ·o I · um mullipl x, sendo qu e as
1111 11 11: d1•, t' lt' \l lCl irnP i11di ·1 11· q1111I n i111'0 1·n1ac,·:m n se r ·o n ' ·1ada :1 saí la , u

r '11111//1•1Al11/r11•l11 , I 1•11111/1111/, 1 1 A/1•111111/i11 \ 7

357
seja, no exemplo , as variávei s de seleção irão comutar a posição da chavl'
sele tora.
O circuito lógico básico que efetua a função de um multiple x de
canais, é visto na figura 8.7 .
.--------------------- ------- - --- ----,
1 MULTIPLEX
1
1
1
'º 1
- - + - - + - - - 1 , _ __ _ O Ia
s 1
Tabela 8.1
1
L __

A
Figura 8.7

No caso do multiple x básico para 2 informaç ões de entradas I 0 • 11


temos uma variável de seleção (A). Quando A for igual a O, teremos na saíd 1, t
mesma informaç ão que a entrada 10 ; se I0 for igual a O, S será igual a O si 1
for igual a 1, S será igual a 1. Neste caso, a informaç ão I 1 será bloqueada p 1
porta E referente a 11,pois o outro terminal desta estará ligado em A que v11l1 1
O.
Quando A for igual a 1, 10 será bloquead o e, analogamente, a infor111111 1
11 aparecer á na saída.

8.3.1 Projeto do Circuito de um Multiplex


Para projetarm os um multiplex, devemos relacion ar, principal111t•11l1
possibili dade de que as entradas de seleção irão assumir com a in fo n11111 · 11 1
entrada.....que deve ser conectad a à saída. Para isso, montamo s uma tnl11l1
verdade onde serão colocada s todas as possibili dades ele s ·1·~:11 11 1
respectivas informaç ões que devem aparecer na saída.
Para mostrarm os passo a passo a elaboração ele mullipl x, vn 1110. 11111
efetuand o o projeto ele um multiple x de 4 ca nais ou entradas d · i111'orn 111111
Para que possamo s conectar ai ·al o riam ·nl · ti · 11lrn dn ~ ti

necessita mos de 2 variávei s ele sei çfio. C'om i,'.'o, pocl · 111 0 : 1110111 111 1
1 111111l 1
verdade:

358
o o lo
o 1 1,
1 o 12
1 1 13

Tabela 8.2

Montando a tabela, relacionamos os valores assumidos pela saída para


1il1i possibilidade das variáveis de seleção, obtendo, a partir disso, o
11 pv ·1ivo produto canônico.
Variáveis de Seleção: Situação na saída:
'aso üü(P0 = A.B) s = 1o
'aso O 1 (P1 = A . B) S =I1

Caso 1 O ( P2 = A . 13) s = 12
<':is 1 J (P3 = A . B) S = I3

1•:111 l'u nção destas expressões, esquematizamos o circuito. A figura 8.8


1 l111 11 ·ir ·u ito obtido do multiplex de 4 canais proposto.

, 11111/f,1 M11 lf11•l1 1, , ,, ,,,,,,,,,,,, 1' Mi 11111//11 ' C)

359
Hiil 111 '11

( fll l h l• d11
lnío111111ç u

[)

la -+,-1-+--+--
-----~--l_ __
1 L - -- ---- ---- ---- ---- --
'
1
L--- - --- ---- ---- ---- ---- ----
---- ---- ---- ---- ---- - - ---- --
A B
Variáveis de
Seleçã o

Figura 8.8
Para entendermos o funcionamento do
circuito, vamos analisar 11111 ili
casos possíveis, por exemplo, o caso em
que as variáveis de seleção cst iv1 1111
na condição A= 1 e B = O.
Quando ocorrer este caso, o gerador de
produtos canônicos aprcst: 11 l111 1
P = 1, com isso, a porta E ligada à saíd
2 a P estará com um dos termin :1i. 1111
~ .
nível lógico 1, logo, na sua saída, tere
mos o valor que I2 assumir, ou seja , 111
for igual a O, a saída desta será O; se 1 1
2 for igua l a 1, a saída será 1. Sab c11<111
que neste caso todas as outras entradas
da porta OU estarão em O, concluí11111
que, g\iando as variáveis de sele ção estiv
igual a 12 . Para analisarmos os outr
erem na condição 10 (A S .•1· 1 1 13) ,
os casos, basta procedermos de f >111
análoga. 11

O circui to foi esquematizado dessa


maneira para maior compree ns1111
normalmente, é representado como mos
tra a figura 8.9 .

.360 Elementos de Eletrônica Digital

360
MtJI 111 111 X

J
>---- r-S

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1 ___ _____ _____ _______________ _____ _____ _ J1

A B
Figura 8.9
:
Representando o multiplex obtido em bloco , temos

'º11
MUX s

A B
Figura 8.10
de um multi plex de J G
Vamo s agora, como exem plo, elabo rar o circuito
s 16 entra das neces sitam os
, 111ais segun do o mesm o processo. Para comu tarmo
es que as entra das de seleç ão
1k 4 variá veis de seleção. O número 'de infor maçõ
das de seleç ão. Assim sendo,
podem comu tar é 2 11 , onde n é o núme ro de entra
111ontamos a tabela da verdad~: ·

Circuitos Multiplex, Demultiplex e Memórias 361

361
o o o o lo
o o o 1 I,
o o 1 o 12
o o 1 1 13

o 1 o o 14

o 1 o 1 Is
o 1 1 o I6

o 1 1 1
li
17

1 o o () 18
1 o o 1 19
l o 1 o I,o
1 o 1 l 111
1 1 o o 1,2
1 1 o l 1l'.l

1 1 l o T,4
l l 1 l I,s
Tabela 8.3

O ci rc uito qu e executa esta função é visto na figura .1 O.

\(• J / /, 1111 11/r• ./1 / /, 11111111 11 I l/1 11,i/

362
'
~

,----g / 1
)4 \
... / 1

~ \
/ 1
,.
'
/ 1
~
\
_,, / 1
~
\
.:1 / 1

'
~

~ / L..J
1 ~

...:::::=:
' 1

~
/
1

~
l----ll ' r:=== s
/ 1
--
...
~

/ ' -~

,....,
1

<I \
J 1

<I
' 1

11
'
/
1

~
\
J 1

~
'
J 1
'
/
1

A B C D
f i'ig11ra 8.11

R ' presentando apenas em bloco, temos:

1 11111111• /11/111•/1 •1, / 111111il111 1/1 \' , , //111//1/ \(~

363
MUX
DE 16 ,____ s
CANAIS

1 1 1 1
A B C D

Figura 8.12

O funcionamento deste circuito é análogo ao de 2 variáveis. Pod 11111


notar qu e cada informação de entrada possui apenas uma combinação d 1
variáveis de sel eção que a conecta à saída, portanto, se quisermos conec t111 11
saída uma determinada informação, precisamos injetar nas entradas de s ll-1.- 111
sua respectiva combinação. A essa combinação damos o nome de endc11• o,
conceito facilmente compreensível , pois , ao injetarmos as variáveis de sei ·1; 11•
estamos endereçando através de um código binário, a informação que dcw
conectada à saída.

8.3.2 Outras Maneiras de formar um Bloco Multiplex


Podemos formar blocos multiplex através de quaisquer gerado!' ·, il
produtos canônicos. E squematicamen te, temos:

3 ,4 Ii/1•1111·111"1 rt1· 1··1ro11111!1 ·11 t>lr '"'

364
A B C z

GERADOR DE MULTIPLEX
PRODtJfOS
CANÔNICOS

pº '---+--+----+---t
lo - - t - -- - + - - 1 - - - - 1 - - - - 1

I, - - t -- - - - - 1 - - - - 1 - - - - 1

P, ' - - - - - + - - - t
1, --+---------1------1

Figura 8.13

Vamos, para exemplificar, esquematizar um mul tiplex de 8 nnilis 1•11 111


111 t v is de seleção, utilizando os principais geradores de produtos ·n 11 1111 11

1• I Multiplex utilizando Matriz de Encadeamento Simples

c--- - - ----<l
/ \ - --d
11 - --a .,

l 1.i:111 1 8, I /

1 '/111111111 A/11/1111/1•1, I 1, 11111/111 1/1 1 , M1 ·111111 /i11 \(»

365
quead a (o
Iójeta ndo o endere ço de uma dada inform ação, esta será desblo
tada à saída.
produ to canôn ico corres ponde nte será igual a 1) e será conec

8.3.2.2 Multiplex utilizando Matriz de Encadeamento Duplo

'•

Figura 8.15
das, p11I
Esta manei ra de constr ução do multip lex é uma das mais utiliza
aprese nta uma rápida comut ação.

8.3.3 Ampliação da Capacidade de um Sistema Multipfo ·


dade, f >1111 .11
Podem os, a partir de circui tos multip lex de baixa capaci
Para entendcn1111 '
outros para um maior númer o de inform ações de entrad a.
ação, a parli1 d
proces so, vamos monta r um multip lex de 4 canais de inform
mostra, em blo •11 ,
outros de apena s 2 canais de inform ação. A figura 8.16
multip lex obtido .

'"'• /•/1 •1111 l/ftl \ r/1 1 / /, , , ,,,,,,li / 1111//11/

366
Mux de 4 Canais

MUX So
>----~
1

MUX
3
s

MUX S1
2 1-------'

1
1
'-------

B A
Figura 8. 16

Ao entrarmos com o endereço 00 (A . 13) , encontramos na saída a


11lmrnação 10 • Como podemos notar, no circuito, quando B for igual a O, as
!Idas intermediárias s() e s, estarão com as informações, lo e 12
11 •P ·ct ivamente. Quando A for O, teremos na saída S somente o valor de saída
11i('l'111 cdiária S 0 , que neste caso estará com o valor 10 , logo, ao injetarmos
111 t • circuito o endereço 00, teremos na saída a informação 10 . Podemos
111 li isar de modo análogo os outros endereços:

1 :> Endereço 01 (A . B) : a saída assumirá o valor de 11.

-•ndereço 10 (A . 13): a saída assumirá o valor de 1 2_

1 :> End ereço 11 (A . B): a saída assumi rá o valor de I3.

1 ·11 lro da série de circuitos integrados comerciais, também encontramos


111 11 lo.· mullipl cx ele 8 canais de informações (3 variáveis de seleção). Com a
1111 1 / 1·110 d ·s i ·s l loco. , seguindo este processo, podemos formar circuitos
1111 ill1pk x ·0111 n111i1 0 mai r capacidade.
I' 11 1 il11 Hll'llr, vn mos •laborar a seguir, um exemplo ele confec fio d
11111111 1111111 pk ·0111 ·;1pa ·icl ad · sup ' rior a 8 ·a nni s. Vamos f' ·l11:ir :i

'lt 1111/1J1 M11/t/11fl •1, / l1•1111tlrt1 1/i 1 1 A/1 •1 111J11111 \f.7

367
confecção de um multiplex de 16 canais, utilizando blocos de 8 canais dl'
informação.
Para isso, devemos conectar os blocos da maneira vista na figura 8.17.
,------------------------------------------------
'
í
1
1
MUX DE 16 CANAIS

1
1
1
MUX So
1
1
1 1
(000)
1

1
1
1
1 MUX
1
1 3
s
1 1
1

í (111)

i
MUX
2
1
S1 l
- 1

-------- --- -- --------------------- ~------------

B C D A
Figura 8.17

Nos blocos multiplex 1 e 2, as variáveis B, C e D irão selecionar 11


canais de entrada, que possuem endereços iguais (BCD), nas saídas S0 • , ' 1
multiplex 3, por possuir as entradas de seleção curto-circuitadas, apr svnt 111
somente os endereços 000 (A = O) ou 111 (A = 1), logo, este bloco cr ·[11 ;11 11
seleção final através de variável A, complementar ao endereço. l od1• 1111 1
observar que no multiplex 3, as saídas S0 e S 1 deverão ser ligadas ll"t S ·11t1 111 1
cujos endereços são 000 e 111, pois devido ao tipo de ligação das va ri :~v •1 d
seleção, as outras entradas jamais serão endereçadas. Após sta 1111 111
concluímos que o conjunto executa a função de um sistema multipll: tl1 1
canais de informação.

168 / '/1•11w11/r11 1/1• /•'/r•f,, 111111 /1 1•/111/

368
.3.4 Endereçamento Seqüencial em um Sistema
Multiplex
Podemos utili zar um multiplex que apresente, seqüencialmente
na saích, os
1 hu los correspondentes aos canais de informação. Para isso, basta conect
armos : s
111l radas de seleção um circuito contador que gere a seqüên
cia de conta ' 111
d1 ·~ j ada. Para ilustrar este procedimento, a figura 8.18 mostra um
multiplcx cl • H
1111111i s com seleção seqüencial feita por um contador de Oa 7 (8 estado
s).
lo
I,
12
13
l4
MUX s
15
16
1.,
A B e

k CONTADOR
Oa7

Figura 8.18
ma das utilidades deste sistema é a conversão de uma infDrn1
111;:1n
1111 l1·la m uma informação série, pois se o contador gerar a seqü
'l 11 ·i11hin11'i 11 ,
1 11 111us seqüenc ialmente na saída, as informações 1 , 1 ,
0 1 12 até I N 1. l\ss:1
1111 1 1' t1ração , porém, não faz com que o multiplex funcione
obri g·1toriam nt '
1111111 s ·nd um conversor paralelo-série, pois dado o endereço
de um cana l ele
1111 1d11 , a saída irá var iar de acordo com a variação deste, logo,
se surgir na
1111 1d 1111T\ tr m de pulsos, este será recolhido na saída.

lJ tilização do Multiplex na Construção de Circuitos


Com binacionais
< > ·ir ·uil o rnultip l x p d s r utili zado també
m para a montagem de
11 11l111•1 rn 111hi11 n ·io11 11i s quai s 1u · r. Para iss , basta mont·u a tabela
el a verdade
I• • 1111 ln ·01110 110 ·up 1111 > 2.
1 • r 1d1• q111· o ri 1 ·1iil o d ·v · 1p1 1" 1·111 111 1 111 1
· 1d 1 1111 111 d11s poss ihi lid:t< lvs
1

1 Ili 11 l11 j1 l1l1 11 11, 1 Ili tf dt• i11 lt1 l Ili I\ Ili 1111, 1111 llld tl IH' lll 11' 1 111111 ti 1'

! • 1 ,,,,,,, ,,,,,,,,, ,' / I, 11111/1111/1 1, \/, 11111/ltl \h 1)

369
possibilidades, as variáveis de seleção irão endereçar a respectiva informação,
que terá o seu valor definido de acordo com a tabela da verdade.
Para exemplificar, vamos esquematizar o circuito que executa a tabl'111
8.4, utilizando blocos multiplex.
,,.,
x>::
::;.:,
B'.:.::··c
' " '; ~ :: :.i:
;· S;:> s.2 ...·'ü•
o o o o o
o o 1 1 o
o 1 o o
o 1 1 o
o o 1 o
1 o 1 o
1 o o
1
Tabela 8.4
Vamos, agora, estabelecer os valores dos canais de informação dt· 1 111
um dos multiplex, que irão apresentar as saídas S 1 e S2 :

o o o Io =O Io =O
o o II = 1 II =0
o o I2 = 1 I2 =O
o I3 =Ü I3 =1
o o I4 = 1 I4 =O
o Is =Ü Is =I
1 o I6 =O I6 = 1
I7 = 1 17 = I

Tabela 8.5

\7 0 I /, 111t 11f111 ,/ / /, 11. 1111,, / 111 11t1/


' . . ...... , " •• f '""""(" 1 f tlff ' " " ' ' ' ' ' ,, ' ,

370
Partin do da tabela , vamos escrever os valore s que as informaçõc~ d·
1 nl rada devem assumir:
MUX l: l=l= I=I= O
() 3 5 6

l=l=
1 2
l=l=
4 7
1
MUX 2: l=l= I=I= O
() 1 2 4

l=I=
3 5
l=l=
ó
l
7

Vamos, então, injeta r esses valores nos respectivos ca n a i ~ cl r


Ili l 1li mação . O esque ma do circuito, nesta situação ,
é visto na figura 8. 19.
o


Ii
12
l3 MUX
14 1
Is
[6

!7

··,-- 'º
_ 11
12
13 MUX
= lq 2
- J,.

·-·- "
lc,
17

!\ e
l 11•111118 , / 1)

lt 1•11 1 11 i ll 1 Il i 111 111 •111· 111111' l}l ~ 1 1 11d 11 ,' .' I' • ' d. lll 'rHtl l) ('() Ili a.' Il i i 1 •i»
1 '
Ili ti l l 1111 1d 11 'H •1111 d 11 li f ti H 1I d 1\' l' lt i. 11 11

371
Para verificar mos o funciona mento do circuito, vamos analisar um dor-.
casos, pois os outros serão análogos . Analisar emos, por exemplo , o caso da,
entradas ABC iguais a 011, respectivamente.
Ambos os multiple x irão endereça r o canal de informaç ão 13 , logo, na
saídas s, e s2, teremos respectiv amente o e 1, que estão colocado .
respectiv amente nas entradas .
Este exemplo mostra que podemos esquema tizar um circuil11
combina cional através da utilização de blocos multiplex.
A vantagem do emprego do multiple x está na facilidad e dt
esquema tização de circuitos , principal mente quando temos um número elevad11
de variáveis . Por exemplo , quando tivermos 8 variáveis , teremos 111
possibili dades, o que implicar á numa grande dificulda de de simplific ação d 11

circuito. Utilizand o este processo , basta injetarm os os valores 1 e O nos Cét11111


de informaç ão, de acordo com as yariáveis de seleção, conform e a tabela d 11
verdade. Veremos mais adiante um b utro processo , utilizando memória s ROM

8.3.6 Exercícios Resolvidos


1- Esquema tize um multiple x de 64 canais, utilizand o apenas blocos dr
canais de informaç ão.
Para obtermo s um multiplex de 64 canais, necessita mos de 8 blocos tl1
canais e mais um , para efetuar a conexão final de todos os blocos, 011 1 j11
a ligação de todos os 8 fios, das saídas pertence ntes aos blocos. A l'i1 .111 1
1

8.20 mostra o sistema montado e a respectiv a identific ação do ca1111 I il


entrada inicial e final de cada bloco.

372
í -- -------- --------- - -- - ---------~- - -------- 1

[ MUX DE 64 CANAIS 1
r. 1
1
1
1
1
MUX s. 1
1
1 1
1
1
1, 1
1
1 1
1
1
b & b 1
1
1
1
1
1
MUX s, 1
1
1
2 1
1
1
1
1
1
1
1 1 1 1
1 D E F
1

1 MUX s,
3
1

'"' 1
1
1 b & b
1

1 1

MUX s,
1
4
1 o
'·" 1
1 1
& ~ MUX
1
1
D
9 -+----
'·" 1

MUX s, 7
1
5
1
A ~ t
1 1 1
D E F
1
1

MUX s. 1

I~ I~ ,~

--,_,_,_
--,_,_
-
MUX
7
s~

-- --
--

1,
-
=
=
e:
=
e-:;

-
::3,.
1~
'-'- I =

I=
1'> 1':

li
,,1

,1, ,1 1'

/11•111118 '()

373
ta pelas variáveis D, E
lo cir cu ito , no tam os qu e a sel eçã o do s can ais é fei 6
Pe de sel eçã o: 2 ), sendo
=> 6 fio s
B e C (64 can ais
e F em co nju nto co m A, tra da em cada
ira s res po nsá ve is pe la sel eçã o dos can ais de en
as trê s pri me al na saída.
la co loc açã o efe tiv a do can
blo co e as três últ im as, pe r qu ·
mu ltip lex , co nfe cci on e um de co dif ica do
2 - Ut lliz an do blo co s
o Gray.
ári o co mu m pa ra o có dig
tra nsf orm e do sis tem a bin
rre spo nd en te a esl 11
pa sso é mo nta rm os a tab ela da ve rda de co
O pri me iro em co mu tad o,
, ind ica nd o co nfo rm e a seleção, os can ais a ser
co dif ica ção
às saí da s.

o o o o o o o lo
o
o o o o o 11
o
o o 1 o o o 1 1 12

o o o 13
o o 1

o o o 1 o 14
o
o l 1 15
o l o
o 1 o o o 16

1 o 1 o o 17
o
o o o 1 o o 18

o o o 1 19
1
o 1 1 110
o
o 1 1 o 111

o o 1 o o 112

o o 1 11 :i

1 o 1 o o Jl <I

1 1 o o o 1, 5
1

Tabela 8.6

37 4
No multiplex 1, temos:

1=1
o 1
=l2 = I3 =l=I=l=I
4 5 6 7
=0

No multiplex 2, temos:

Iri =I 1 =I2 =I3 =I 12 =I 13 =1 14 = 115 =0

No multiplex 3, temos:

' 11 - II = 16 = I7 = I8 = 19 = 114 = I 15 = o

No multiplex 4, temos:

1
li = = 1 = I7 = I8 = I
13 4 li
= 112 = 11s = o
1
1
= rz = L = I6 = I<) = I 10 = I13 = 114 = 1
~

1\l'ctuando as ligações, montamos o circuito visto na figura 8.21.


() o o o
MUX
1
1~ MUX
2

o ---t==l.....15~~....
ABC D

o o o
1
1
o
li MUX 1 MUX
3
S3 o 4
S4
1
o
1
o 15
ABC D
I ,1:111 111 8. I
N

e '11111/1111 Al//ltt11/,·1, /11·11111///1•11•1 •' M1 •111111 111 \7:::i

375
Injetando nas entradas ABCD, o código binário (A é o bit mais
significativo), obtemos nas saídas si ' s2' s3 e S4 ' o código Gray (S 1 é o
bit mais significativo).
3 - A figura 8.22 apresenta os sinais de informação de entrada e de seleção d1·
um mnltiplex de 2 canais. Esboce o sinal de multiplexado.

11 ~

Figura 8.22
Para montamos a forma de onda da saída multiplexada, necessita111 11
verificar a variável de seleção (A), que estando em nível O, selecio1111 11
trecho relativo ao canal 10 , e em nível, o re lativo ao canal 11 . Assim s ·11d11
o sinal multiplexado é visto de modo ampliado na figura 8.23.
A=O I A = l A=O 1A= l 1A=O A=l 1A = O1 A=l IA =O 1A=l 1
1 1 1 1 1 1 1
1
10 = 0 111 = 1 0 = 1 111 = 011 0 =1 11 =1 11 0 =0 11 1 =1 10 =1 111 =0 1
1 1 1 1 . 1 1 1
1 1 1 1 1 1 1
1 1 1 1 1 1 1
11 11 11 11
1
1
1
1 11 1 1
1 1 1 1 1
1 1 1 1 1 1
1
1 1 1 1 1 1 1
1
1 1 1 1 1 1
1 1
1 1 1 1 1
1 1 1 1 1 1 1
,_____,,____ , -+--~+-~~
1
1
1
1

Figura 8.23
Podemos notar que para não haver perda de sinal, a largura ci o ·j< 111
seleção deve ser a metade da ocupada por cada infonna ção, poi. 11
sendo, a seleção possibilita obter o sinal multiplex ado con lud11
amostras intercaladas da informação de cada can·~ I cl ' rnl1 11il
transmitindo-as completamente.

8.4 Demultiplex
Entende-s e por demultiplex como sendo o bloco qu · ·r ·111 11 11 1111
inversa ao multiplex, ou seja, a ele env ia r in l'orma .õ ':-; ·onlidns v111 11111 1 11
vários canais de saída. A fi gura 8. ti 111 0,' ll'll 111n hlo ·o cl e11111ll ipk · 1•1 111 11 111

376
E DEMUX
1}
1 - - - - - 12
,_____ _ _ 13 CANAIS DE SAÍ!=JA
ENTRADA DA DE lt\FORMAÇOES
INFORMAÇÃO
MULTIPLEXADA 1 - - - - - IN

A B C Z
~
ENTAADAD E
SELEÇÃO
fi'igu ra 8.24

/\s entra das de seleç ão têm como finalidad


e esco lher qua 1 ·11 11 li d1
11l111ntação de saída que deve ser cone ctado
à entra da, ou s'.Ííl, li' •111
111 11 r · :a r o cana l de saída , ao q1ial
a infor maçã o deve se dirig ir.
Um circu ito elem entar que efetu a uma demu ltiple
xaçã é visto 111 l 1 '111 1
'1.
1,
2
- - - - - - 12
3
13
I ~ ----•
4
14

.......
N .....··
---" " - - - - - - - - - IN
Vip 11ra 8.25
Nl'.'I ·ir ·uit o, se quise rmos ligar a infor maçã o de
ent rada
1tl 1 11 h11s ta se lecio narm os a posiç ão 1 da chav
1
e seletora,
1 111111<' ll so m ·nt c na saída 1 . Se
1 qui serm os que a infor maçã '11 11··1 111
1 1 1111• ·tad.:1 :10 an:tl ele saída 1 , basta selec
2 ionar mos a posiçã 2, ;1.·si11 1
1 '11 111 ·111 "

l 1111 lt•111t1.• IHll a l' q u • •si ' ·o pr sso inv rso de um multi plcx, v m daí o
ili 111111l ipl ·x. J\s v:iri:ív ·is d· s ' I '<:fi) irft indi
a r q ual a p ),·i .fio p1 · il
1 11 111111 d 'Vl' ns. •11 111ir, o u s ·j11
, o q ual ·anal 1·saída l ·v ·mos ·01
1111 lt 111
1· ·tnl' a
d • r nl 1'111h1 .

1 '// t llift I' 1\

377
de 2 canaj s eslá
O circui to lógico básic o de um demu ltiple x
esque matiz ado na figura 8.26.
Í-------------oEMuLnrLEx,
1
1
1 ~
1
1
1
E 1
1
1
1
1
1 1
1 1
1 1
1
L_ _____________________ J1
1

A
Figura 8.26
Vamo s ana lisar o funci onam ento do circui to,
em funçã o do val111
assum ido pela variáv el A:
(E), e 11 si 11 11
e:> A = O: 1 irá assum ir o valor da entrad a de inform ação
0

em O.
(E), e 10 ·s t111 1
e:> A= 1: 11 irá assum ir o valor da entrad a de inform ação
em O.
ação de 1111 1111
Podem os notar que quand o A= O (ende reço O), a inform
ação de entrad a saíra po1
saíra em 10 e quand o A = 1 (end ereço 1), a inform
11

eço , dado à info rn 1111 .111


Assim se ndo, as variáv eis de seleçã o forne cem o ender
á sair.
ele entrad a, do local (cana l de saída ) por onde esta dever
tabela da v rdad1
Vamo s, e ntão, escre ver estas possib ilidad es em uma

Tabe la 8.7

378
8.4.1 Projeto do Circuito de um Demultiplex
Para projetarmos um demultiplex devemos relacionar, primeiramente, n
possibilidade que as variáveis de seleção irão assumir (endereço), com o ca 11 ;il
d ' saída de informação que deve ser conectado à entrada. Para isso, mo niamo.·
11111a tabela da verdade onde são consideradas todas as possibilidades cll-
•,t k:ção e os respectivos canais de informação.
Como exemplo, vamos elaborar um demultiplex de 4 canai . 1 ara q11 I'
po.·sarnas conectar aleatoriamente uma entrada a 4 canais d S'l d 11,
11 · ·cssitamos, como já visto, de 2 variáveis de seleção . Com isso, p o ck-1111 ),
11 1rn11ar a tabela da verdade:

o o E o o o
o 1 o E o o
1 o o o E o
1 o o o E
Tabela 8.8

/\1ravés ele uma tabela, notamos que, quando as v :11 iri 1· 1.. d 1 1 11 1 111
1 111111r •m:

1 :> 00 (Po = A . B) : teremos o valor de _, n <l11ill d ~· .·111d11 1,,

1 :> () 1 (P, = A . B): teremos o valor de E no c anal d · s11 1tln 11•


1 :> IO ( P2 = /\ . B): teremos o valor de E no canal cl ·~ a do 1,.
1 :> 11 ( PJ = /\ . 1 ) : t ·rcrn s o valor de E no canal d :rní h 11•
( ) ·ir ·uif ) p:tra ' X' utar starun Jíoé vi st.o nariiurn 8. 7.

, li 1l/1/11\ /11/111 1/, 1, / 11 u111/111•l1 1 1 11111••1111\ ' , .,

379
,------------ ------------- -----------
: DEMULTIPLEX
1
1
1
1
1

E
1
1
1
1
1
1
1
1
1
1
1 1
1 1
1L ____ _ 1
-------------------------'
A B
Figura 8.27

O funcionamento do circuito demultiplex é análogo ao do mul1ipl1


Para verificarmos, vamos analisar um dos casos possíveis das variáv ·ir-. d
seleção, por exemplo, enviando o endereço 01 (A . B).

Quando ocorrer este caso, o gerador de produtos canônicos int ' nH1 ,,
circuito estará com P 1 em 1, com isso, a porta E ligada à saída P 1 e tar11 11111
um do s terminais em nível 1, logo, em sua saída (1 1), teremos o valor 111 1 11
valores assumidos pela entrada das informações (E), permanecendo as 1111111
sf ídas em nível O.

: 1 : 1 ~ ~ ~ ~1 1 1

O circuito pode também ser representado como mostra a 1'i) ura H. 1H

UH) ,.., ,.//11'/l/rl\ ,,,. I /, •111 /1111/ I •1111111/

380
~- ------- --- --- ---- - -- --- - ,

DEMULTIPLEX i
1
1
1

______ _______ _J

A B
Vir:ura 8.28

h m bloco, o circuito fica representado :


lo

I1
E DEMUX
12

1:1

/\ B
l 1'/g 11ro 8.

C'n1110 outro ex 111 pl , va m s e laborar um circuit o d 'n111ltlp l<1.· d1• f


11111• ilt· s:1ícl:i (. v11ri(tv ' is ele se i ção). Seguindo o rncsm< prn · ·.·, ·1 , , v1111 111
11 111111 o l:rb ·ln da v ·rda I •:
1

1
/1 1 li ,,., ,,,,,,,.,. 1, ll1•1111il111•l1 1 1 / 1 1111•//1 1\

381
o o o E o o o o o o o
o o 1 o E o o o o o o
o 1 o o o E o o o o (J

o 1 1 o o o E o o o ()

1 o o o o o o E o o ()

1 o 1 o o o o o E o ()

1 1 o o o o o o o E ()

1 1 1 o o o o o o o I·

Tabela 8.9

Vamos , a partir da tabela, desenhar o circuito que executa a f1111 11 1


proposta.

\X' / /, •1111 '"'' ' ,/, / /, 111 111111 1 / i/1; /111/

382
,
.
r-(

-- r
1
1
1
1
1
1
1
1
1
~
1
1
1
,

- .
~

.
- l
1
1
1
1
1
1
i
~
1
1
1
1

-
1
'
1
1
1
1
1
1 1
1
!_ ____ --- -- __________ ___ J1

A B C
J.'i,1 :///'(/ 8.. ()
l11u l1· 111os v •rifi ·ar qu e de acordo com o endereço (valores assumidos por
1 l 11 111l'rn 1 1111 ~; 110 d ' ' ntracla surg irá na saída respectiva. Notamos ainda, qu e
l 1 1 11 11!1 Ili' .'11 id11 poss11 i ap 11r1s um e nde reçamento .

1 111 11111 •1 / 11/11 1/i 1, ( 1111111/11 ,,, 1 1

383
8.4.2 Outras Maneiras de formar um Bloco Demultiplex
Podemos · formar blocos demultipl~tçadores através de quaisqw:1
geradores de produtos canônicos. Esquematizando, de forma geral, temos:
.------------- - ------- ------
0 EMULTIPLEX

r--- 'º

t---+-- 12


GERADOR DE
PRODlITOS
CANÔNICOS

•••
L---

A B C Z
Figura 8.31

O gerador de produtos canorncos interno ao circuil f'u11 · i11 11 1 1 1 11


distibuidor de endereços, pois de acordo com a entrada das v 11Í l \ '1 1
seleção, desbloqueará somente uma saída.
Esse gerador de produtos canônicos pocl d t s r ·011str11 do 111 111 111 I
uma matriz de encadeamento simpl s, matri :t, d· ·11 ·11 l ·t1111 ·11 111 tl1q d11
mesmo feito '1lnvés d p rlas E, omo 11os rnsos vistos 11111 t• l'i 11n11 ·1111

\HI 111111,111,11/,11,11, 11111111111•1,tl

384
8.4.3 Ampliação da Capacidade de um Circuito Demultip
lex
Como nos circuitos multiplex, podem os mont
ar a partir d
lil'llrn ltiplex adore s de meno r capac idade , outros de maior
capac idade , ou seja,
11111 ior núme ro de canais de saída.
Para enten derm os o processo, vamo s inicia r com um
caso simpl es, mi ·
·11111os montar um demultiple x de 4 canais a partir de outro
s de apenas 2 canai s
d1· :aída . A figura 8.32 apresenta esta mont agem .
---------------- --
---- --- -- ----~
DEMUX DE 4 CANAJS

,___. ._ la

DEMUX

F. DEMUX
J
1
1 J
1 1
1 t-r-o-, - I2
1
1 1
1 1
1 DEMUX 1
r 1
1 1
1 1
1 ,__.,.._..,.- 13
1
1 1
11___ ___ _ _______ 1
_]1

A B
Vig 11r a 8.32

() ·ircuito acompanhará a segui nte tabela da verdade:

A ll
() o E o o o
() o o o
() () o E ()

() () ()

/'11/11 •/11 8 , /()

1 : 1,. 11 i 11d11
1•1, 11· 111 v 1.i1111 p111 .,, 11 , p111lt •111l1 1111 111111 1· 11· 1iit1 n. l1• 1111illipl1·x
•jll lilJill t 1 I ' 'l i.li lii 11 d 1• dt • llliill ,

385
Para ilu strar, vamos construir um demultiplex de 16 canais de
utilizando apenas blocos ele 8 canais. O circuito é visto na figura 8.33 .
r---------- ----------- -olMU"x5E16-cÃNÃ!Sl
1 1
1
1 1
1
1 1
1
1
1
1 MUX
:
1 1
1
_J 2
1

-
1
-
MUX -
E 1 -
- 1

-
í

L_ MUX
1 1 3
1

:
1 1
1
1 1
1 1
1 1
1
[_ ___ ----------- --------
1
-- --- - --------1
A B C D
Figura 8.33

Neste caso, o demul tiplex 1 receberá as entradas de informa ;m· 1


pri meira parte do end ereço (A), com isso, selecionará através das sa d!I'., 1111
dos dois blocos demultiplex. A segunda parte do endereço (BCD) s ' ll•t•1111111
por qual dos canais a info rmação deverá sair.

8.4.4 Demultip lex con1 Endereçamento Seqüencial


Podemos utilizar um demultiplex qu e apresente a ínforn1a :fio d l' 1 1111 1 1
saindo pelos canais de acordo com um endereçame nto scq i.i c n ·iol. 11111 11 1
basta conectarmo s às entradas de seleção, um circuito co ntador q111 111 1
contagem com a seqüência desejada. Conforme a saída do · 111 11 <1 0 1, 1 1 1111 1 1
de informações será conectada aos canais de saída. 1 ss' mod11, q11 111tl•
contador assume estado O, a informação sa irá pelo cana l d · suíd11 10 , 1 q11 111
assumir estado 1, sa irá pela sa ída 11, il ss im su ss iv11 111 ·111 '.,

386
A figura 8.34 apresenta a configuração de um sistem a
genérico montado.
1---- lo
r - - - II
1---- 12
E---t
t---- l3
DEMlJX

'--...--- --.---.- ---'t--- - I N -1

ck--- <l CONTA DOR


O aN-1

Figura 8.34

l ~ sta config uração, da manei ra como se


apresenta, nã > J)l"1111 il " 1
1 •111v ·rsão de informação série para paralela, pois não
pcrmil · 11 ••111111
l11 11d1 nnca de inform ações pelos canais de saída. Um modo
d· so l111 111111 11
1111il1 l ·ma é o armazenamento dessas informações em flip
- l'Jop~ lij• 1111 1
111111: e com isso recolher a informação parale la ap(>.
11111 I• 11q 111
1111 1·11i cntemente dimensionado , em função dos sinais de ·lot'
1
I 1pl11 1d1' 1 •
111111dor e aos flip-flops de saída.

í.!i Fxercícios Resolvidos


l!i 11 h ire um demultiplex de 8 canais, ut iliz11111 l11
111111 111 t11 li
1 11 ·:1 1 :im nto simples.
<l 1·lr ·11i1 0 deste demultipJex é semelhante ao do 111ullipl11, 1 1p11
111 11 11 11il11
1111 ill'lll 8. .2.1 , principalmente no que tan g à • ·rn ·1111
d11 p1 111 lii1 11 1
1 1rn 11i os pa ra o endereça mento dos canais, so mcnl ' q11 •,
1111 '!I '" d 11111
1k 11rn llipl c ' , as portas d aícl a irão recebe r a en trada 1\ pnra
q11 · N·11 11111
11d1 1111illipl 'X a :U .
, 111 s ·11clo, ·st ' ircuil o é visto na fi gurn 8.35 .

387
A- ...--- -dr- ---- ._ l---+- --41
B ---r --.-- -qL ___ _/

1,

Figura 8.35
e os sina is de cnl n11l11
2- A figur a 8.36 apresenta um demultiplex
informação.
multiplexada e de seleção. Esboce os sinai s de
E

E - - - - . DEMU X

Figura 8.36
Para obtermos os sinais de informaçã T0
11, J1 "'Ss i1 ;1mo s v· 1il11 11 1
O, ln111s l" 1' • p 11·11 10 11 11 11 1111
variável ele seleção (A , qu stnnclo vrn nív ·I

388
presente em E, e estando em nível 1, para I 1• Assim sendo, os sinais cl •
informação obtidos, são vistos ampliados na figura 8.37.
i A=l
A=O 1A=l A=l A=O
E=l 1E=l E=O E=O E=l
10 =1 1 10 = 0 10 ==0 10 =0 10 =0
11=0 1 11=1 I1 == O 11=0 11 =1

lo ----li
1
1
1

Figura 8.37

Podemos notar que quando um canal estiver sendo selecionado, o ou tro irf1
apresentar nível O na respectiva saída. Este fato irá ser abordado no ill'lll
seguinte, relativo à transmissão de dados.

H.5 Multiplex e Demultiplex Utilizados na


Transmissão de Dados
Os circuitos Multipl ex e Demultiplex são muito utiliz11do 1 111
11111s111issão de dados. Para isso, basta que tenhamos um bloco no tra11s111 ii-. 111 1
11111 outro no receptor executando a fu nção inversa. Para que haja unrn 1 •111•11 11
t l' l 1· p :fio, é necessário também que as variáveis de seleção ·:-;ll'J 1111
111 ·ro11izadas, ou seja , tanto na tra nsmissão corno na recepção, as vari il v ·i. dr
• 11111 ro l · elevem enviar o mesmo endereço. Basicamente, temós dois prn ·" ~H 1
d1• l n111smi1isflo:

1- Tram;missão paralela: através de múltiplos fios.


2- 'l'rnnsmissão série: atra vés ele l fio.

V 1111111s, 1 :ir:i a11al isar os 1 ro cssos, ex mpl i l'i ar a transmi ss·10 de dnd1 11
d1 1 h il 'l 110: d 1is 111oclo::

l /111///1• 111/1111/, \, fl111111(1/11/, 11 / 1//1!11/1/ \ I)

389
1- Transmissão Paralela
A configuraçã o do circuito neste tipo de transmissão é vista na figura
8.38.
LINHA DE TRANSMISSÃO

E DEMUX s1 MUX s
i--~~~~~r~~~~--1

A1
Figura 8.38
A entrada de informação E irá receber a informação de modo série, c 11111
visto no gráfico da figura 8 .39.
E

Figura 8.39

Este gráfico indica o espaço de tempo de duração do 1Q e cio zu llll


Sabemos também , gue os bits ela informação podem assumir valores 1 ou O.

A variável de seleção A 1 do demultiplex irá, durante o tempo de existência do 1u li 11


enviar o endereço ele S0, logo este aparecerá na saída S 0. Simultaneamente, ;1
variável de seleção A2 do multiplex deverá enviar o mesmo endereço, fa zendo 1 11111
gue a informação ligada em I0, apareça na saída S. Durante a existência do 2u hil , 11
variável ele seleção AI do multiplex deve enviar o endereço de si, logo, CS I •
aparecerá na saída S 1• Simultaneamente, a variável de seleção A 2 do mullipl • · d1 1
enviar o mesmo endereço, fazendo com gue a informação hgada cm 11 apnr · ·11 11 1
saída S. Assim, teremos na saída S a mesma infonnação aplica d a~ nlracl n I •', I • li
processo apresenta também um caráter didático para mostrar a imp rln11 ·i11d11
sincronismo entre as variáveis de endereço do transmissor e dor pi or, IH i11 1 11 1
ele, a informação colhida na saída não seria verdadeira. Na prfíti ·a, pml- 111 , 1 11 1 11
utilizado o processo visto a seguir. ·

,.,() / 1 '/1•1111111/111 ,, , l•/1•(1rl11 /i ,, / 1111//11/

390
2- Transmissão Série
A configuração do circuito é vista na figura 8.40.
LINHA DE TRANSMISSÃO

MUX t- -----1 ~-----E--1DEMUX


5

Figura 8.40

Neste caso, a entrada da informação é feita por 2 fios (2 1 i1 s d 1·


rmação) e é transmitida através de um único fio . Na recepção, t 'r · 1110 . 1
i111'
rn nversão para saída em 2 fios, como na entrada..
Para fins de análise, a figura 8.41 ilustra a entrada das inl' rnl11 çm·s • d1•
1•1' ão.

---------, 1
---------, 1
1° BIT J 2° BIT J

o o o

Figura 8.41

A variável de seleção A 1 do multiplex ir.á, cluralil · > i 111 · 1 tl 11 d 1 11 1111 111


ili () 11 11, enviar o endereço de 10 (O), logo, o n ível r lativo 11t1 I" 1111 1p 111 111
11 11 . 11 da , e conseqüentemente na linha de trans mi sã 11a ·11 11·11tl 1 H do 11111111
d1 1111 1l1i plcx de recepção. S imultaneamente, a vari áv d s •I • 111 d 11

ol1 1111 tl1 ip hc deverá enviar o mesmo endereço, ou s ja, d ' S0, 1'11:t.l· 11d11 11 111
1p11 d11runt' esse int rval de tempo (0 a t), a inf t'l'l a · 0 11tid:t l' 111 ,' 1p 111 •i.; 1
int 1v~ l de tempo de t 1 a t 2, <I vnri~v 1 d · ·0 111 rnl t 1
111 • ' 11 • Dur:111 l~ \ d 1· 1•1 1
11 v 111 o ·n 1' r 'ç 1 11 (1 , fa1, ndo ass im co1 n quv o 11 íw l rl' lnli vo 111 1" 1111
q1111 \' I 111 1 Sfl dn S. Si 1n1d tnn ·n rn'nl , a va ri (i"\/'1· 1 , dnn;í l' ll Vi11 1 1 11w · 11111
" 1 1 • 11 ,~·11, f11'.1,t' lld) '( 111 qLI " du ni 11 Cc 'SS' int ·rv: 1111 th• l1•111pt1 , '' l p l ll t '. l VIII :· 1·

( ' li li (r•\ / 11/1111/r \ f r 11111111/•/o 1 • A/r lllr 11/11\ \l) 1

391
A figura 8.42 mostra como a informação se comporta nos vários ponto,
do sistema.

l-;~1 '

---------., 1
l ' BIT :

o S=E o t, t, 1
s,

}--,;~; --l .
---- ----, 1
l ' BIT 2' BIT i
1

o
o '• t, t o t, 1,
lo
MUX t--5------11~-___,E DEMUX
A,l .---.
LI-L."
o t, t, t A,

Figura 8.42
Notamos, neste caso, a importância do sincronismo das variáveis d
controle do transm issor e do receptor. Notamos também, que nas saídas S1 l' h,,
o 1º e o 2º bits não aparecem simultaneamente. Podemos, então, para rec l lw1 1

informação, armazená-la em flip-flops e, assim, logo após o instante t 1, tc1•11111


nas saídas destes a mesma informação contida nos canais 10 e 11• Apo.• 11
término da transmissão de uma informação, o sistema pode transmiti!' 1111 11
outra e, assim, transmitir várias, uma seguida à outra.
O processo apresenta a vantagem de transmitir a informação d 1111 11111
série. Este fato é muito importante quando temos uma grande distânc ifl mi 11 11
transmisso r e o receptor, pois a linha de transmissão poderá ser simp l 's1111 11 1
um par de fios, linha telefônica ou, ainda, um sistema mais o rn pl1 11
utilizando fibras ópticas.
Vejamos a seguir, um sistema de transmissão de dados, 11ti1 ÍI' 111il
multiplex e demultiplex de 8 canais de informação, ambos com cnd ·r ·~::111 11 111
seqüencial:

392
lo LINHA DE So
11 TRANSMISSÃO
S1
12 S2
13
MUX
s E S3
!4 DEMUX
54
Is Ss
16
s6
17 57

A B C A B C
CONTADOR DE Oa 7 CONTADOR DE O a 7
1 2

Figura 8.43

O sistema mostrad o na figura 8.43, efetua a transmi ssão da informa ão,


11111· ' ntra através dos canais de entrada do I e I , através de mulbpl
() 7 exação ti · ~
1 11dn ça mento seqüenc ial. Isso fará com que tenham os serialm ente na
saída S,
11 l)il s da informa ção. Essa informa ção chegará na entrada
E e s · 1·!i
tl1 1111tllipJexada, também em endereç amento seqüenc ial.
s bits da informa ção de entrada de I a I sairão por S a ,
0 7 0 1,
11 ·• p~· ·1ivame nte, isso se tivermo s o sincron ismo entre os contado res1
' d
l1 1111Nmi ssão e de recepçã o. O fato de os contado res estarem sincron
i z11d11•
l'. llil'i ·a que quando um deles assume um estado, o outro também as.·111111·
11
1111 • 1110 •s tado , ou seja , se o contado r 1 da transmi ssão estiver, por ex
mpl 1 1 111
1 111 lo S (e ndereço 101), o contado r
2 da recepçã o também deve cslal' IH' lt
1 1tlill, ·u m isso o circuito multipl ex liberará o
cana] 15 e o demulti pl ex lih ·r 1111
11tl11 S ~, lo o, o bit de informa ção que estava no canal de
entrad<i 1 d 11
1 11tl l ipl · : airfi 11 0 anal do clcmult iplex.
5

(>oci •111os v ' ril'i ·ar o l'unc i nam c nl d ssc sistema através da tab 111 111
11d 1tl~-, 0 11d " d ' " ·ord o ·om nd c r .. o c nvindo pe los e nlador '.,
11 l 11111 11 1
1r ·111 0:-; os ·a11 ;1is d · nlrad a 'os anai s Ü ' saí la.

393
o o o lo lo o o o o o o o
o o 1 II o II o o o o o o
o 1 o 12 o o 12 o o o o ()
o 1 1 13 o o o 13 o o o o
1 o o 14 o o o o 14 o o ()
o 1 I5 o o o o o Is o ()
1 o I6 o o o o o o 16 o
1 1 1 17 o o o o o o o 1,

multiplex demultiple x

Tabela 8.11
A figura 8.44 mostra os gráficos da linha de transmissão e das saídas p 111 11 1

verificaçüo do comportamento das informações nos vários pontos do sistema.


LINHA DE TRANSMISSÃO: S=E lo 11 12 13 !4 Is 16 17
So lo
SAÍDAS:
S1
11
S2
S3 13
S4 l4
Ss Is
s6
S1 17

Figura 8.44

Para que tenhamos os bits de informaçã o simu ltân 'Os, 1t t't' I"'' 11 11111
armazená- los em flip-flops e efetuar a leitura so m nl ' ao 1t· 111 1 111 1 '
transmissã o completa, podendo, lo o upé>s, ini ·iar ;1 lrn11 s 111 i. '. 1111 d1 11111
informação.

1C) 1 I /1 •111,.11111 1 t/1 • /, /1 •/11 111111 / l/1 :1111/

394
8.5.1 Gerador de Paridade
Normalmente, em transmissão de dados, é comum enviarmos um bit a
111ais na informação. Este bit, denominado bit de paridade, levará a segui11t ·
in l'ormação:
1 -+ se foi transmitido na informação um número par de bits iguais a 1.
O-+ se foi transmitido na informação um número ímpar de bits iguais a J.
No receptor, uma vez recebida a informação mais o bit de pariclacl ' 11111
11111 ro sistema irá conferir se a informação foi recebida corretamente, ou . cja, .' l'
l11i nviado um número par de bits iguais a 1, sendo bit de paridade igua 1 11 1,
1111 nviado um número ímpar de bits igual a 1, sendo o bit de paridade i iu:d 11
li, 1 \ste sistema deve indicar se a informação foi recebida corretamenl -, ·a, tl
11l11irário, deve indicar ao receptor a rejeição da mesma, pois a i nf"o rmn ~:ll ll
11'l' ·bida não é verdadeira.
Vamos, primeiramente, estudar o circuito que gera o bit cl 1 ari l111 k .
11.ie circuito deve fornecer em sua saída, 1 se o número de bits i uais :1 l l1l1
p 11 , e Oquando