EXERCÍCIOS – CIRCUITOS DIGITAIS

1) O circuito abaixo refere-se a um contador assíncrono disparado por borda positiva. Adotar que
inicialmente os flip-flops estejam resetados.

a) Montar a tabela verdade para 4 pulsos de clock e obter seu respectivo diagrama de
temporização.

b) De acordo com a resposta obtida no item anterior, qual a função deste circuito?

2) Considerando um contador de 3 flip-flops, qual a relação existente entre as freqüências

apresentadas em suas respectivas saídas?

3) O que é módulo de um contador?

4) Monte o circuito de um contador síncrono crescente de 2 bits e obtenha sua tabela de

sequência de estados para 4 pulsos de clock, adotando que inicialmente a saída do contador é 01.

5) No exercício anterior foi possível entender o princípio de funcionamento de um contador

síncrono crescente de 2 bits. Que alteração poderia ser feita no circuito do contador do exercício
anterior para que operasse como um contador decrescente síncrono de 2 bits? Monte o circuito.

6) Implementar um contador assíncrono de módulo seis disparado por borda positiva utilizando
FF’s JK. Desenhe o diagrama elétrico e o diagrama de transição das saídas.

7) Implentar um contador assíncrono de módulo 12. Esboce o diagrama de transição das saídas

8) Montar o diagrama elétrico de um contador síncrono crescente de módulo 8.

9) Refaça o exercício anterior adotando um módulo igual a 7.

10) Para o circuito crescente/decrescente de 2 bits apresentado a seguir, inicialmente o flip-flop

FF0 está setado e o flip-flop FF1 está resetado. Obter o diagrama de transições e a tabela de
sequência de estados adotando que a entrada de controle é nível ALTO para os primeiros 2
pulsos de clock e nível BAIXO para os 4 pulsos de clock seguintes.

11) Para o circuito crescente/decrescente de 3 bits apresentado abaixo, os flip-flops encontram-se

inicialmente resetados. Obter o diagrama de transições e a tabela de sequência de estados
adotando que a entrada de controle é nível ALTO para os primeiros 8 pulsos de clock e nível
BAIXO para os 8 pulsos de clock seguintes.

12) Obtenha a tabela verdade, a expressão booleana e o diagrama lógico para um MUX de 8
canais de entrada.

13) Obter um MUX de 4 canais utilizando MUX de 2 canais. Qual a finalidade desta ampliação
da capacidade de canais?

14) Obter um MUX de 16 canais utilizando apenas MUX de 4 canais.

15) Realizar um DEMUX de 4 canais. Obter sua tabela e seu respectivo diagrama lógico.

16) Realizar um DEMUX de 16 canais. Obter sua tabela e seu respectivo diagrama lógico.

17) Obter um DEMUX de 4 canais utilizando DEMUX de 2 canais.