清华大学微电子学研究所 Nov.

5, 2004

运算放大器（一）
池保勇 010-62795096(O)
清华大学微电子学研究所设计室

z教材：P.R. Gray, “Analysis and Design of Analog

Integrated Circuits”, §4.3.5, §6.2～§6.3

z作业：习题一、习题二、习题三*（选做）
习题一
 习题二
z For the p-channel input, CMOS op amp of the following
figure, calculate the open-loop, low-frequency
differential gain, the output resistance, the power
consumption, the power-supply rejection ratio at dc, the
input common-mode range, the output voltage swing,
the slew rate, the common-mode rejection ratio, and the
unity gain bandwidth for a load capacitance of 20pF.
Design the W/L ratios of M9 and M10 to give a resistance
of 1/gm6.
kn ' = 110 µA / V 2
k p ' = 50 µA / V 2
Vtn = −Vtp = 0.7V
λn = λ p = 0.04V −1
γ = 0.4V 1/ 2
2 φ f = 0.7V
 习题三*
z The CMOS op amp shown in the
following figure was designed,
fabricated, and tested. It worked
satisfactorily except that when
the op amp was in a unity-gain
configuration, the positive peak
of a +/-1.5V sinusoid oscillated
as illustrated. What caused this
oscillation and how can it be
fixed?

kn ' = 28µA / V 2 k p ' = 8µA / V 2

Vtn = −Vtp = 0.7V λn = λ p = 0.01V −1

γ n = 0.35V 1/ 2 γ p = 0.9V 1/ 2

2 φ f = 0.5V
 提要
运放的输入级
z电流镜作负载的差分对

z运算放大器的性能参数 性能指标

z基本两级MOS运算放大器的分析 分析

z运算放大器的设计过程
设计
z两级MOS运算放大器的设计
 电流镜作负载的差分对
B. Razavi, “Design of Analog CMOS Integrated
Circuits”, §5.3， §6.6
 基本特性

z自偏置
z差分到单端转换
 大信号分析
zVin1-Vin2=0时，Vout=VF=VDD-VSG3

M2截止
Current

IM1 M4工作于线性区

IM2
0
Vin1-Vin2 M1截止

M2工作于线性区
 输出信号摆幅
z M2、M4同时饱和时可以得到
最大的小信号增益
z M2饱和：
VDS 2 ≥ VGS 2 − Vtn
Vout − VP ≥ Vin 2 − VP − Vtn
Vout ≥ Vin,CM − Vtn
z M4饱和：
VSD 4 ≥ VSG 4 − Vtp
VDD − Vout ≥ VSG 4 − Vtp
Vout ≤ VDD − VSG 3 + Vtp
 输入共模范围
z共模范围：所有晶体管都工作
于饱和区时输入共模电压的范
围，这时放大器具有最大的小
信号增益
z差模电压设为0，改变共模电
压，直到某一个晶体管离开饱
和区 z共模电压的最小值(M5饱和）
z共模电压的最大值：
VP = Vin,CM − VGS1, 2
z共模时，VDS4＝VGS3
‹M1、M2饱和： VP = VDS 5 ≥ VDS 5( sat ) = Vb − Vt 5
VDS1 = VDD − VSG 3 − VP
Vin,CM ≥ VDS 5( sat ) + VGS1, 2
VGS1 = Vin,CM − VP
Vin,CM ≤ VDD − VSG 3 + Vtn1
 差模小信号分析
z 不能用半电路，P点不是
虚地点
差模小信号分析
 差模小信号分析
Veq = g m1, 2 ro1, 2Vin
Req = 2r o1, 2

Vout − g m1, 2 ro1, 2Vin

I X1 =
1
2ro1, 2 + || ro3
g m3
1 Vout
I X 1 + I X 1 (ro3 || ) gm4 + =0
g m3 ro 4
Vout g m1, 2 ro3, 4 ro1, 2
= = g m1, 2 (ro1, 2 || ro3, 4 )
Vin ro1, 2 + ro3, 4
 z 输出阻抗：
RXY = 2ro1, 2
VX VX
IX = 2 +
1
2ro1, 2 + || ro3 ro 4
g m3

Rout ≈ ro 2 || ro 4

Vout
= g m1, 2 (ro1, 2 || ro3, 4 )
Vin
 共模小信号分析
z 共模增益：

∆Vout
ACM =
∆Vin,CM
z 对称：Vout＝VF

1 ro3, 4
− ||
2 g m3, 4 2 −1 g m1, 2
ACM ≈ =
1
+ RSS 1 + 2 g m1, 2 RSS g m3, 4
2 g m1, 2
ADM
CMRR = = (1 + 2 g m1, 2 RSS ) g m3, 4 (ro1, 2 || ro3, 4 )
ACM
 输入失调电压
z 静态工作点：
VO = VDD − VGS 3
z 输入失调电压：各器件若存
在失配，使得输出为静态工
作点时两输入端所加的电压
源的差值
VID = VGS1 − VGS 2 = Vt1 + Vov1 − Vt 2 − Vov 2
VDS1 = VDS 2 = VDSN ⇒ VID = VOS
1 2 I1 2I2
VOS = Vt1 − Vt 2 + ( − )
1 + λNVDSN k ' (W / L)1 k ' (W / L) 2
VovN Vt 3 − Vt 4 ∆ (W / L) P ∆ (W / L) N
VOS ≈ Vt1 − Vt 2 + ( + − )
2 VovP / 2 (W / L) P (W / L) N
 频率响应：镜像极点

1
ω p1 ≈
(roN || roP )C L
g mP
ω p2 ≈
CE
 (C E s + g mP ) −1
VE = (Vout − VX )
(C E s + g mP ) −1 + RX
−1
g m 4VE + I X + Vout (CL s + roP ) = 0
Vout g mN roN ( 2 g mP + C E s )
=
Vin 2roP roN C E C L s 2 + [(2roN + roP )C E + roP (1 + 2 g mP roN )C L ]s + 2 g mP (roN + roP )

2 g mP (roN + roP )
ω p1 ≈
(2roN + roP )C E + roP (1 + 2 g mP roN )C L
1
ω p1 ≈
(roN || roP )C L
g mP
ω p2 ≈
CE
2 g mP
z=−
CE
出现零点的原因
z 两条信号通路

Vout A0 A0
= +
Vin (1 + s / ω p1 )(1 + s / ω p 2 ) (1 + s / ω p1 )

Vout A0 (2 + s / ω p 2 )
= z = −2ω p 2
Vin (1 + s / ω p1 )(1 + s / ω p 2 )
 运算放大器的性能参数
教材：P.R. Gray, “Analysis and Design of Analog
Integrated Circuits”, §6.2
 理想运算放大器
z 差分输入端
z 差模电压增益为无穷
大
z 输入阻抗为无穷大
z 输出阻抗为0

z 两输入端之间的电压
为0
z 流进或者流出输入端
的电流为0
 实际运放特性：增益
z 运放的开环增益由闭
环反馈系统要求的增
益误差所决定
Vout R1 + R2 A1
=
Vin R2 R1 + R2 + A
1
R2
Vout R1 + R2 R + R2 1
≈ (1 − 1 )
Vin R2 R2 A1

R1 + R2 1
ε≈
R2 A1
实际运放特性：小信
号带宽和建立时间
z 3dB带宽：主极点
所对应的频率
z 单位增益带宽：从
主极点开始，以
dB表示的幅度曲
线以6dB/oct下
降，与频率轴的交
点定义为单位增益
带宽（GB）
z 建立时间：当运放
被一个小信号激励
时，运放输出达到
最终值的允许误差
范围内所用的时间
 建立时间由极零点位置决
定，属于小信号分析范围
z 运放：
vo K
(s) =
vi 1 − s / p1
z 输入为阶跃函数：
va
vi ( s ) =
s
z 输出：
1 1
vo ( s ) = Kva ( −
s s − p1
) vo (t ) = Kva (1 − e )
p1t

z 建立时间：
1
t settling = ln ε
p1
 大信号带宽
z 处理大信号时，运放
工作于非线性区
z 压摆率：输入阶跃函
数幅度很大时，实际
运放输出上升的斜率
近似为常数，该常数
定义为压摆率
dVout
SR =
dt
 输入偏置电流
z 定义：
I B1 + I B 2
I BIAS =
2

z 双极型输入器件
‹10～100nA
z MOS型输入器件
‹~0(0.001pA)
 失调和噪声
z 输入失调电流：以两个电流源驱动运放的两个输
入端，当运放的输出电压为0时两个电流源的差值
定义为输入失调电流
‹MOS运放：～0
z 输入失调电压：驱动运放的输出电压为0时运放的
差分输入电压值定义为输入失调电压
‹双极型运放：0.1～2mV
‹MOS运放：1～20mV
z 失调由运放中的元器件的失配引起，是随机的
z 噪声：可等效为输入噪声电压和输入噪声电流
z 失调和噪声决定了运放所能处理的最小信号
 共模输入范围和输出摆幅
z共模输入范围：运放的输入级中所有的晶
体管都工作于饱和区（MOS）或者正向工
作区（Bipolar）时直流共模输入电压的范
围
z输出摆幅：运放的输出级中所有的晶体管
都工作于饱和区（MOS）或者正向工作区
（Bipolar）时输出信号允许的最大摆幅
 共模抑制比

z 输出电压：
vo = Adm vid + Acmvic
z 共模抑制比：

Adm
CMRR =
Acm
 电源电压抑制比： vic＝0
vo = Adm vid + A+ vdd + A− vss
+ Adm
PSRR = +
A
− Adm
PSRR = −
A
vdd vss
vo = Adm (vid + +
+ −
)
PSRR PSRR
 其它参数
z输入阻抗：共模和差模输入阻抗
‹Bipolar：100kohm～1Mohm
‹MOS：1014ohm
z输出阻抗：
‹驱动低电阻型负载，需要缓冲输出级
¾Bipolar：40～100ohm
‹不驱动低电阻型负载，不需要缓冲输出级
z线性度：谐波失真
基本两级MOS运算放大器的分析
教材：P.R. Gray, “Analysis and Design of Analog
Integrated Circuits”, §6.3
运放的结构
分析过程
 电路结构及其静态工作点 镜像平
衡条件
z静态工作点：Vin＝0
I D1~ 4 = I D 5 / 2
I D6 = I D7
VGS 6 = VDS 4 = VDS 3 = VGS 3
Vov 3 = Vov 4 = Vov 6
I D3 I D4 I D6
= =
(W / L)3 (W / L) 4 (W / L) 6

I D5 I D7 (W / L)3 (W / L) 4 1 (W / L)5
= = =
(W / L)5 (W / L) 7 (W / L) 6 (W / L) 6 2 (W / L) 7
共模输入电压范围

z 同电流镜作负载的差分对

Vin,CM ≤ VDD − VSG 3 + Vtn1 = VDD − Vov 3 − Vtp 3 + Vtn1

Vin,CM ≥ VSS + VDS 5( sat ) + VGS1, 2 = VSS + Vov 5 + Vov1 + Vtn1

z 增加输入共模范围
‹减小过驱动电压
‹利用M1、M2的体效应（M1、M2的体端连接到GND）
 输出摆幅
z 输出摆幅：所有的晶体管都工作于饱和区时可以
得到比较恒定的高增益

VSS + Vov 7 ≤ Vout ≤ VDD − Vov 6

z 减小M6、M7的过驱动电压可以增加输出摆幅

以静态工
作点估
算，Vov3
 输入阻抗、输出阻抗和电压增益
z 输入阻抗：
Ri = Ri1 → ∞ Ri 2 → ∞
z 输出阻抗：
Ro = Ro 2 = ro 6 || ro 7 Ro1 = ro 2 || ro 4
z 电压增益：
Av1 = g m1, 2 (ro 2 || ro 4 ) Av 2 = − g m 6 (ro 6 || ro 7 )
Av = − g m1, 2 (ro 2 || ro 4 ) g m 6 (ro 6 || ro 7 )
2
g m ro =
λVov
z 提高增益：
‹增大有效沟道长度
‹减小过驱动电压
 共模抑制比
z 同电流镜作负载的差
分对，第二级对共模
抑制比没有贡献
vo vo1 z 提高CMRR：
Adm vo1 vid ‹提高ro5（Cascode）
CMRR = = = CMRR1
Acm vo vo1 ‹减小过驱动电压
vo1 vic ‹增大有效沟道长度

CMRR = (1 + 2 g m1, 2 RSS ) g m3, 4 (ro1, 2 || ro3, 4 )

2
RSS = ro5 g m ro =
λVov
 输入失调电压
z 为了使输出电压摆幅
达到最大，输出电压
的静态工作点应该为
两电源电压的中点
z 输入失调电压：各器
件若存在失配，使得
输出为静态工作点时 Vout = VDD + VDS 6 = VDD + VGS 3
两输入端所加的电压
源的差值 = VDD + Vov 3 + Vt 3
z 系统失调电压： VDD + VSS
VDD + Vov 3 + Vt 3 −
z 随机失调电压： V = 2
OS ( sys )
Av
VovN Vt 3 − Vt 4 ∆ (W / L) P ∆ (W / L) N
VOS ≈ Vt1 − Vt 2 + ( + − )
2 VovP / 2 (W / L) P (W / L) N
 频率响应和频率补偿
z 由于CM所引起的极点频率
和零点频率远大于其它极点
频率，可以忽略
g m3 2 g m3
p=− z=−
CM CM
z Miller补偿
g m6 1
p2 ≈ − p1 ≈ −
CL g m 6 (ro 2 || ro 4 )(ro 6 || ro 7 )CC
g m6
z=
Cc
 频率补偿方案

g m1, 2
GB ≈ Av 0 • ω p1 =
CC
 补偿方案

z 补偿方案
‹45o相位裕度： ω z ≥ 10GB
ω p 2 ≈ 1.22GB
‹60o相位裕度：

ω z ≥ 10GB ω p 2 ≈ 2.2GB
证明
 (1 − s / z )
Av ( s ) = Av 0
(1 − s / p1 )(1 − s / p2 )
z 60o相位裕度
PM = 180 + Ph[T ( jGB )] = 60
o o

−1 ω −1 ω −1 ω
Ph[T ( jω )] = − tan ( ) − tan ( ) + tan ( )
− p1 − p2 −z
−1 GB −1 −1
120 = tan [ Av 0 ] + tan ( ) + tan (0.1)
o
p2
−1 −1 GB
Av 0 → ∞ tan [ Av 0 ] = 90 o
tan ( ) = 24.3o
p2
p2 ≈ 2.2GB CC > 0.22C2
 电源电压抑制比
z 原因：电源电压存在噪声（纹波）
z 定义：

+Adm (Vdd = 0) −Adm (VSS = 0)

PSRR = + PSRR = −
A (Vin = 0) A (Vin = 0)
 低频下VDD电源电压抑制比分析

zgm6没有作用
vgs 3 = vds 3 = vds 4 = vgs 6 = 0
z相当于电阻分压器
低频下VDD电源电压抑制比分析

+vo ro 7
A = =
vdd ro 6 + ro 7

Adm = − g m1, 2 (ro 2 || ro 4 ) g m 6 (ro 6 || ro 7 )

Adm
+
PSRR = + = − g m1, 2 (ro 2 || ro 4 ) g m 6 ro 6
A
高频下VDD电源电压抑制比分析
 VSS电源电压抑制比

z VBIAS的两种接法：
‹相对于理想的GND*
‹相对于VSS（√）
低频下VSS电源电压抑制比：VBIAS相对于VSS
z支路一：
vgs 6 1 /( 2 g m3, 4 )
≈
vss 1 /( 2 g m3, 4 ) + 1 /( 2 g m1, 2 ) + ro5
vgs 6 1
≈
vss 2 g m3, 4 ro5
g m 6 (ro 6 || ro 7 )
vouta ≈− vss
2 g m3, 4 ro5
z支路二：
ro 6
voutb = vss
ro 6 + ro 7
ro 6 g m 6 (ro 6 || ro 7 )
vout = vouta + voutb =( − )vss
r o 6 + ro 7 2 g m3, 4 ro5
高频下VSS电源电压抑制比： VBIAS相对于VSS
运算放大器的设计过程
 运放放大器的组成
z 组成：输入跨导级、高增益级、输出级、频率
补偿电路和偏置电路
z 输出级：驱动低电阻型负载，需要缓冲输出
级；不驱动低电阻型负载，不需要缓冲输出级
设计指标
设计流程
 设计过程
z电路结构设计：
‹寻找已经存在并满足设计要求的电路结构
‹对存在的结构进行修改或者创造新的电路结构
z元件设计：
‹设计晶体管尺寸
‹设计频率补偿网络
基本两级MOS运算放大器的设计
电路结构
 设计方程（一）
z 定义：g m1 = g m 2 = g mI g m 6 = g mII
RI = ro 2 || ro 4 RII = ro 6 || ro 7
− 2 g m1
z 第一级增益：Av1 = − g m1RI =
I 5 (λ2 + λ4 )
− g m6
z 第二级增益：Av 2 = − g m 6 RII =
I 6 (λ6 + λ7 )

z 单位增益带宽：GB = g m1
CC
z 压摆率： I5
SR =
CC
 设计方程（二）
− g m6
z 输出极点： p2 =
CL
z 右半平面零点： g m6
z=
CC
z 共模电压范围：
I5
Vin,CM (max) = VDD − − Vt 3 (max) + Vt1 (min)
k p ' (W / L)3
I5 2I5
Vin,CM (min) = VSS + + Vt1 (max) +
kn ' (W / L)1 kn ' (W / L)5
z 饱和电压：V 2 I DS
DS ( sat ) =
k ' (W / L)
设计描述
 设计过程（一）
z选择晶体管的沟道长度，以确定沟道长度调制系数 λ （决定
晶体管输出阻抗ro）
z设计频率补偿电路CC：对于60o的相位裕度，则有
p2 = 2.2GB, z > 10GB ⇒ CC > 0.22C L
z由压摆率决定尾电流源I5的最小值：
I 5 = SR • CC
‹如果设计描述中没有给出压摆率，那么可以根据对建立时
间的要求来决定压摆率：SR＝(VDD＋|VSS|)/2×10/tsettle。需
要的话，在后面可以改变I5的值
 设计过程（二）
z 从共模输入范围的最大值要求
决定M3的宽长比：
I5
Vin,CM (max) = VDD − − Vt 3 (max) + Vt1 (min)
k p ' (W / L)3
I5
S3 = (W / L)3 =
K p '[VDD − Vin,CM (max) − Vt 3 (max) + Vt1 (min)]2
‹如果此值小于1，则应增加到大于等于1、可取的某一个最
小值，取最小值减小了栅面积，从而可以减小栅电容（该
栅电容创造了一个极零点对，造成相位裕度的轻微降低）
‹验证镜像极零点在10GB以上： g m 3
> 10GB
2CGS 3
z 从单位增益带宽的要求，决定输入晶体管的跨导：
g m1, 2 = GB • CC 2
g m1, 2
z 输入晶体管的尺寸为： S1, 2 = (W / L)1, 2 =
kn ' I 5
设计过程（三）

z 从共模输入范围的最大值要求决定M5的过驱动电压
I5
VDS 5( sat ) = Vin,CM (min) − VSS − − Vt1 (max)
kn ' (W / L)1
‹如果M5的过驱动电压小于100mV，那么M5的宽长比可能
过大；如果小于0，共模输入范围的描述可能太严格；可以
减小I5或者增加（W/L)1，并且必须考虑此改变对前面设计
步骤的影响（迭代过程）
‹决定M5的尺寸： 2I
S5 = (W / L)5 = 5
kn ' (VDS 5( sat ) ) 2
 设计过程（四）
z 对于60o的相位裕度，要求
输出极点频率为2.2GB：
g m 6 = 2.2 g m 2C L / CC
‹镜像平衡条件：
VGS 6 = VDS 4 = VDS 3 = VGS 3
2
g m6 g m6
S 6 = S3 I6 =
g m3 2k p ' S 6
‹检查最大输出电压摆幅的最大值是否满足要求，否则应该
减小电流或者增加宽长比，这会破坏镜像平衡条件
‹另一种方法：从输出电压摆幅的最大值决定M6的过
驱动电压，然后决定M6的尺寸和电流
g m6
¾这会破坏镜像平衡条件 S 6 = S3
k p 'VDS 6( sat )
 设计过程（五）
z 镜像平衡条件
I6
S7 = (W / L)7 = S5
I5

z 检查输出电压摆幅的最小值是否满足要求
z 检查电压增益是否满足要求
2 g m2 g m6
Av =
I 5 (λ2 + λ4 ) I 6 (λ6 + λ7 )
‹如果不满足要求，则需要进行调节，并考虑调节对以上各步
的影响（迭代过程）
z 在这一步之后应该对功耗进行检查。如果不满足要
求，则需要减小I5或者I7，需要对晶体管尺寸进行调
整
z 设计偏置电路
设计过程总结
 总结

z电流镜作负载的差分对
z运算放大器的性能参数
z两级MOS运算放大器的分析
z运算放大器的设计过程
z两级MOS运算放大器的设计