METODOLOGÍA PARA LA TEMPORIZACIÓN EN SISTEMAS LÓGICOS SECUENCIALES.

Juan Gilberto Mateos Suárez, Francisco Emilio González Rodríguez, Héctor Mateos Ortega.
Universidad de Guadalajara, Centro Universitario de Ciencias Exactas e Ingenierías
División de Electrónica y Computación, Departamento de Electrónica
Blvd. Marcelino García Barragán No. 1421 y Calzada Olímpica C.P. 44420
Teléfono/FAX; (++52) 3619-8471, Guadalajara Jal. México C.P. 44420
EMAIL: mateosjg@yahoo.com.mx, eglez@uclv.edu.cu, hmateos@proton.ucting.udg.mx

RESUMEN.
En la automatización se precisan una serie de señales que actúan con cierto retraso tanto en la
conexión como en la desconexión, ó en ambos cambios de transición a la vez, además se hace
necesario generar retardos respecto a otras señales internas del sistema automático en estudio, al
analizar el diseño de circuitos lógicos de tipo secuencial con temporización se utilizan métodos en
base a tablas y gráficas, ésta forma clásica de manejar datos binarios en sistemas secuenciales,
implica el aprendizaje de una serie de métodos tabulares y gráficos, como son; mapas de
Karnaugh, tablas de transición de estados, tablas de asignación de estados y diferentes métodos
de minimización, se observa que al aplicar éste método de solución a problemas simples, se ocupa
una gran cantidad de tiempo en la formulación de las tablas y las gráficas, con problemas que
constan solamente de una ó dos entradas/salidas, y en el caso de entradas/salidas múltiples,
supóngase 10 entradas/salidas, éste método se vuelve tedioso e impráctico. El dispositivo
“temporizador”, dispone de una entrada y una salida, generándose así, tres configuraciones
básicas de temporizadores; temporización a la activación, a la desactivación y la tercera es una
combinación simultanea de las dos anteriores, temporización a la “activación/desactivación”, si se
niegan las entradas se generan otros tres temporizadores y al negar las salidas se producen otros
tres comportamientos, en total son nueve comportamientos distintos de temporizadores. En el
documento, “Metodología para la temporización en sistemas lógicos secuenciales”, se
muestra un forma rápida para resolver problemas de tipo lógico secuencial con estados múltiples,
se encuentran soluciones de ejemplos prácticos que se analizan y examinan a través del método;
“función memoria”, primeramente sin temporizar y enseguida con temporización, además se
produce el diseño simultáneo de ecuaciones solución con diagramas de escalera y con circuitos
lógicos, generándose gráficas que sintetizan el comportamiento de las nueve configuraciones
minimizadas al uso de un solo dispositivo temporizador, la programación de las ecuaciones
secuenciales y la temporización se codifican con la estructura “formula node” del LabVIEW, las
escalas del tiempo que se utilizan son en tiempo real, y los circuitos lógicos y los diagramas de
escalera se simulan en Multisim y/o en LabVIEW.

1.0 LA FUCION MEMORIA.

Al analizar circuitos lógicos secuenciales se utilizan tablas y gráficas, éste método para el manejo
de datos en sistemas secuenciales implica el aprender una serie de técnicas tabulares y
geométricas, se observa que al aplicarlas en la solución de problema simples, se requiere una gran
cantidad de tiempo en formular las tablas y las gráficas, en el caso de que el número de entradas y
salidas aumente, supóngase a 10 entradas y 10 salidas, este procedimiento se vuelve tedioso, y
resulta ser un método impráctico. Existe otra forma más sencilla para resolver problemas
secuenciales, éste método resulta tan fácil que se tratan simultáneamente soluciones con
diagramas de escalera y diagramas con compuertas lógicas. A este método se le llama La
Función Memoria [4] y consiste en una técnica que se utiliza para analizar y resolver sistemas
secuenciales, es útil cuando se tienen como máximo hasta 20 variables, si los sistemas
secuenciales tienen más de 20 variables esta técnica ya no resulta tan útil, sucede así porque las
fórmulas resultantes son inapreciables al pasar a realizar su análisis en papel. La función memoria,
es una fórmula lógica secuencial que se obtiene al seleccionar la variable representativa del
resultado final del sistema secuencial como una señal más de entrada, produciéndose así, un lazo
de retroalimentación. En su forma más sencilla se implementa con una compuerta OR de dos
entradas, las señales de entrada son un pulsador (M) que se encarga de activar la salida (R), la
otra entrada es la señal de retroalimentación (R), funciona como sigue; al pulsar la entrada M, la
salida (R) se activa, y se cierra así el lazo de retroalimentación, la expresión matemática Booleana
es; R = (M+R). La memoria se debe borrar en cualquier momento, de lo contrario la terminal de
salida se activa indefinidamente, para borrar la salida se coloca en serie una señal de paro (P'), la
función memoria con pulsador de borrado tiene la siguiente expresión Booleana; R = P'(M+R). [1]

Figura 1. Función memoria con pulsador de borrado

Al observando las fases de funcionamiento secuencial de la función memoria, y al considerar las

condiciones necesarias para activar y desactivar la salida (R) se obtiene el cuadro de valores
siguiente;

Fase P’ M Rn Rn+1 Condiciones

1 1 0 0 0 Posición inicial de reposo
2 1 1 0 1 Acción sobre el mando M
3 1 1 1 1 Retención
4 1 0 1 1 Desactivación de la señal M
5 0 0 1 0 Acción sobre el botón de paro P’
6 0 0 0 0 Retención
7 1 0 0 0 Desactivación del botón de paro P’
Tabla 1. Tabla de estados de la función memoria.

De la tabla anterior se obtiene por suma de productos (mintérminos) [7], el siguiente resultado;

Rn+1= P' M R'n+ P' M Rn+ P' M' Rn (Ecuación 1)

Al reducir se obtiene; Rn+1= P'(M+Rn) y al aplicar el teorema de D'morgan: ab=(a'+b')', se produce;

Rn+1=[P+(M+Rn)']' (Ecuación 2)

Esta fórmula de la ecuación 2, se analiza a través de mintérminos, si se utilizan maxtérminos es

decir, si se usan los ceros para realizar la minimización de la ecuación Boolena, se obtienen la
ecuación 3, y se completan dos ecuaciones diferentes que modelan el comportamiento de la
función memoria ya que operan bajo las mismas condiciones de entradas y proporcionan los
mismos resultados en su salida [2 y 3],

R = [ M’(RP’) ]’ (Ecuación 3)
Obsérvese que al implementar la ecuación 3, se utilizan a dos compuertas NAND y a dos
inversores, en la ecuación R=P' (M+R) se necesitan dos compuertas NOR, y que no se involucran
los inversores, por lo tanto, la solución más simple que produce resultados más económicos es la
ecuacion2, se le llama Función Memoria a la ecuación; R=P' (M+R).

Figura 2. Función memoria minimizada. Figura 3. Función memoria en Labview.

Al generalizar y aplicar éste resultado en la solución de problemas, obsérvese que las señales que
producen una desactivación de la respuesta se colocan negadas y multiplicando a la formula
general, tal como; P’, P’2, y P’3, así mismo si se desea activar a la respuesta R las señales que
producen éste efecto se colocan sin negar y se suman colocándolas dentro del paréntesis; M,
M1F1, M2F2’, [3] (obsérvese la figura 4 y la ecuación 4) no hay necesidad de generar tablas y
reducciones lógicas, por cada salida se utiliza una ecuación función memoria que genera un
escalón en el diagrama de escalera, por ejemplo en un semáforo se necesitan cinco variables de
salida, la lámpara roja, la lámpara verde, el ámbar, la flecha, y el ámbar parpadeante, se necesitan
cinco funciones memoria y el diagrama de escalera para un semáforo tendrá al menos cinco
escalones, en la figura 3 se muestra la función memoria básica en LabVIEW, se utiliza la estructura
formula node [8 y 9], es de especial interés hacer notar que con éste método se ahorra una
cantidad considerable de tiempo en la solución de problemas secuenciales, un problema
medianamente complejo se resuelve en cuestión de minutos, lo que no sucede así con los métodos
tradicionales de tablas y graficas;

R=P' P'1 P'2 (M+M1F1’+M2F2+R) (Ecuación 4)

Figura 4. Generalización de las características de la función memoria

1.1 APLICACION DE LA FUNCION MEMORIA

Se analiza el diseño de un mando automático de vaivén para
una herramienta cepilladora, la cual cumple los siguientes
requisitos; Mediante dos pulsadores, marcha hacia la derecha
(Md) y marcha hacia la izquierda (Mi), se inicia el proceso de
vaivén en el sentido derecho ó izquierdo. Se utilizan dos sensores finales de carrera, final de
carrera derecha (FCD) y final de carrera izquierda (FCI), que se emplean para limitar el recorrido
en uno de los sentidos e inicia rel recorrido en el sentido contrario. Con un pulsador de paro se
detiene el movimiento de vaivén en cualquier posición que se encuentre la herramienta cepilladora.
Además el control se protege con un sistema que no permite el funcionamiento simultáneo de las
dos señales de mando.

Solución: Para la función memoria de marcha a la

derecha se tiene; Rd ← (Md + Rd).
La inversión de sentido se logra cuando el carro
llegue a FCD; Ri ← (Mi + FCI + Ri).
Esta memoria se borra cuando se pulsa al botón de
paro P’ ó cuando el carro llegue a FCI, por lo tanto;
Rd ← P’(Md + FCI + Rd)(FCI)’.
Para atender a la cuarta condición se agrega la
función inversa de la otra, el resultado son las Ecs. 5
y 6;
Figura 5. Circuito de control de la herramienta cepilladora.

Rd = P’(Md + FCI + Rd)(FCI)’Ri’ (Ecuación 5)

Ri = P’(Mi + FCD + Ri)(FCD)’Rd’ (Ecuación 6)
2.0 TEMPORIZACIÓN
La finalidad de los sistemas secuenciales con temporización es dilatar el movimiento de una señal
electrónica a través de un medio ambiente, ésta actividad se realiza con un componente que se
denomina “monoestable” el cual dispone de una señal de entrada “E” y una variable de salida “S”,
se generan tres temporizadores con comportamiento diferente;
a) temporizador a la activación (ta).
b) temporizador a la desactivación (td).
c) temporizador a la combinación simultanea de activación desactivación (tad).

Retardo a la activación: Es el que produce una respuesta después de un retardo intencionado, la

duración se define “tw” y empieza a suceder al activarse la entrada E, la ecuación para la salida es:
[6].
 Figura 6. Temporizador con retardo a la activación.

Retardo a la desactivación: Es el que suprime una salida después de un retardo intencionado y

definido como “tw” el cual sucede después de haber desactivado la entrada. [6].

Figura 7. Temporizador con retardo a la desactivación.

Retardo a la activación y desactivación; Es el que suprime su respuesta después de suceder
retardos intencionados y definidos como “tw1” y “tw2” que ocurren después de activar el flanco de
entrada (“tw1”) y desactivar el flanco de salida (“tw2”) de la señal de entrada. [6].
 Figura 8. Temporizador con retardo a la activación-desactivación.

Al negar la señal de entrada y al aplicarse al monoestable se producen otros tres comportamientos

más de los temporizadores, de la misma forma se niega la salida y se obtienen tres
comportamientos más de temporizadores, en total se obtiene el diseño de nueve comportamientos
diferentes de los temporizadores, se generan así nueve graficas de temporizadores, al realizar la
comparación entre sí de las nueve graficas se observan las siguientes formas de onda idénticas,

, (Ecuación 7)

Figura 8. Retardo a la desactivación salida negada, simulación con Multisim.

, (Ecuación 8)

Figura 9. Retardo a la activación, entrada y salida negada, simulación con Multisim.

La implementación de un temporizador que responda a la activación-desactivación (tad), se logra
conectando en serie, con secuencia indiferente uno que responda a la activación (ta), con otro en
cascada que se active a la desactivación (td), por otro lado en la ecuación 8 se observa que un
temporizador a la activación se logra implementar con uno que produzca las mismas formas de
onda a la desactivación, en fin, el resultado es que con un solo temporizador de obtienen los
resultados de los nueve temporizadores diferentes.

, (Ecuación 9)

2.1 APLICACIONES EN EL QUE INTERVIENE EL TIEMPO.

Se dispone de tres salidas R0, R1 y R2 para realizar una maniobra automática, según las
condiciones siguientes: Primera condición; Al pulsar una señal de mando se produce la salida R0,
al mismo tiempo también se activa la salida R1. Segunda condición; 10 segundos después de
desactivarse R1, se activa R2, R0 permanece activado. Tercera condición; Como medida de
seguridad y con objeto de que las salidas R1 y R2 no se activen en forma simultánea las funciones
R1 y R2 se bloquean entre sí. Cuarta condición; Mediante un pulsador de paro P, el sistema
desconecta sus salidas en cualquier momento.

Solución:
Primera condición:
R0 ← (M + R0) (Ecuación 10)
R1 ← ( M + R0) (Ecuación 11)
Segunda condición:
R1 ← [ R1 ta ]’10 ( M + R0 ) (Ecuación 12)
R2 ← ( [ R1 ta ] 10 + R2 ) (Ecuación 13)
Tercera condición:
R1 ← R2 ’ [ R1 ta ]’10 ( M + R0 ) (Ecuación 14)
R2 ← R1 ‘ ( [ R1 ta ] 10 + R2 ) (Ecuación 15)
Cuarta condición:
R0 = P’ (M + R0) (Ecuación 16)
R1 = P’ R2 ’ [ R1 ta ]’10 ( M + R0 ) (Ecuación 17)
R2 = P’ R1 ‘ ( [ R1 ta ] 10 + R2 ) (Ecuación 18)
Solución final:
R0 = { P + (M + R0) ‘ } ‘ (Ecuación 19)
R1 = { P + R2 + [ R1 ta ]10 + ( M + R0 ) ‘ } ‘ (Ecuación 20)
R2 = { P + R1 + ( [ R1 ta ] 10 + R2 )’} ‘ (Ecuación 21)
 Figura 10. Circuito de control del un sistema en el que interviene el tiempo.

El semáforo: Proyectar un sistema automático para encender tres lámparas, una verde, una
amarilla y una roja, se debe realizar la siguiente secuencia. a) Pulsando “M” se enciende la luz
verde. b) A los 30 segundos después de encenderse la luz verde, se enciende la amarilla
parpadeando. c) 4 segundos después de haberse encendido la luz amarilla parpadeante, se
apagan simultáneamente la verde y la amarilla, encendiéndose la roja. d) Este ciclo se repite cada
50 segundos automáticamente, es decir, 50 segundos después de haberse apagado la luz verde,
la roja se apaga y se enciende la verde y así consecutivamente.
Solución: Pulsando M se enciende la verde: Lv ← ( M + Lv )
30 segundos después se enciende la amarilla parpadeando. Ck La ← ( [ Lv ta ]30 + La )
4 segundos después se enciende la roja: Lr ← ( [ Lv ta ]4 + Lr )
Y se apagan la amarilla y la verde: Ck La ← L’r ( [ Lv td ] 30 + La ) Lv ← L’r ( M + Lv )
50 segundos después se apaga la roja y se enciende la verde:
Lr ← [ Lv td ]‘50 ( [ Lv ta ]4 + Lr ) Lv ← L’r ( M + Lv + [Lv td] 50)

Lv = { L’r + ( M + Lv + [Lv td] 50) ‘ } ‘ (Ecuación 22)

Ck La = { L’r + ( [ Lv td ] 30 + La ) ‘ } ‘ (Ecuación 23)
Lr = { [ Lv td ]‘50 + ( [ Lv ta ]4 + Lr ) ‘} ‘ (Ecuación 24)

Figura 11. Circuito de control del un semáforo.

3.- RESULTADOS.
En el presente trabajo, se muestra un procedimiento para transformar y simplificar las ecuaciones
lógicas secuenciales, que se denomina “función memoria”, a través del Multisim, primeramente se
simulan las ecuaciones solución de problemas sin que intervenga el tiempo, y posteriormente se
generan con el Multisim y el LabVIEW simulaciones de problemas en los que interviene el tiempo.
Se describen y se clasifican los temporizadores a la activación, desactivación y la combinación de
ambos, activación-desactivación, se muestra sus definiciones y características principales de
nueve temporizadores diferentes, se hace énfasis en el hecho de que al implementar un único
temporizador, se obtienen los restantes, negando las entradas y las salidas de las señales
presentes. Se realiza una descripción de las formas de onda de los temporizadores, se hace uso
de identidades geométricas para generar una combinación de comportamientos idénticos, a partir
de formas de onda iguales ó equivalentes, se deducen formulas secuenciales que generan los
mismos resultados gráficos que hacen el trabajo de manejar las variables lógicas en una salida
previamente memorizada. Por medio del algebra de Boole, se simplifican y minimizan las
ecuaciones lógicas que se obtienen a partir de la función memoria, se obtiene la función mas
costeable económicamente, posteriormente se diseñan y se pasan a formato con el software de la
empresa National Instrument, con el software “LabVIEW”, se generan los archivos de aplicaciones
con y sin tiempo. Las observaciones que se hacen en las simulaciones, logran mostrar un
comportamiento en tiempo real del tiempo, la implementación del circuito digital es simple, el
circuito genera una precisión suficiente para aplicaciones de tipo industrial.
 Figura 12. Block Diagram, esquemático del semáforo.

6.0 REFERENCIAS
1. Introducción a la Logitrónica, A. Paz Huget, CECSA, 1971.
2. Sistemas de Circuitos Binarios, Klaus, Heim y Klaus Schoffel, Editorial: Dossat, S.A. Siemens,
1973.
3. Algebra de los Circuitos Logicos, Klaus, Heim, Editorial: Dossat, S.A. Siemens, 1973.
4. Automatismo Eléctrico y Electrónico, F. Artero Pujol, Editorial Zaragoza, 1975.
5. Teoría de Conmutación y Diseño Lógico, Hill Peterson, Mc.Graw Hill, 1979.
6. Electrónica y Automática Industriales, Serie: Mundo Electrónico, Marcombo, 1981.
7. Electronica Digital, C. E. Ed. Strangio Interamericana, 1984.
8. LabVIEW Programación Grafica para el Control de Instrumentación, Antonio M, Lázaro.
Paraninfo, 1997.
9. LabVIEW User Manual, National Instruments, 2000.
10. Instrumentación virtual, adquisición, procesado y análisis de señales, Antoni Manuel, Domingo
Biel, Joaquín Olive, Jordi Prat, Francesc J, Sánchez, Ediciones UPC, 2001.