UNIVERSIDAD PRIVADA ANTENOR ORREGO

FACULTAD DE INGENIERIA
INGENIERIA ELECTRONICA

SEMESTRE ACADEMICO 2006 - 0

SILABO

1. INFORMACION GENERAL:

1.1 CURSO : CIRCUITOS DIGITALES 0

1.2 CODIGO : 05CIRDIG0
1.3 CICLO :V
1.4 REGIMEN : OBLIGATORIO
1.5 PRE-REQUISITO : LOGICA DIGITAL
1.6 EXTENSION HORARIA : T= 4 , P= 6 , L = 6
1.7 CREDITOS : 4
1.8 SEMESTRE : 2006 – 0 ( 9 de Enero al 4 de Marzo)
1.9 DOCENTE : Ing. Manuel Vaca Oliver
Ing. Eduardo Cerna Sánchez

2.- DESCRIPCION DEL CURSO

Introducción a los Sistemas Digitales. Sistemas de numeración y códigos.

Principios de diseño de la lógica combinacional. Familias Lógicas. Circuitos
aritméticos y lógicos para el manejo de datos. Principios de diseño de la lógica
secuencial.

3.- OBJETIVOS GENERALES

• Interpretar teórica y experimentalmente las técnicas de análisis y

diseños de los circuitos digitales combinacionales.
• Interpretar teórica y experimentalmente las técnicas de análisis y
diseños de los circuitos digitales secuenciales.

4.- PROGRAMACION SEMANAL

PRIMERA SEMANA
• Compuertas Lógicas AND, OR, NOT, NAND, NOR, XOR, XNOR de 2, 3
y 4 entradas. Simbología, Tablas de Verdad, Esquema Eléctrico.
• Teoremas Boolenos
• Teorema de DeMorgan
• Compuertas Universales NAND, NOR
• Formas Canónicas
• Minterminos (Suma de productos), Maxterminos (Productos de sumas)
• Conversión de Formas Canónicas
 SEGUNDA SEMANA
• Mapa de Karnaugh de 2,3,4,5,6 variables
• Códigos Numéricos
• Código Binario Natural
• Código BCD Natural o BCD 8421
• BCD Aiken 2421, BCD Aiken 5421, BCD 642 -3, BCD Exceso 3
• Código Gray o “Código Reflejado”
• Código Johnson o “Código Progresivo”

TERCERA SEMANA
• Sistema Binario, Octal y Hexadecimal
• Operaciones Aritméticas Binarias: Suma, Resta, multiplicación y División
• Complemento a 1, Complemento a 2
• Circuitos Aritméticos
• Circuitos Sumadores, Medio Sumador, Sumador Completo
• Sumador Paralelo (C.I 7483, 74283)

CUARTA SEMANA
EXAMEN PARCIAL
• Circuitos Restadores, Medio Restador
• Comparadores de 4, 8 y 16 bits (C.I 74LS85)
• Decodificadores de datos (C.I 74LS138)
• Decodificadores de BDC a 7 segmentos(C.I 74LS47,74LS48)
• Display de 7 segmentos ánodo y cátodo común

QUINTA SEMANA
• Temporizador o Timer (C.I 555)
• Contadores de datos (C.I 74LS193)
• Codificadores
• Codificadores de Prioridad (C.I 74LS148)

SEXTA SEMANA
• Multiplexores (C.I 74LS151, 74LS157)
• Demultiplexores
• Buffer de datos (C.I 74LS244, C.I 7LS245)
• Latch de datos (C.I 74LS373, 74LS374)

SEPTIMA SEMANA
• Memorias RAM (6116) , ROM, EPROM
• Conversores ADC (0804) y DAC (0808)

OCTAVA SEMANA
• Configuración del Puerto Paralelo de la Impresora en el modo SPP, EPP
• Diseño de Tarjetas de Adquisición de Datos (DAQ)
• Introducción a los Microprocesadores

EXAMEN FINAL
EXAMEN DE APLAZADOS
5.- ESTRATEGIAS INSTRUCCIONALES

• Las clases se realizaran estimulando la participación activa de los

alumnos, mediante el desarrollo de los ejercicios y trabajos de diseño
digital, en forma grupal e individual; así como la lectura de artículos
técnicos de revistas de la especialidad que se editan mensualmente.
• Los alumnos se organizaran en grupos para investigar e intercambiar
experiencias de aprendizaje y trabajo de acuerdo a los problemas
planteados en clase.
• Las exposiciones del docente orientaran al trabajo grupal al
complementar o sistematizar la información bibliografica.

6.- SISTEMA DE EVALUACIÓN:

Es permanente e integral, en función de los objetivos planteados.

La nota es en escala vigesimal (0- 20).

El Promedio Final (PF) será obtenido por:

PP + PL + EP + 2EF
PF = ---------------------------
5

PP : Promedio de prácticas , peso 1

PL : Promedio de Laboratorio
EP : Examen parcial, peso 1
EF : Examen final, peso 2

7.- BIBLIOGRAFÍA:

• Ronald J. Tocci Sistemas Digitales. Principios y Aplicaciones

• Morris Mano Fundamentos de Diseño Lógico y computadoras
• Enrique Mandado Sistemas Digitales
• Maynard Kong Lenguaje Ensamblador , Macro Assembler

ING. MANUEL VACA OLIVER

Ingeniero Electrónico
Maestría en Ingeniería de Sistemas

Trujillo, 9 de Enero del 2006