Você está na página 1de 19

2 MÁQUINAS DE ESTADO FINITO SÍNCRONAS

2.1 FORMA GERAL DE UMA MEF SÍNCRONA


Uma Máquina de Estado Finito Síncrona é um circuito lógico sequencial que tem sua
forma geral apresentada no diagrama de blocos a seguir. Suas saídas evoluem em sincronismo
com o sinal de Clock, passando ou não de um estado a outro, conforme a combinação das
entradas do sistema. Há dois modelos de MEF Síncrona: Moore e Mealy.

e s
Entradas CIRCUITO Saídas
COMBINATÓRIO

Variáveis de Sinais de comando do


ESTADO ATUAL q p PRÓXIMO ESTADO

MEMÓRIA INTERNA

Clock
2.1.1 MEF Síncrona no Modelo de Moore

e p s
Entradas
(E) LÓGICA DE FLIP- LÓGICA DE Saídas
q
EXCITAÇÃO FLOPS SAÍDA (S)

Clock
q

Variáveis de Estado
SISTEMA
Os grupos de equações que, de forma generalizada, definem o comportamento do
sistema são:
onde,
• EQUAÇÕES DE SAÍDA
E= conjunto de entradas permitidas
S(t) = f [Q(t)]
S= conjunto de saídas
Q= conjunto de ESTADOS (também
• EQUAÇÕES DE PRÓXIMO ESTADO
chamados de Estados Internos)
Q(t + 1) = g[E(t), Q(t)]

ELETRÔNICA DIGITAL II 1
2 Máquinas de Estado Finito Síncronas
A função booleana de SAÍDA f é determinada pelo ESTADO ATUAL, e a função de
PRÓXIMO ESTADO g depende das ENTRADAS e do ESTADO ATUAIS.

2.1.2 MEF Síncrona no Modelo de Mealy

Entradas
(E) e p s
LÓGICA DE FLIP- q LÓGICA DE Saídas
EXCITAÇÃO FLOPS SAÍDA (S)
Clock
q
Variáveis de Estado SISTEMA

• EQUAÇÕES DE SAÍDA

S(t) = f[E(t), Q(t)]

• EQUAÇÕES DE PRÓXIMO ESTADO

Q(t + 1) = g[E(t), Q(t)]

As funções de SAÍDA f e de PRÓXIMO ESTADO g são determinadas, ambas, pelas


ENTRADAS e ESTADO ATUAIS.

2.2 SÍNTESE DE MEFs SÍNCRONAS


O procedimento de síntese de MEFs síncronas apresentado é baseado no MÉTODO
CLÁSSICO DE HUFFMAN, e segue as etapas:
1- Análise do problema;
2- Definição do estado inicial;
3- Descrição do problema:
• diagrama de estados;
• tabela de transição de estados – Moore ou Mealy.

ELETRÔNICA DIGITAL II 2
2 Máquinas de Estado Finito Síncronas
4- Minimização de estados:
• redução da tabela de transição de estados.
5- Assinalamento de estados:
• designação arbitrária dos estados internos.
6- Definição de flip-flops;
7- Minimização lógica:
• obtenção das equações booleanas.
8- Mapeamento tecnológico:
• implementação do circuito lógico sequencial síncrono.

2.2.1 Tabela de Transição de Estados


A construção da tabela é feita a partir do DIAGRAMA DE ESTADOS, ou diretamente da
ANÁLISE DO PROBLEMA.

Exemplo no modelo de MOORE:


• Dado o DIAGRAMA DE ESTADOS

RESET B/0
1 0

0 A/0 C/0 0

0
1
ESTADO
INICIAL D/1

ELETRÔNICA DIGITAL II 3
2 Máquinas de Estado Finito Síncronas
• A TABELA DE TRANSIÇÃO DE ESTADOS correspondente é

Entrada Saída

E1
ESTADOS 0 1 S

A A B 0
B C B 0
C C D 0
D A D 1

ESTADO PRÓXIMO
ATUAL ESTADO

Exemplo no modelo de MEALY:


• DIAGRAMA DE ESTADOS

RESET 01/1
10/1

00/0 A B 00/1
11/0 11/0
01/0
10/1
ESTADO
INICIAL

• TABELA DE TRANSIÇÃO DE ESTADOS correspondente

Entradas

E 1E 2
ESTADOS 00 01 11 10
A A/0 B/1 A/0 B/1
B B/1 A/0 B/0 A/1

ESTADO PRÓXIMO Saída


ATUAL ESTADO
Nota: A Tabela de Transição de Estados também é chamada de Tabela de Fluxo de Estados.

ELETRÔNICA DIGITAL II 4
2 Máquinas de Estado Finito Síncronas
2.2.2 Minimização de Estados
É um processo que consiste na eliminação da redundância de estados internos de um
sistema. Como resultado, obtém-se a redução da Tabela de Transição de Estados
correspondente, e a consequente diminuição dos circuitos lógicos necessários à
implementação da MEF síncrona.

2.2.2.1 Definições:
- Relação de cobrimento entre estados
Diz-se que um ESTADO A cobre um ESTADO B em uma Tabela de Transição de
Estados (TTE) quando: aplicando-se uma sequência de entradas a partir de A, e depois a partir
de B, obtém-se uma mesma sequência de saídas, qualquer que seja a sequência de entradas
aplicada.

- Relação de cobrimento entre TTEs


Diz-se que uma TTE α cobre uma TTE β, se todos os estados de β são cobertos por
pelo menos um estado de α ; decorre disto que α pode substituir β.

PROPRIEDADES (válidas também para ESTADOS)


1. REFLEXIVA:
Uma TTE cobre a si mesma.
2. TRANSITIVA:
Se uma TTE α cobre uma TTE β, e β cobre uma TTE χ, então α cobre χ.
3. NÃO SIMÉTRICA:
Se uma TTE α cobre uma TTE β, o inverso não é necessariamente verdade,
devido à possibilidade da ocorrência de CONDIÇÕES IRRELEVANTES nas saídas do sistema.

- Estados compatíveis
Dois ou mais estados de uma dada TTE são definidos como ESTADOS COMPATÍVEIS, ou
equivalentes, se forem cobertos por um estado de uma nova TTE, que cobre a primeira, e
possui uma quantidade menor de estados.

ELETRÔNICA DIGITAL II 5
2 Máquinas de Estado Finito Síncronas
- Classes de estados compatíveis
Estendendo o raciocínio, definem-se CLASSES DE ESTADOS COMPATÍVEIS os
agrupamentos, ou subconjuntos de estados obtidos na mesma TTE dada, que são cobertos,
cada qual, por um estado correspondente na nova TTE.

- Teorema da compatibilidade
Determina os ESTADOS COMPATÍVEIS, por:
i- dois estados A e B são compatíveis se suas saídas respectivas, tomadas duas a duas
para a mesma entrada, forem não contraditórias, ou seja, iguais ou irrelevantes;
ii- a compatibilidade entre os estados A e B estará assegurada se, e somente se, os
próximos estados, nos quais a fusão de A e B implicam, forem também, para cada entrada,
compatíveis dois a dois nas saídas.

- Redução da TTE
Consiste na determinação das CLASSES DE ESTADOS COMPATÍVEIS, e escolha
conveniente destas classes, de modo a permitir a construção de uma nova TTE, com um
número mínimo de estados, e que cubra a TTE inicial, obtida na análise do problema proposto,
com a finalidade de implementação da MEF síncrona desejada.

2.2.2.2 Tabela de Pares de Estados


Também chamada de Arranjo de Pares de Estados, é uma tabela em formato
triangular que possui uma quantidade de linhas igual ao número de estados da TTE
considerada, menos uma linha, utilizada para sistematizar a aplicação do Teorema da
Compatibilidade.
Pode-se representar uma Tabela de Pares de Estados (TPE) com 4 estados, por
exemplo, de duas formas:

A
Célula
B B
C ou C
D D
A B C

ELETRÔNICA DIGITAL II 6
2 Máquinas de Estado Finito Síncronas
O preenchimento das células da TPE, onde cada célula está associada a um par de
estados, é feito comparando cada estado da TTE em questão, com todos os seus demais
estados, e anotando uma das seguintes implicações possíveis:
1. os estados são COMPATÍVEIS → v
2. os estados são INCOMPATÍVEIS → x
3. os estados são DEPENDENTES → ei-ej (pares de estados i, j)

Exemplo:
Dada a TTE, determinar a TPE correspondente.

TTE (Mealy)

E 1E 2
ESTADOS 00 01 11 10
A F/0 A/0 B/0 D/0
B _ /_ F/0 B/0 D/0
C _ /_ A/0 C/0 D/0
D E/1 _ /_ B/0 D/0
E E/1 E/0 C/0 D/0
F A/0 F/0 C/0 D/0

Nota: MEF especificada incompletamente é quando algum estado não está especificado e/ou
alguma saída não está especificada (condição irrelevante ou don’t care).

Partindo do estado A, procede-se às comparações entre os estados, para todas as


combinações de entradas, conforme o esquema:
A

ELETRÔNICA DIGITAL II 7
2 Máquinas de Estado Finito Síncronas
Analisando alguns pares de estados da TTE dada, tem-se:

1. os estados de B e D são COMPATÍVEIS, pois suas saídas são iguais ou irrelevantes


para todas as combinações de entradas;
2. os estados A e D são INCOMPATÍVEIS, pois suas saídas são diferentes para a
combinação de entradas E1 = 0 e E2 = 0;
3. os estados B e E são DEPENDENTES (ou seja, passíveis de compatibilidade), pois
implicam nos estados B-C e E-F; ou seja: B e E serão compatíveis se, e somente se, os pares B-C
e E-F também forem compatíveis, caso contrário, B e E serão incompatíveis.

Continuando desta forma a análise da TTE para os demais pares de estados, preenche-
se a TPE como segue:

A-F B

B-C A-F C

x v B-C D

x B-C A-E B-C E


E-F
B-C B-C A-F x x F

TPE inicial

Analisando agora a TPE chamada de inicial, verifica-se que o par de estados A-E é
incompatível. Esta incompatibilidade é então propagada para todos os pares de estados
dependentes de A-E e, portanto, o par C-E será também incompatível.

Prosseguindo esta análise para todos os pares de estados incompatíveis, determina-se


a TPE chamada de final, remarcando-se com um X as células encontradas, como segue:

ELETRÔNICA DIGITAL II 8
2 Máquinas de Estado Finito Síncronas
A

A-F B
B-C A-F C
x v B-C D

x B-C A-E B-C E


E-F
B-C B-C A-F x x F

TPE final

2.2.2.3 Conjunto de Classes de Estados de Máxima Compatibilidade


A partir de uma TPE dada, constrói-se a Tabela de Classes de Estados
de Máxima Compatibilidade (TCEMC) correspondente, que conterá o maior número possível
de estados compatíveis entre si, baseados na forma e regras seguintes:

TCEMC

Estado em Estados Conjunto de Classes de Estados de Máxima


Análise Compatíveis Compatibilidade

. . .
. . .
. . .

Regras para construção da TCEMC


Quando a intersecção entre dois subconjuntos de estados compatíveis possuir:
1. UM ou NENHUM estado em comum,
- repete-se o subconjunto compatível já existente, e acrescentam-se todas as
combinações de pares de estados compatíveis com o estado em análise;

ELETRÔNICA DIGITAL II 9
2 Máquinas de Estado Finito Síncronas
2. MAIS DE UM estado em comum,
- acrescenta-se aos subconjuntos de compatíveis já existentes, o subconjunto
compatível proveniente da intersecção, acrescido do estado em análise.

Nota: Na formação das classes de estados da TCEMC, devem ser eliminadas as classes que
estão contidas em outras classes maiores.

Exemplo:
Partindo da TPE final do exemplo anterior, constrói-se a TCEMC iniciando a análise
pela coluna mais à direita da TPE, e preenchendo a tabela como indicado a seguir:

TCEMC

Estado em Estados Conjunto de Classes de Estados de Máxima


Análise Compatíveis Compatibilidade

E Não há Não há
REGRA 1

D E (D, E)
REGRA 1

C D, F (D, E) (C, D) (C, F)


REGRA 1 REGRA 2 REGRA 2

B C, D, F (D, E) (B, C) (B, D) (B, F)

(C, D) (C, F) (B, C, D)

(B, C, F)
A B, C, F (D, E) (A, B) (A, C) (A, F)

(B, C, D) (B, C, F) (A, B, C)

(A, B, C, F)

ELETRÔNICA DIGITAL II 10
2 Máquinas de Estado Finito Síncronas
No final, o Conjunto de Classes de Estados de Máxima Compatibilidade (CCEMC)
obtido é:
CCEMC= [(D, E); (B, C, D); (A, B, C, F)].

2.2.2.4 Cobertura Mínima da TTE


A TTE reduzida final, que cobre minimamente a TTE inicial, é obtida atendendo-se as
seguintes condições:
1. conter o menor número de classes que cobrem todos os estados da TTE inicial;
2. formar um conjunto fechado que satisfaça a PROPRIEDADE DO FECHAMENTO.

Para isto, pode-se construir o Grafo de Compatibilidade (GC), relacionando os


ESTADOS COMPATÍVEIS e as implicações dos ESTADOS DEPENDENTES, a partir da TPE final,
o qual auxilia na escolha do conjunto que constitui a solução ótima.

Exemplo:
Considerando a TPE final anterior.

GRAFOS DE COMPATIBILIDADE

B-D A-C C-D Estados que


podem ser
fundidos

D-E B-C B-F

C-F A-F A-B

GC inicial

ELETRÔNICA DIGITAL II 11
2 Máquinas de Estado Finito Síncronas

B-D A-C C-D

A-B-C-F
D-E B-F

Conjunto fechado
que satisfaz a
PROPRIEDADE DO C-F A-B
FECHAMENTO
GC final

- Propriedade do Fechamento:
O conjunto fechado escolhido deve conter todos os estados da TTE inicial, e não pode
provocar indeterminação na nova tabela, devido a condições irrelevantes, isolando estados se
necessário, e também nenhum arco (ou aresta), quando houver, pode sair do mesmo.

Portanto, o conjunto obtido para a solução da COBERTURA MÍNIMA DA TTE inicial é:


[(D, E); (A, B, C, F)].

2.2.2.5 TTE Reduzida


A TTE reduzida final é então construída renomeando-se as classes pertencentes à
solução da COBERTURA MÍNIMA obtida, e fazendo a fusão dos seus respectivos estados
compatíveis.

No exemplo dado, pode-se fazer:

-Fusão de (A,B,C,F) = estado 1


-Fusão de (D,E) = estado 2

ELETRÔNICA DIGITAL II 12
2 Máquinas de Estado Finito Síncronas
Daí obtém-se:
TTE Reduzida (Mealy)

E1E2
ESTADOS 00 01 11 10
1 1/0 1/0 1/0 2/0 (A,B,C,F)
2 2/1 2/0 1/0 2/0 (D,E)

Nota: A condição 2 do item 2.2.2.4 é devida ao fato de que, para construir a TTE REDUZIDA, é
necessário assegurar que os novos estados, obtidos da fusão dos estados compatíveis da TTE
INICIAL, estejam também dentro de um conjunto de compatíveis escolhido como solução
(Teorema da Compatibilidade).

Exercício 1
Dada a TTE inicial no modelo de Mealy, determinar a TTE reduzida.

E1E2
ESTADOS 00 01 11 10
A _ /_ A/0 B/1 C/1
B E/1 indeterminação
D/1 B/1 C/1
C D/1 _ /_ _ /_ C/1
D D/1 A/0 _ /_ _ /_
E D/1 E/1 _ /_ _ /_

Solução:
1. Tabela de Pares de Estados

A
x B
v v C
v x v D
x v v x E

TPE final

ELETRÔNICA DIGITAL II 13
2 Máquinas de Estado Finito Síncronas
2. Tabela de Classes de Estado de Máxima Compatibilidade

Estado em Estados Conjunto de Classes de Estados de Máxima


Análise Compatíveis Compatibilidade

D Não há Não há

C D,E (C,D) (C,E)

B C,E (C,D) (B,C) (B,E) (C,E) (B,C,E)

A C, D (C,D) (B,C,E) (A,C,D) (A,C) (A,D)

CCEMC = [(A,C,D);(B,C,E)]

provoca indeterminação na TTE reduzida

3. Cobertura Mínima da TTE


GRAFOS DE COMPATIBILIDADE

C-D C-E
SC1
Propriedade
Transitiva
B-C-E A-D

B-C B-E ou

Propriedade
Transitiva
A-C-D B-E
SC2
A-C A-D

GC inicial GC final

ELETRÔNICA DIGITAL II 14
2 Máquinas de Estado Finito Síncronas
SC1 e SC2 são subconjuntos fechados que satisfazem a Propriedade do Fechamento.
Portanto, há 2 soluções possíveis!

Nota: O conjunto CCEMC = [(A,C,D),(B,C,E)] não satisfaz a Propriedade do Fechamento, pois


provoca indeterminação na nova tabela, por causa da condição irrelevante no estado C, quando
E1 = 0 e E2 = 1.

4. TTE Reduzida
1ª Solução: Subconjunto(CCEMC) = SC1

E1E2
ESTADOS 00 01 11 10
1 1/1 1/0 2/1 2/1 Fusão de (A,D)
2 1/1 2/1 2/1 2/1 Fusão de (B,C,E)

2ª Solução: Subconjunto(CCEMC) = SC2

E1E2
ESTADOS 00 01 11 10
1 1/1 1/0 2/1 1/1 Fusão de (A,C,D)
2 1/1 2/1 2/1 1/1 Fusão de (B,E)

Exercício 2
Considere o sistema esquematizado e suas especificações com o funcionamento:
1. pressionado o botão X, a partir do estado inicial dado, a esteira deverá levar a caixa
até o contato Z, trazê-la de volta ao contato Y, e parar, finalizando assim um ciclo da operação;
2. para iniciar um novo ciclo, o botão X deverá ser pressionado novamente quando a
caixa estiver no contato Y;
3. supor que o botão X não poderá ser pressionado novamente durante o ciclo de
operação.
Botão X
Caixa
Contato Y Esteira
Contato Z

Esquerda Direita
Motor

ESQ DIR

ELETRÔNICA DIGITAL II 15
2 Máquinas de Estado Finito Síncronas

Especificações do sistema:

a. ENTRADAS
- Botão (sem retenção)

X
0 em repouso
1 pressionado

- Contatos (fim de curso)

Y Z
0 0 nenhum contato pressionado
0 1 contato Z pressionado
1 0 contato Y pressionado
1 1 condição não considerada

b. SAÍDAS
- Motor (com controle bidirecional)

ESQ DIR
0 0 Parado
0 1 move esteira para a direita
1 0 move esteira para a esquerda
1 1 saídas não consideradas

c. ESTADO INICIAL
X=0; Y=1; Z=0

Pede-se determinar a TTE reduzida no modelo de Moore.

ELETRÔNICA DIGITAL II 16
2 Máquinas de Estado Finito Síncronas

Solução:

1. Diagrama de blocos

X ESQ
Y MEF
Z DIR

CLK

2. Tabela de Transição de Estados Inicial – Modelo Moore

XYZ
ESTADOS 000 001 011 010 110 111 101 100
A - - - A/00 B/00 - - -
B - - - C/01 B/01 - - G/01
C D/01 - - C/01 - - - -
D D/01 E/01 - - - - - -
E F/10 E/10 - - - - - -
F F/10 - - A/10 - - - -
G D/01 - - - - - - G/01
ESQ DIR

3. Tabela de Pares de Estados

A
x B
x v C
v v v D
v x x x E
x x x x v F
v v v v x X G

TPE final

ELETRÔNICA DIGITAL II 17
2 Máquinas de Estado Finito Síncronas

4. Tabela de Classes de Estado de Máxima Compatibilidade

Estado em Estados Conjunto de Classes de Estados de Máxima


Análise Compatíveis Compatibilidade

F Não há Não há

E F (E,F)

D G (E,F) (D,G)

C D, G (E,F) (C,D) (C,G) (D,G) (C,D,G)

B C, D, G (E,F) (B,C) (B,D) (B,G) (C,D,G) (B,C,D,G)

A D, E, G (E,F) (A,D) (A,E) (A,G) (B,C,D,G) (A,D,G)

CCEMC = [(E,F);(A,E);(B,C,D,G);(A,D,G)]

5. Cobertura Mínima da TTE

GRAFOS DE COMPATIBILIDADE

Conjunto
A-D A-E A-G A-E E-F fechado que
satisfaz a
PROPRIEDADE
DO
B-C B-D B-G B-C-D-G
FECHAMENTO
Propriedade
Transitiva

C-D C-G D-G A-D-G

E-F

ELETRÔNICA DIGITAL II 18
2 Máquinas de Estado Finito Síncronas
GC inicial GC final
Considerando-se as classes (A,E) e (E,F), haverá indeterminação na tabela TTE inicial
por causa da condição irrelevante no estado E, quando X=0, Y=1 e Z=0. Isola-se então o
estado F para satisfazer a PROPRIEDADE DO FECHAMENTO.

6. TTE Reduzida

Solução: Cobertura Mínima → [(A,E);(B,C,D,G);(F)]

XYZ
ESTADOS 000 001 011 010 110 111 101 100
1 3/10 1/10 - 1/00 2/00 - - - Fusão de (A,E)
2 2/01 1/01 - 2/01 2/01 - - 2/01 Fusão de (B,C,D,G)
3 3/10 - - 1/10 - - - - (F)

_________________________________

ELETRÔNICA DIGITAL II 19

Você também pode gostar