Estado de Conclusão da Pergunta:

Fazer teste: Atividade para avaliação - Semana 4

Informações do teste
Descrição
Instruções Atividade para avaliação

Consulte os gabaritos dessa disciplina no menu lateral.

Olá, estudante!

1. Para responder a esta atividade, selecione a(s) alternativa(s) que você

considerar correta(s);
2. Após selecionar a resposta correta em todas as questões, vá até o m da
página e pressione “Enviar teste”.
3. A cada tentativa, as perguntas e alternativas são embaralhadas

Pronto! Sua atividade já está registrada no AVA.

Várias Este teste permite 3 tentativas. Esta é a tentativa número 1.

tentativas
Forçar Este teste pode ser salvo e retomado posteriormente.
conclusão
Suas respostas foram salvas automaticamente.

PERGUNTA 1 1 pontos   Salva

O ip- op JK é muito versátil. Podemos a rmar, com respeito à saída,

que:

quando J=0, K=1 temos Q = 0, quando J=1 e K=0 temos Q=1 e

quando J=K=0 há a mudança de nível no valor de saída.

quando J=0, K=0 temos Q = 0, quando J=1 e K=0 temos Q=1 e

quando J=K=1 há a mudança de nível no valor de saída.

quando J=0, K=1 temos Q = 0, quando J=1 e K=0 temos Q=1 e

quando J=K=1 há a mudança de nível no valor de saída.

quando J=1, K=0 temos Q = 0, quando J=0 e K=1 temos Q=1 e

quando J=K=1 há a mudança de nível no valor de saída.

quando J=1, K=1 temos Q = 0, quando J=0 e K=1 temos Q=1 e

quando J=K=1 há a mudança de nível no valor de saída.

PERGUNTA 2 1 pontos   Salva

 p

Estado deas
Sobre Conclusão da Pergunta:
portas CMOS dinâmicas, assinale a alternativa correta:

permitem reduzir o número de transistores e a dissipação

dinâmica.

permitem reduzir o tamanho dos transistores e a dissipação

dinâmica.

permitem reduzir o número de transistores e não possuem

dissipação dinâmica.

garantem margens de ruído simétricas.

permitem reduzir o número de transistores e não possuem

dissipação estática.

PERGUNTA 3 1 pontos   Salva

A curva de transferência abaixo representa o comportamento Vo x Vi

de uma porta lógica inversora. Para que um sinal de entrada possa
ser considerado como Nível 1 (alto), em que faixa de tensões de
entrada ele deve se situar?

Entre VIL e VIH

Entre VIH e Vdd

Entre VOL e VIL

Entre Vth1 e VIH

Entre 0 e VIL

PERGUNTA 4 1 pontos Sal a

 PERGUNTA 4 1 pontos   Salva
Estado de Conclusão da Pergunta:

Dada a função lógica complexa  , empregando a

metodologia PDN e PUN, necessitamos utilizar:

4 transitores NMOS na rede PDN e 2 transistores PMOS na rede

PUN.

2 transitores NMOS na rede PDN e 2 transistores PMOS na rede

PUN.

4 transitores PMOS na rede PDN e 4 transistores NMOS na rede

PUN.

4 transitores NMOS na rede PDN e 4 transistores PMOS na rede

PUN.

2 transitores NMOS na rede PDN e 4 transistores PMOS na rede

PUN.

PERGUNTA 5 1 pontos   Salva

Quanto à a rmação “As portas lógicas abaixo implementam um

NAND lógico.”, assinale se é verdadeira ou falsa:

 
Verdadeiro

Falso

PERGUNTA 6 1
 PERGUNTA 6 1 pontos   Salva
Estado de Conclusão da Pergunta:

Em portas lógicas inversoras da família NMOS com carga tipo reforço

(enriquecimento), quanto aos transistores de carga M1 e M2, pode-se
a rmar que:

o transitor M2 opera em saturação apenas quando Vi = 0.

o transitor M1 opera sempre em triodo visto que VDS sempre

menor que (VGS-Vt).

o transitor M2 opera sempre em saturação visto que VDS

sempre maior que (VGS-Vt).

o transitor M2 opera em saturação apenas quando Vi = 5.

o transitor M1 opera sempre em corte visto que VGS sempre

menor que (VGS-Vt).

PERGUNTA 7 1 pontos   Salva

Dada uma porta lógica, como é possível fazer com que ela apresente
menos oscilações amortecidas em sua saída sem comprometer
signi cativamente sua velocidade quando o nível muda de estado
(alto ou baixo)?

Colocando capacitores de ltro entre Vdd e terra.

Ligando poucas entradas à sua saída (10% do seu fanout).

Colocando capacitores na entrada das portas lógicas.

Diminuindo a distância entre a saída e as entradas a que a saída

está ligada.

Ajustando as impedâncias vistas pela saída para que sejam de

mesmo valor

PERGUNTA 8 1 pontos   Salva

Assinale a alternativa com os termos que preenchem corretamente

as lacunas do trecho a seguir:
A família schottky TTL emprega diodos ___________ que conduzem
com ____________ tensão que diodos pn tradicionais. Com isso, evita-
se que o transitor _____________ possibilitando _____________ velocidade
de operação, o que em alguns casos é importante.

Schottky; menor; sature; maior

LED; menor; sature; mesma

LED; maior; sature; maior

Schottky; mesma; inverta; menor

Estado de Conclusão da Pergunta:

PERGUNTA 9 1 pontos   Salva

Avalie a seguinte a rmação e aponte e se ela é verdadeira ou falsa:

“De modo geral os dispositivos CMOS têm margens de ruído maiores
que os TTL, sendo que a diferença é maior se os dispositivos CMOS
operam com fontes de alimentação maior que 5V.”
Verdadeiro

Falso

PERGUNTA 10 1 pontos   Salva

O circuito abaixo detecta a interrupção de um feixe de luz. O que

acontece com o alarme quando o feixe de luz é interrompido?

Havendo luz incidindo no transistor ele ca fechado e Vo =1

aplicado ao SET. Assim, S=1, R=0 e Q=0, e, portanto, o alarme não
soa. Quando a luz é interrompida, Vo=0=SET, R=0 e, portanto,
Q=1 fazendo soar o alarme. Mesmo que S retorne a 1 o alarme
continua soando. Para resetar o alarme deve-se abrir
momentaneamente SW1.

Havendo luz incidindo no transistor ele ca fechado e Vo =0

aplicado ao SET. Assim, S=R=0 e Q=0, e, portanto, o alarme não
soa. Quando a luz é interrompida, Vo=1=SET, R=0 e, portanto,
Q=1 fazendo soar o alarme. Mesmo que S retorne a 1 o alarme
continua soando. Para resetar o alarme deve-se abrir
momentaneamente SW1.

Havendo luz incidindo no transistor ele ca fechado e Vo =1

aplicado ao SET. Assim, S=1, R=0 e Q=0, e, portanto,o o alarme
não soa. Quando a luz é interrompida, Vo=0=SET, R=0 e,
portanto, Q=1 fazendo soar o alarme. Mesmo que S retorne a 1 o
alarme continua soando Para resetar o alarme deve-se abrir
 alarme continua soando. Para resetar o alarme deve se abrir
Estado momentaneamente SW1.
de Conclusão da Pergunta:

Havendo luz incidindo no transistor ele ca fechado e Vo =0

aplicado ao SET. Assim, S=R=0 e Q=1, e, portanto, o alarme não
soa. Quando a luz é interrompida, Vo=1=SET, R=0 e, portanto,
Q=0 fazendo soar o alarme. Mesmo que S retorne a 1 o alarme
continua soando. Para resetar o alarme deve-se abrir
momentaneamente SW1.

Havendo luz incidindo no transistor ele ca fechado e Vo =0

aplicado ao SET. Assim, S=R=0 e Q=0, e, portanto, o alarme não
soa. Quando a luz é interrompida, Vo=1=SET, R=0 e, portanto,
Q=1 fazendo soar o alarme. Quando S retorna a 1 o alarme
desliga. Para rearmar o alarme deve-se abrir momentaneamente
SW1.

Clique em Salvar e Enviar para salvar e enviar. Clique em Salvar todas as respostas para salvar
todas as respostas.

Salvar todas as respostas Fechar janela Salvar e Enviar