Você está na página 1de 4

Engenharia Eléctrica – Sistemas Digitais – ISPS 2021

Ficha de Exercícios

1. Defina os os seguintes conceitos:


a) Assíncrono
b) Clear
c) Clock
d) Contagem final
e) Década
f) Diagrama de estados
g) Flip-flop disparado por borda
h) Flip-flop J-K
i) Flip-flop T
j) Máquina de estados
k) Módulo de contador
l) Nível ALTO
m) Nível BAIXO
n) Preset
o) Reciclagem
p) Reset
q) Set
r) Síncrono
s) Tempo de atraso de propagação
t) Tempo de hold
u) Tempo de setup
v) Temporizador
w) Toggle
2. Contadores assíncronos:
a) Um contador de 5 bits tem um tempo de atraso igual a 20 ns para cada flip-flop,
qual é a frequência máxima do contador?
b) Um contador com 8 flip-flops tem um tempo de atraso total igual a 200 ns, qual é
a frequência máxima do contador e o tempo de atraso de cada flip-flop?

Success belongs to those who never give up! 1


Emarra, AGulele
Engenharia Eléctrica – Sistemas Digitais – ISPS 2021

c) Quantos flip-flops são necessários para um contador com frequência máxima igual
a 8 GHz e o tempo por flip-flop de 12.5 ps?
d) Mostre como um contador pode ser implementado tendo um módulo de catorze
com uma sequência binária de 0000 a 1110.
e) Projecte o contador em d), mostre a tabela de transição de estados e o diagrama de
temporização para os primeiros 16 pulsos de clock.
f) Que grupo faz parte o contador em d)? Por quê?
3. Contadores síncronos
a) Projecte e mostre um diagrama de temporização completo para um contador
crescente/decrescente de 3 bits que percorre a sequência a seguir. Indique quando
o contador está no modo CRESCENTE e quando está no modo DECRESCENTE.
Considere disparo na borda positiva. Use flip-flops J-k. 0, 1, 2, 3, 4, 5, 4, 3, 2, 1,0.
b) Projete um contador que gere a seqüência a seguir. Use flip-flops J-K. 00, 10, 11,
00,...
c) Qual é a frequência de entrada de um contador com frequência de saída igual a
1MHz e 5000 estados?
d) Um contador tem um tpd/FF e tpd/AND iguais a 25 ns e 15 ns respectivamente.
Compare esses valores com frequência máxima para um contador assíncrono de
módulo 16.
e) Ainda sobre d), o que deve ser feito para mudar o módulo desse contador para 32?

Exercícios de múltipla escolha

1. Contadores assíncronos são conhecidos como

(a) contadores ondulantes (b) contadores de clock múltiplo

(c) contadores de década (d) contadores de módulo

2. Um contador assíncrono difere de um contador síncrono

(a) no número de estados de sua seqüência

(b) na forma de receber pulsos de clock

(c) no tipo de flip-flop usado

Success belongs to those who never give up! 2


Emarra, AGulele
Engenharia Eléctrica – Sistemas Digitais – ISPS 2021

(d) no valor do módulo

3. O módulo de um contador é

(a) o número de flip-flops

(b) o número atual de estados em sua seqüência

(c) o número de vezes que ele recicla em um segundo

(d) o número máximo possível de estados

4. Um contador binário de 3 bits tem um módulo máximo de

(a) 3 (b) 6 (c) 8 (d) 16

5. Um contador binário de 4 bits tem um módulo máximo de

(a) 16 (b) 32 (c) 8 (d) 4

6. Um contador de módulo 12 tem que ter

(a) 12 flip-flops (b) 3 flip-flops

(c) 4 flip-flops (d) pulsos de clock síncronos

7. Qual das seguintes alternativas é um exemplo de contador com um módulo truncado?

(a) Módulo 8 (b) Módulo 14

(c) Módulo 16 (d) Módulo 32

8. Um contador ondulante de 4 bits consiste em flip-flops em que cada um tem um atraso de pro-

pagação a partir do clock para a saída Q de 12 ns. Para esse contador reciclar de 1111 para

0000, ele gasta um total de

(a) 12 ns (b) 24 ns (c) 48 ns (d) 36 ns

9. Um contador BCD é um exemplo de um

(a) contador de módulo completo (b) contador de década

(c) contador de módulo truncado (d) as respostas (b) e (c) estão corretas

Success belongs to those who never give up! 3


Emarra, AGulele
Engenharia Eléctrica – Sistemas Digitais – ISPS 2021

10. Qual das seguintes alternativas é um estado inválido para um contador BCD 8421?

(a) 1100 (b) 0100 (c) 0101 (d) 1000

11. Três contadores de módulo 10 conectados em cascata têm um módulo total de

(a) 30 (b) 100 (c) 1000 (d) 10.000

12. Uma freqüência de clock de 10 MHz é aplicada a um contador em cascata que consiste em um

contador de módulo 5, um contador de módulo 8 e dois contadores de módulo 10. A menor fre-

qüência de saída possível é

(a) 10 KHz (b) 2,5 KHz (c) 5 KHz (d) 25 KHz

13. Um contador crescente/decrescente binário de 4 bits está no estado binário zero. O próximo
es-

tado no modo DESCRESCENTE é

(a) 0001 (b) 1111 (c) 1000 (d) 1110

14. A contagem final de um contador de módulo 13 é

(a) 0000 (b) 1111 (c) 1100 (d) 1110

O grupo da disciplina

Success belongs to those who never give up! 4


Emarra, AGulele

Você também pode gostar