INSTITUTO SUPERIOR DE ENGENHARIA DE LISBOA

ÁREA DEPARTAMENTAL DE ENGENHARIA DE ELECTRÓNICA E TELECOMUNICAÇÕES E DE COMPUTADORES

Lógica e Sistemas Digitais
1º Teste - (20 / Jan / 2017)
[1] Utilizando a transformação algébrica comprove a igualdade.
𝐴 + 𝐵. 𝐶 = 𝐵. (𝐵⨁𝐴𝐶) + 𝐴. 𝐵 + (𝐴 + 𝐶). (𝐶 + 𝐵)
[2] Utilizando mapas de Karnaugh, e sem realizar nenhuma transformação algébrica, obtenha uma expressão simplificada da
função G na forma OR-AND, considerando que o valor da variável dependente G não está definido para a combinação
A. B. C. D (don’t care). Para esta combinação que valor toma a função G na implementação obtida?
𝐺 = (𝐴𝐷 + 𝐵. 𝐶) . ((𝐴 + 𝐵. 𝐷) ⨁ 𝐴 + 𝐵 + 𝐷)

[3] Utilizando portas lógicas, desenhe o diagrama lógico que melhor corresponde a esta forma de H. Não dispõe das variáveis
na forma complementar.
𝐻 = 𝐴 + 𝐵. 𝐶. (𝐴⨁𝐶) . 𝐴 + 𝐶 + 𝐷

[4] Dado o circuito da figura, escreva expressão booleana de I na notação convencional da G E

álgebra de Boole e em linguagem CUPL. F 1 0
1 0
1 I
E 1
D 0 0 2 S
3 S1 0
C 1
B
A
DEC
[5] Dado o circuito da figura, obtenha uma expressão para a S0 0
A
saída J. B S1 1
Justifique a resposta. 2
E
3
E S1
S0
1 0 A 0
C 1 1 J
0 2
2
+ 12 3
D 0
1 C3
2
E

[6] A0
A1
a) Utilizando um somador completo de operandos de 4 bits e lógica discreta, implemente A2 Comp K
o circuito da figura que activa a saída K quando ((A - B) < 5) || (A < B), entendidos A B0
e B como números naturais. B1
B2

b) Admita que numa ALU de 7 bits está seleccionada a operação R = A – B, com B = 1100110 o indicador de OV ficou
activo.
Diga justificando, qual dos operandos A ou B é maior, entendidos estes como:
i) números relativos, representados em código dos complementos e qual o valor do bit de maior peso de A e de R.
ii) números naturais, representados em código binário natural e qual o valor de borrow.

c) Complete os campos da tabela, assumindo que numa ALU de 5 bits está seleccionada a operação R = A – B – CyBwi.
Justifique sucintamente os cálculos efectuados e o significado dos valores dos vários indicadores.

R A B CyBwi
CyBwo Ov Z
Base 2
1
natural 20 –
Base 10
relativo -14 –

Continua no verso 
[7] Dada a seguinte descrição em CUPL de uma máquina de estados:
X0.AR = ’b’0;
X0.SP = ’b’0;
X0.CK = MCLK;

Sequence [X0] {
Present 0
out Y;
if B out W;
if A # B next 1;
default next 0
Present 1
if !A & B out W;
next 1;
}
a) Desenhe o ASM-chart correspondente.
b) Utilizando um flip-flop tipo T e lógica discreta, desenhe o diagrama lógico que implementa esta máquina.

[8] Dada a máquina de estados descrita pelo ASM-chart da figura (sendo irrelevante o seu x1 x0
comportamento no estado “11”): S0;S1
00

a) Obtenha as funções de saída e de geração do estado seguinte, utilizando para memória de

T Y
estado flip-flops do tipo D.
F
01
b) Escreva em CUPL na forma sequence/present. S1

Z F
T

F Y
T
10

F Y T
S1 S2

[9] Dado o circuito da figura e o diagrama

1ª 6ª
temporal dos sinais CLK e A, diga qual a
CLK
sequência de estados ao longo das seis
CLK X1 X0
transições ascendentes do sinal CLK. A
0 0
1ª 1 1
2ª
T Q D Q
A 6ª

CLK
X1 X0

[10] Desenhe o ASM-chart correspondente ao circuito da figura,

tendo “00” como estado inicial. A entrada CE (Count Enable) só 0
tem influência sobre a contagem. PL(sync) D1 D0
CLK Cont Down
B
CE Q1 Q0
X1 X0

Y
S1 S
0
A 0 Z
C 1
0 2
3

Questão 1 2 3 4 5 6a 6b 6b 7a 7b 8a 8b 9 10 O docente
Classificação 1,5 1,5 1 1,5 1,5 1,5 1,5 1,5 1 1,5 1,5 1,5 1,5 1,5