1 Os conteúdos e mídias disponíveis nas aulas da Cruzeiro do Sul Educacional têm
SOBRE DIREITOS AUTORAIS E REPRODUÇÃO
finalidade educacional e são destinados para o seu estudo individual. É proibida a cópia, reprodução (total ou parcial) ou disponibilização deste material, por quaisquer meios existentes ou que venham a ser criados, sem autorização ATENÇÃO prévia de seus autores. ! Metodologia desse encontro
3 Prof. Rocha Metodologia raimundo.filho@unifran.edu.br
Estrutura das Aulas
• Elucidando, reforçando e aplicando os conteúdos
• Em três níveis Conceitos e Fundamentos Básicos
Conceitos Intermediários
Aprofundados
4 Prof. Rocha Metodologia raimundo.filho@unifran.edu.br
Softwares Simuladores
Proteus
5 CONCEITOS
6 Combinacionais e Sequenciais
7 Prof. Rocha Circuitos Lógicos Circuitos lógicos podem ser classificados: Circuitos Combinacionais Circuitos Sequenciais Não precisa de informações do passado Precisa de informações do passado para para determinar os resultados presentes, determinar os resultados presentes ou ou seja, não precisa de memória futuros, ou seja, precisa de memória
8 Prof. Rocha Circuitos Lógicos Circuitos lógicos podem ser classificados: Circuitos Combinacionais Circuitos Sequenciais Não precisa de informações do passado Precisa de informações do passado para para determinar os resultados presentes, determinar os resultados presentes ou ou seja, não precisa de memória futuros, ou seja, precisa de memória
Na lógica combinacional, as células Na lógica sequencial, as células básicas
básicas para a construção dos circuitos são os circuitos biestáveis ou flip-flops, que são as PORTAS LÓGICAS são UNIDADES DE MEMÓRIAS 9 Flip Flops
10 Prof. Rocha Flip Flops Tipos de Flip-flops Existem vários tipos de flip-flops, classificados de acordo com a aplicação a que se destinam: • RS (Reset-Set); • RS síncrono; • JK; • JK MS; • T (Toggle) • D (Data). 11 SIMULANDO E ANALISANDO 12 Tipo RS
13 Prof. Rocha Flip Flop RS Flip-flop RS - O flip-flop tipo RS (ou flip-flop set/reset) é um biestável básico porque dele se derivam os outros tipos. Em seu funcionamento, ele pode ser comparado a um sistema de partida de um motor onde existe o botão liga e o botão desliga. Pode-se afirmar que o botão liga é o set e o botão desliga é o reset. A saída, quando ativada, equivale ao motor em funcionamento.
14 Prof. Rocha Flip Flop RS
Flip_Flop_RS
• Na condição S = 0 e R = 0, não se pode concluir o
valor de Q, pois isso dependerá de uma condição anterior de S e R.
• O flip-flop RS mudará de estado no instante em que mudarem as variáveis de entrada. Esta característica torna- o assíncrono, ou seja, não-sincronizado. Ele não opera simultaneamente com um sinal de temporização ou de clock.
15 Prof. Rocha Sinais de Clock
16 Prof. Rocha Flip Flop RS com Clock
Flip_Flop_RS
• Para que o flip-flop SR básico seja controlado por uma sequência de pulsos de clock, basta trocarmos os dois inversores do SR NAND-NOT por outras duas portas NAND, e nas outras entradas destas portas, injetarmos o clock. 17 Tipo D
18 Prof. Rocha Flip Flop D Flip-flop D O flip-flop D (data ou dado, pois armazena o bit de entrada) possui uma entrada, que é ligada diretamente à saída quando o clock é mudado. Independentemente do valor atual da saída, ele irá assumir o valor 1, se D = 1 quando o clock for mudado, ou o valor 0, se D = 0 quando o clock for mudado.
19 Prof. Rocha Flip Flop D
Flip_Flop_D
Nessa configuração, impede-se que as variáveis de entrada assumam valores idênticos, isto é, S = R = 0 ou S = R = 1. Assim, a entrada D também passa a ser única, e os pontos correspondentes a S e R, a assumir sempre valores distintos: • Se D = 1, então S = 1 e R = 0 e Qi = 1 20 • Se D = 0, então S = 0 e R = 1 e Qi = 0 Prof. Rocha Flip Flop D - Comercial
Flip_Flop_D
21 Flip Flop JK
22 Prof. Rocha Flip Flop JK As palavras SET e RESET significam armazenar nível lógico 1 e armazenar nível lógico 0, respectivamente. Este fato nos dá margem a concluir que jamais poderíamos ativar os dois sinais simultaneamente, pois não existe um nível lógico que seja 0 e 1 ao mesmo tempo. O Flip-Flop JK tem para o J a mesma função do SET e para o K a mesma do RESET e permite que ativemos os dois simultaneamente, e se fizermos isso ele complementa o nível lógico que está armazenando, alternando-o. 23 Prof. Rocha Flip Flop JK
Flip_Flop_JK
24 Flip Flop JK – Mestre Escravo
25 Prof. Rocha Flip Flop JK – Mestre Escravo
Esse dispositivo também possui duas entradas de dados (J e K) e tem
como característica principal seus dois estágios internos, denominados mestre e escravo (figura abaixo) com a tabela verdade correspondente.
26 Prof. Rocha Flip Flop JK – Mestre Escravo
O JK, como foi visto, resolveu o problema de ambiguidade
anteriormente visto, quando as entradas J e K forem iguais a 1. Porém, este circuito apresenta uma característica indesejável: quando o clock for igual a 1, teremos o circuito funcionando como um sistema combinacional, pois as saídas-entradas J e K serão passadas diretamente para a saída, além também da realimentação. Isto significa que poderão ocorrer alterações no estado de saída, tantas vezes quantas houver mudanças nos estados de J e K. 27 Prof. Rocha Flip Flop JK – Mestre Escravo
Quando o clock for igual a 1, haverá a passagem das entradas J e K
(circuito mestre), mas não haverá passagem das saídas Q1 e Q'1 (entradas S e R do circuito escravo), pois enquanto o clock do circuito mestre for igual a 1, no circuito escravo será 0, bloqueando suas entradas. Quando o clock passar para 0, as saídas Q1 e Q'1 ficarão desbloqueadas no último estado assumido e entrarão em R e S desbloqueadas, mudando o estado do circuito escravo e, consequentemente, das saídas Qi e Q'i.
28 Prof. Rocha Flip Flop JK – Mestre Escravo
Flip_Flop_JK
29 Flip Flop T
30 Prof. Rocha Flip Flop T
Esta é uma variação do Flip-Flop JK, onde ambas entradas de
comando estão curto-circuitadas ao nível lógico 1. A entrada de Clock passa a se chamar T (toogle) e é a única entrada do circuito.
