o Criar um único código VHDL de um timer genérico, depois instancia o timer duas vezes O primeiro colocando o sinal de resetar TA como entrada, e a saída ZA indo para FSM O segundo colocando o sinal de resetar TV como entrada, e a saída ZV indo para máquina de estados o Na condição de reset, vai fazer com que um contador receba o valor de preset, e a saída vai para 0. o A cada borda de subida iremos verificar se o contador é igual 0, então carrega o preset saída z vai para 1, senão decrementa 1 no contador saída z vai para 0
Sobre o código VHD
o Processo de transição de estados ok o No processo de saída (combinacional) tem que listar todas saídas; Indicar uma saída para todos os sinais em cada estado (se não latches) o Contador quantas vezes o eletrodo foi acionado Eu tenho um único processo com vários ifs O professor faria um processo para contar quantas vezes foi acionado o eletrodo do átrio – sensível ao clk e rst O professor faria um processo para contar quantas vezes foi acionado o eletrodo do ventrículo – sensível ao clk e rst
Se reset =’1’ contador vai para ‘0’;
A cada subida de relógio verificar se pa =’1’
o Se sim cont++ o Por fora do processo, envia o sinal do contador para saída contador