Universidade Federal de Campina Grande - UFCG

Centro de Engenharia Elétrica e Informática - CEEI

Departamento de Engenharia Elétrica - DEE

Nome: Luiz Ricardo de Araújo Neto

E-mail: luiz.ra.neto@ee.ufcg.edu.br

Apresentação gravada.

Disciplina: Laboratório de Circuitos Lógicos

Professora: Fernanda Cecília Correia Lima Loureiro

Experimento 01 parte B – Equivalência de portas lógicas

Objetivo Geral
Os objetivos deste experimento são:

A. O estudo de funções lógicas, de duas ou mais variáveis, cuja implementação

pode ser realizada com apenas uma porta lógica ou com a combinação de duas ou mais
portas lógicas de duas entradas. Para tanto, é realizada a montagem simultânea e a
verificação do funcionamento de circuitos lógicos correspondentes aos seguintes
experimentos específicos:

• Equivalência de portas lógicas.

• Função Detector de Paridade.

B. O estudo das identidades lógicas básicas que são utilizadas para fundamentar a
equivalência entre circuitos lógicos com a finalidade de se obter uma expressão lógica por
meio da interpretação lógica da tabela-verdade. Para tanto, é realizada a montagem
simultânea e a verificação do funcionamento de dois circuitos lógicos correspondentes aos
seguintes experimentos específicos:

• Equivalência de Circuitos.

1. Equivalência de circuitos

Objetivo Específico

Especificação de uma função lógica representada por um diagrama lógico; aplicação

do Método de Desenvolvimento Gráfico de Equivalências de modo a obter um diagrama
lógico minimizado, e implementação e verificação do funcionamento do circuito lógico
correspondente à implementação simultânea desses dois diagramas, de modo a compará-
los.
Descrição: A função lógica a ser implementada nesta montagem específica é
representada pelo diagrama lógico dado abaixo; mas essa função pode ser simplificada
com apenas um tipo de porta.

Fonte: Guia do experimento 1 – parte B

Atividades:

A. Realizar a especificação da função S = f (A, B, C, D) a ser implementada por

meio da apresentação da expressão lógica correspondente, e apresentação da
tabela verdade;

A. Aplicar o Método de Desenvolvimento Gráfico de Equivalências, apresentando

uma sequência de diagramas lógicos equivalentes para representar essa função
(em que o primeiro diagrama é o diagrama dado e o último é o diagrama lógico
minimizado que usa apenas um tipo de porta lógica);

B. Apresentar o diagrama elétrico correspondente à implementação SIMULTÂNEA

DOS DOIS DIAGRAMAS LÓGICOS (original e simplificado), mostrando como os CI’s da
família TTL podem ser usados para implementar um circuito lógico que realiza essas duas
funções equivalentes, e relacionar os dispositivos necessários para a montagem desse
circuito. Nota 1: Desenhar apenas as portas lógicas usadas em cada CI, identificando-o. Nota
2: Observar a ordem de definição das variáveis de entrada, respeitando as suas posições
relativas para a atribuição das chaves (da esquerda para a direita – da variável mais
significativa para a menos significativa - D, C, B, A). Nota 3: As respectivas entradas podem
ser as mesmas para as duas funções. Nota 4: A saída de cada função deve ser ligada a LED’s
distintos.
Expressão Lógica

Através da tabela verdade a seguir:

Tabela 1 – Tabela verdade do circuito

B A D C Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

Fonte: Luiz Ricardo de Araújo Neto

Encontramos através do Minitermo, onde na tabela, temos Y = 1, notoriamente

percebemos que se trata de uma porta “And”, na qual qualquer bit 0 resulta 0.

Desta forma, obtemos a seguinte Expressão lógica:

Y = ~ ((~A + ~B) & (~C & ~D))

Podemos simplificar a expressão Y por “De Morgan”, para obtermos a expressão

simplificada com apenas uma porta lógica:

I. ~(~A + ~B) & ~(~C & ~D)

II. ~(~A + ~B) & (C & D)

III. A&B&C&D
 Figura 1 – Sequência de simplificação dos diagramas lógicos equivalentes.

Fonte: Logisim

Diagrama elétrico

Abaixo veremos o diagrama elétrico correspondente à implementação simultânea dos

diagramas lógicos (Figura – 1; Item 1 e 4), aplicando os CI’s da família TTL, relacionando os
dispositivos fundamentais para a montagem dos circuitos.

Figura 2 – Diagrama elétrico à implementação do diagrama correspondente à Figura – 1(item 1).

Fonte: Canva
 Figura 3 – Diagrama elétrico à implementação do diagrama correspondente à Figura – 1(item 4).

Fonte: Canva

Aplicações
Pode ser aplicado em um sistema de irrigação autônomo, onde seria posicionado 4
sensores de umidade em uma determinada área de plantio, quando cada um dos 4
sensores identificasse que o solo estaria seco, acionaria uma válvula solenoide, conectada
a rede de água, caso não houver água encanada no local do plantio, esses 4 sensores junto
ao nosso circuito acionaria uma bomba d’água conectada a um reservatório.

Questionamentos
Sem questionamentos no guia do experimento.

2. Função detector de paridade

Objetivo específico

Especificação, implementação e verificação do funcionamento de uma função lógica

de três entradas, para identificar se o número de 1’s de cada palavra é par ou ímpar, ou
seja, é um detector de paridade.

Atividades:

A. Projetar o detector de paridade par por meio da apresentação da tabela verdade e

apresentação do diagrama lógico correspondente a essa expressão;

B. Implementar o circuito do detector, e testar o seu funcionamento, utilizando o Logisim.

Expressão lógica

Tabela 2 – Tabela verdade para o detector de paridade.

C B A S
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
Fonte: Luiz Ricardo de Araújo Neto

Na tabela verdade do detector de paridade, teremos que quando o número de 1’s de

cada palavra for par a saída será 1, já quando o número de 1’s de cada palavra for ímpar a
saída será 0. Portanto, serão utilizados os minitermos para construir uma sub‐ expressão
para cada linha da tabela verdade (que representa uma combinação de valores de entrada)
em que a saída é 1 para se chegar à expressão lógica do circuito. A seguir está a
expressão lógica obtida com base na tabela 2:

S = ~A & ~B & ~C + ~A & B & C + A & ~B & C + A & B % ~C

A partir dessa expressão notamos que ~C e C podem ser colocados em evidência:

I. S = ~C & (~A & ~B + A & B) + ~A & B & C+ A & ~B & C

II. S = ~C & (~A & ~B + A & B) + C & (~A & B + A & ~B)

III. S = ~C & ~(A ^ B) + C & (A ^ B)

IV. S = ~(C ^ (A ^ B))

A expressão lógica final obtida através das simplificações, possibilita a montagem de

um circuito mais “enxuto” , utilizando apenas dois tipos de portas lógicas, um XOR e uma
XNOR.

Figura 4 – Diagrama lógico do detector de paridade

Fonte: Logisim
Aplicações

O detector de paridade pode ser usado nos sistemas de transmissões de

telecomunicação, detectando falhas no recebimento dos dados. Utilizado em circuitos que
precisam ir para o espaço, por haver uma grande facilidade de algumas partículas de
radiação modificar o sinal do bit, utilizando 3 circuitos de paridade detectaríamos com mais
firmeza algum erro.

Questionamentos

Sem questionamentos no guia do experimento.

3. Implementação de uma Função Lógica

Objetivo Específico
Implemente uma porta lógica, com 2 variáveis de entrada (A, B) que terá saída (Y)
igual 1 sempre que o valor das entradas, na tabela verdade, for menor que 2 (em decimal).
A saída (Y) dessa porta deverá ser conectada a outra porta, junto com uma outra entrada C.
A saída S, dessa outra porta deve ser igual a 1, sempre que ambos os valores das entradas
forem iguais a 0. Implemente o circuito descrito pelo enunciado.

Atividades:

A. Implementar o circuito correspondente ao enunciado, determinando a expressão lógica

de S, simplificada, e o diagrama lógico do circuito.

B. Implementar o circuito e testar seu funcionamento usando o Logisim.

Expressão lógica

Tabela 3 – Tabela verdade da função Y = f (A, B)

A B Y
0 0 1
0 1 1
1 0 0
1 1 0
Fonte: Luiz Ricardo de Araújo Neto

Tabela 4 – Tabela verdade da função S = f (Y, C)

Y C S
0 0 1
0 1 0
1 0 0
1 1 0
Fonte: Luiz Ricardo de Araújo Neto
 Tabela 4 – Tabela verdade
A B C Y S
0 0 0 1 0
0 0 1 1 0
0 1 0 1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 0 0
1 1 0 0 1
1 1 1 0 0
Fonte: Luiz Ricardo de Araújo Neto

Como foi implementada uma porta lógica, com 2 variáveis de entrada (A, B) que teve
sua saída (Y) conectada a outra porta, junto com uma outra entrada C com saída S, foram
criadas três tabelas verdade para que seja possível construir a expressão lógica do circuito
de maneira mais organizada.

Expressão lógica construída com base na tabela 3:

Expressão lógica construída com base na tabela 4:

Diante da equação lógica é possível a montagem do diagrama lógico utilizando

apenas duas portas logicas, uma porta NOT e uma porta AND.

Circuito

Figura 5 – Diagrama lógico da função lógica.

Fonte: Logisim
Aplicações

Pode ser utilizado junto a um sensor que identifique sobretensão, ao ser detectado,
a porta interromperia a passagem de corrente para um sistema elétrico afim de protegê-lo.

Questionamentos

Não há questionamentos no guia do experimento.