LABORATORIO DE ELECTRNICA DIGITAL PRCTICA 5: SISTEMA SECUENCIAL PARTE I

1. Introduccin En esta prctica se pretende que el estudiante tome contacto con el desarrollo de sistemas secuenciales basados en mdulos MSI (Medium Scale Integration). Para ello, se propone el diseo de un sistema secuencial basado en registros y contadores estndar. 2. Objetivos Disear e implementar un circuito secuencial utilizando registros de desplazamiento y contadores haciendo uso de las herramientas Xilinx y Nexys 2. Verificar en simulacin el correcto funcionamiento del sistema y probar el sistema sobre una FPGA. Utilizar el enfoque de descripcin estructural para disear y programar circuitos extensos en VHDL por medio del diseo jerrquico. Aplicar en VHDL el concepto de componente dentro una descripcin estructural Componentes y equipos Computador ISE WebPack 10.1 versin libre de Xilinx ModelSim Xilinx Edition Adept Suite Software, versin libre Sistema de Desarrollo Nexys 2 de Digilent o Basys

3. -

4. Procedimiento Una empresa de juguetera ha adquirido el circuito mostrado en la figura. La empresa nos ha solicitado un anlisis completo de dicho sistema, para lo cual se pide:

a) Obtener las ecuaciones de excitacin de dicho circuito. b) Obtener la tabla de transicin de dicho circuito. c) Obtener el diagrama de estados correspondiente a dicho circuito. d) Realizar la simulacin del circuito utilizando el cronograma de la figura.

e) La misma empresa desea implementar el mismo comportamiento anterior, pero utilizando contadores universales, en lugar de utilizar registros de desplazamiento. Dibuje el circuito esquemtico del diseo propuesto. Condiciones Generales: Los registros y contadores que usen debern tener una entrada de reset o clear asncrono, la cual pondr en cero todos los flip flops y por tanto de las salidas del circuito. Los registros y contadores debern tener una seal de entrada de carga (load). Debern usar una seal de reloj de 1 Hz (aproximadamente), por lo tanto debern disear el divisor de frecuencia en VHDL. La salida F deber ir a un led. Mientras que las salidas del registro o contador debern ir decodificados a los display. SE PIDE:

4.1 Implementar usando la interfaz grfica de Xilinx el diagrama esquemtico del circuito de la
figura y verificar mediante simulacin usando el cronograma de tiempos.

4.2 Sintetizar el diseo original, corregir los errores reportados, asignar pines, programar el
sistema de desarrollo en compaa del profesor o el monitor del laboratorio y verificar fsicamente el funcionamiento del sistema.

4.3 Sintetizar el diseo propuesto con contadores y programar el sistema de desarrollo en

compaa del profesor o el monitor del laboratorio y verificar fsicamente el funcionamiento del sistema.

4.4 Consulte en que consiste el diseo estructural en el lenguaje VHDL y adjunte al informe cmo
aplicara este modelo al diseo propuesto con contadores.

4.5 Compare los dos diseos, el de la figura y el realizado con base en contadores bajo los
criterios de rea, velocidad y consumo de potencia y saque conclusiones. 5. Informe Presente un informe del desarrollo de la prctica, procedimiento empleado, programas, figuras, consultas, respuestas a las preguntas y justificacin de los resultados obtenidos. Adicionalmente, incluir conclusiones.