Escolar Documentos
Profissional Documentos
Cultura Documentos
Exemplo: Qual o registrador que será habilitado pelo endereço 1101? Que
endereço irá habilitar o registrador 7?
ROM Programada por Máscara – este tipo de ROM tem suas posições escritas
(programadas) pelo fabricante de acordo com as especificações do cliente. Uma
máscara (tipo de negativo fotográfico) é usada para informar as conexões elétricas do
chip. Este tipo de ROM é usado para armazenar tabelas ou informações pré-
programadas como códigos geradores de caracteres de terminais de vídeo.
ROM Programável e Apagável (EPROM) – tipo de memória ROM que pode ser
programada e apagada pelo usuário várias vezes. O processo de programação consiste
em aplicar certos níveis de tensões que provocam a condução permanente ou não
condução de transistores MOS. O apagamento da memória é feito pela exposição dos
circuitos internos à luz ultravioleta através de uma “janela”.
Introdução
Operação de Leitura
Onde:
trc = intervalo de duração
do ciclo de leitura;
Onde:
twc = intervalo de duração do ciclo
de escrita;
tas = tempo para estabilização do
barramento de endereços, antes de
habilitar a RAM;
tah = intervalo necessário para que
o barramento de endereços
permaneça estável;
tw = tempo de escrita, onde CS e
R / W ficam em BAIXO;
tds = tempo que os dados devem
Ciclo de escrita de uma RAM estática ser mantidos na entrada antes da
desabilitação de CS e R / W ;
tdh = tempo que os dados devem
ser mantidos na entrada depois da
desabilitação de CS e R / W .
No ciclo de escrita, a CPU coloca um endereço estável no barramento
de endereços. Nesse endereço o dado deve ser escrito. Ela coloca o dado a
ser armazenado no barramento de dados.
A CPU sinaliza a operação de escrita, colocando nível BAIXO na
entrada R / W . A CPU habilita a memória colocando a entrada CS em nível
BAIXO. O dado é transferido para a posição de memória indicada pelo
endereço. A memória é, então, desabilitada ( CS é ALTO) e suas saídas ficam
em tristate.
6264 – 8K x 8
62256 – 32K x 8
Multiplexação de Endereços
DRAM BEDO (burst EDO) – Possui uma arquitetura que permite alcançar alta
velocidade ao se acessar dados sequênciais;