Escolar Documentos
Profissional Documentos
Cultura Documentos
Memoria Tcnica
ndice
1. Resumen de la propuesta................................................................................2 2. Antecedentes...................................................................................................3 3. Objetivos del Proyecto.....................................................................................4
3.1. Objetivo General............................................................................................. .......4 3.2. Objetivos especficos........................................................................................... ..4
5. Resultados esperados y plan de difusin y explotacin de los mismos.........10 6. Historial del equipo investigador del proyecto................................................11 7. Financiacin pblica y/o privada obtenida por los miembros del equipo.......13 8. Seleccin de 6 aportaciones..........................................................................14 9. Relacin y perfil del personal a incorporar al proyecto..................................15
9.1. Personal predoctoral............................................................................................15 9.2. Relacin de candidatos a personal investigador predoctoral.............................15
10. Relacin de los componentes del equipo que percibirn los complementos salariales y su proporcin ..........................................................................16
OFU
1. Resumen de la propuesta
El proyecto que presentamos pretende analizar y comprobar la viabilidad de los sistemas abiertos tanto a nivel de Software como de Hardware para el diseo de sistemas digitales comerciales. Con esta idea, el objetivo que se plantea en el proyecto es el diseo e implementacin de un sistema que est ampliamente extendido en el mercado como es el diseo de una Unidad Terminal para sistemas de control en donde nuestra innovacin consiste en aplicar sistemas abiertos Hardware y Software. La gran ventaja que se pretende conseguir es un sistema funcional que pueda ser muy competitivo tanto desde el punto de vista del rendimiento, sobre todo por su gran reconfigurabilidad, como, tambin, desde el punto de vista econmico. Un aspecto de gran inters en este proyecto es que los resultados que se alcancen pueden ser transvasados inmediatamente a empresas andaluzas lideres en el diseo de unidades terminales para algunos sectores (como por ejemplo, TELVENT lder en el mercado de RTUs para sistemas de control de Redes Elctricas). Por otra parte, queremos destacar que en el equipo investigador participan miembros de tres grupos de investigacin diferentes, cada uno de ellos especialista en una parte diferente, como son el diseo de sistemas integrados, el diseo de sistemas no-integrados y el desarrollo de software para comunicaciones de sistemas de control. La experiencia de cada uno de los grupos en su terreno nos permite asegurar la viabilidad del proyecto.
OFU
2. Antecedentes
La rpida y constante evolucin tecnolgica junto con la mayor disponibilidad de informacin y capacidad de anlisis de la misma para la toma de decisiones suponen un reto en el diseo de sistemas de control que renan las necesidades especficas presentes y futuras de la industria. En particular, en los dispositivos de campo, bsicamente sistemas de adquisicin de datos conocidos como unidades terminales, se debe evolucionar hacia arquitecturas lo ms flexibles posible, que permitan aadir nuevas funcionalidades de forma rpida manteniendo el coste del sistema. Una buena opcin para lograr esta flexibilidad consiste en emplear sistemas abiertos. Aplicar sistemas abiertos al diseo de unidades terminales, adems de reducir significativamente el coste, permite una actualizacin incremental sin la necesidad de grandes esfuerzos. Por otra parte, la reciente aparicin en el mercado de dispositivos FPGA de bajo coste y altas prestaciones, con la posibilidad de utilizar ncleos procesadores soft de 32-bits y toda una gama de perifricos y bloques IP (Intellectual Property) fcilmente integrables, permite una flexibilidad a los diseadores de sistemas embebidos nunca antes alcanzada. La posibilidad de utilizar esta nueva tecnologa como ncleo procesador de una RTU resulta tambin especialmente atractiva al disponer de recursos Hardware reconfigurables para poder empotrar sobre la FPGA funciones crticas que requieran procesamiento en tiempo real. La propuesta de construir una Unidad Terminal Abierta y Flexible basada en dos elementos abiertos claves como son un sistema operativo de cdigo abierto como Linux/cLinux y la potencia y versatilidad de la arquitectura del microprocesador de cdigo abierto LEON, procesador elegido como ncleo del sistema embebido, ofrece una flexibilidad Hw/Sw sin precedentes para poder disear una generacin de unidades terminales en lnea con las crecientes demandas del mercado y mayores prestaciones a menor coste. En lo que respecta al estado actual de la tecnologa, los equipos de adquisicin de datos estn basados en microcontroladores/microprocesadores de 8/16/32 bits bien conocidos (ej. 8051) con sistemas operativos vlidos para sistemas embebidos como por ejemplo Windows CE que, en ningn caso proporcionan acceso al cdigo fuente del SO ni ninguna capacidad de reconfiguracin al microprocesador. Si bien existen algunos ejemplos de diseo de sistemas empotrados con GNU/Linux como sistema operativo, no conocemos ningn caso en el que, adems de GNU/Linux, se incorpore en el sistema un microprocesador de cdigo abierto como es LEON para una unidad terminal y que, adems, se emplee un dispositivo programable tipo FPGA como ncleo principal que aglutine el hardware de control de la unidad (micro y perifricos del sistema). El grado de flexibilidad que supone el empleo de dispositivos programables de muy alta capacidad y la gran reduccin de precios que estn teniendo estos dispositivos, unidos al empleo de sistemas abiertos tanto en hardware como en software, nos permiten afirmar que el producto final va a conseguir ventajas competitivas muy significativas en los sistemas de automatizacin y control.
OFU
Basar el diseo en sistemas abiertos, tanto desde la perspectiva del software como del hardware. Por una parte, se pretende emplear hardware de especificaciones abiertas. En concreto, el ncleo central de la unidad terminal va a ser el microprocesador LEON microprocesador Openhardware. Por otra parte, como sistema operativo de la unidad, se pretende emplear GNU/Linux en algunas de sus versiones para sistemas empotrados con la ventaja que supone el que pueda emplearse cualquiera de las innumerables aplicaciones que existen y disponer de entornos de desarrollo software siempre de cdigo abierto. Integrar el mayor nmero de componentes Hardware de la unidad en un nico circuito integrado. As, en primera instancia se van a emplear dispositivos programables tipo FPGA de ltima generacin que poseen una alta densidad de integracin y que nos van a permitir incorporar prcticamente todo el hardware digital de control en un nico chip. Esto es, disear un "System On Chip" (SoC). Adems, la ventaja de emplear hardware abierto no especficamente diseado para FPGA's, deja la puerta abierta para en una segunda fase implementar el ncleo centra del sistema en ASIC. No obstante, la unidad terminal requerir completar el diseo hardware con una parte del sistema que no se incluye en el ncleo central del mismo y que tambin ser objeto de desarrollo en este proyecto.
OFU
1.5. Seleccin y/o implementacin de controladores de puertos de entrada salida de la unidad terminal con la caracterstica de que sean componentes abiertos. 1.6. Prospeccin de las tecnologas disponibles para evaluar la viabilidad de la implementacin del sistema integrado como ASIC. 2. Diseo del hardware no incluido en el sistema integrado: En este punto se estudiar la incorporacin e implementacin de aquellos elementos hardware necesarios para dotar al Sistema Integrado de una alta interrelacin con el mundo exterior. En conjuncin con el subapartado 1.5, se abordar la incorporacin de partes de este hardware en el Sistema Integrado. 2.1. Adaptadores para comunicaciones: Se explorarn distintas alternativas tanto cableadas como inalmbricas. 2.2. Adaptadores digitales de E/S: Adecuacin de los niveles de tensin e intensidad a valores normales de actuacin y sealizacin, con las medidas de proteccin necesarias. Se abordar el estudio de un adaptador digital universal configurable. 2.3. Adaptadores analgicos: Adecuacin de los niveles de tensin e intensidad, velocidad de muestreo y resolucin. Se abordar el estudio de una interfaz de conversin AD o DA universal que sea configurable para una aplicacin concreta. 2.4. Arquitectura de expansin: Establecer las normas de conexin con la periferia no integrada basndose en las tcnicas ms habituales y con objeto de facilitar la incorporacin del mayor nmero de dispositivos posible. 3. Diseo del software: la instalacin de un software adecuado dotar a la remota de altas prestaciones y har posible la instalacin de los protocolos de comunicaciones adecuados a diferentes funcionalidades y entornos. Para conseguirlo se abordarn los siguientes objetivos. 3.1. Instalar en la unidad terminal el sistema operativo GNU/Linux. 3.2. Desarrollar una interfaz para el estndar IEC 61131-3 para OFU. 3.3. Dotar a la OFU de la flexibilidad suficiente para que pueda configurarse segn el tipo de medio fsico que vaya a utilizarse. 3.4. Implementar protocolos de comunicaciones relativos a dicho medio fsico de comunicacin. 3.5. Diseo e implementacin de protocolos de comunicaciones de alto nivel con distintas funcionalidades (transferencia de ficheros, gestin, transmisin multimedia, etc.). 3.6. Diseo e implementacin de un protocolo de telecontrol basado en la norma IEC60870-5-5, para arquitecturas EPA. 3.7. Diseo e implementacin de un protocolo de telecontrol basado en la norma IEC60870-5-104, para arquitecturas TCP/IP. 3.8. Diseo de un banco de pruebas para los protocolos de telecontrol.
OFU
OFU
tarea de especificaciones con el objetivo de que la Unidad Terminal planteada sea lo ms flexible posible. A partir de estas especificaciones, se plantea ejecutar el desarrollo del PCB. Con respecto al desarrollo software, se va a seguir una metodologa en la que se puedan afrontar partes de este desarrollo de forma paralela. En concreto, por una parte se trabajar en tareas de bsqueda e implementacin de versiones de GNU/Linux para LEON, y por otra, teniendo en cuenta que el sistema operativo esta definido desde el primer momento se podrn ir desarrollando tanto las aplicaciones como los protocolos de telecontrol que se ejecutarn en la unidad. Desde el punto de vista metodolgico, es importante tener previsto que una vez que se haya avanzado lo suficiente en cada una de las tres lneas principales de trabajo, ser necesario proceder a realizar la integracin completa del sistema. Es evidente que esta tarea se abordar en la ltima parte de ejecucin del proyecto. Por ltimo, queremos sealar en el plan de trabajo una tarea propia de cualquier proyecto de investigacin como es la de difusin de los resultados. En esta difusin nos planteamos una doble va, la difusin propiamente acadmica de los resultados ms interesantes generados en cada una de las lneas de trabajo empleando los foros habituales de conferencias y revistas internacionales, y, por otra, la difusin de los resultados a empresas relacionadas con el diseo de Unidades Terminales. A continuacin, y con objeto de racionalizar la ejecucin de las distintas actividades, presentamos las diferentes tareas y su divisin en subtareas que conforman cada una de las lneas de actuacin citadas anteriormente junto con una estimacin de los tiempos de realizacin de cada una de ellas. 1. Tareas de aprendizaje multidisciplinar relacionados con los desarrollos llevados a cabo durante el proyecto. 1.1. Fase de estudio, preparacin y, sobre todo, difusin entre todos los investigadores de los objetivos perseguidos en el proyecto. 1.2. Realizacin anual de seminarios internos para la difusin entre los miembros del equipo de trabajo de los desarrollos realizados. 2. Tareas de especificaciones globales del sistema 2.1. Elaboracin de las especificaciones. 2.2. Revisin y actualizacin de las especificaciones. 3. Tareas de desarrollo del Diseo del Sistema Integrado. 3.1. Anlisis del mercado y seleccin del tipo de FPGA y de las placas de desarrollo que se van a emplear tanto en los prototipos como en el diseo final. 3.2. Establecimiento de una metodologa de diseo para el procesador LEON sobre FPGAs. 3.3. Establecimiento de una metodologa de diseo a partir de MATLAB/SIMULINK para desarrollar perifricos para LEON. 3.4. Diseo, implementacin y test de una librera de perifricos para LEON 3.5. Seleccin y/o implementacin de controladores de puertos de entrada salida de la unidad terminal, tipo OpenHardware. 3.6. Prospeccin de las tecnologas disponibles para evaluar la viabilidad de la implementacin del sistema integrado como ASIC. 4. Tareas de desarrollo del Sistema No-integrado.
OFU
4.1. Anlisis de las distintas alternativas de adaptadores para comunicaciones para la seleccin de las ms adecuadas, incluyendo, en cualquier caso, adaptadores cableados e inalmbricos. 4.2. Diseo, implementacin y testado de los adaptadores digitales de E/S. Asimismo, se explorar el diseo de un adaptador digital universal configurable. 4.3. Diseo, implementacin y testado de los adaptadores analgicos. Asimismo, se explorara el diseo de interfaces de conversin A/D y D/A universales configurables. 4.4. Desarrollo de una arquitectura de expansin, estableciendo normas de interconexin con la periferia, con objeto de una mayor integracin de dispositivos. 5. Tareas de desarrollo del Software. 5.1. Prospeccin, seleccin e instalacin del Sistema Operativo GNU/Linux para sistemas empotrados sobre LEON. 5.2. Implementacin del interprete estndar IEC 61131-3. 5.3. Implementacin del entorno de configuracin de OFU al medio fsico. 5.4. Implementacin de protocolos de comunicaciones relativos a dicho medio fsico. 5.5. Diseo e implementacin de protocolos del nivel de aplicacin como transferencia de ficheros, gestin, etc. 5.6. Diseo e implementacin de un protocolo de telecontrol basado en la norma IEC60870-5-5, para arquitecturas EPA. 5.7. Diseo e implementacin de un protocolo de telecontrol basado en la norma IEC60870-5-104, para arquitecturas TCP/IP. 5.8. Diseo de un banco de pruebas para los protocolos de telecontrol. 6. Tareas de integracin de todo el sistema. 6.1. Realizacin de la integracin y comprobacin de buen funcionamiento del sistema completo. 7. Tareas de difusin de la actividad desarrollada en el proyecto. 7.1. Difusin acadmica en conferencias y revistas internacionales de los resultados ms importantes obtenidos durante el desarrollo del proyecto. 7.2. Difusin a las empresas relacionadas con el diseo y/o empleo de unidades terminales.
OFU
MIN
Rev.1 (18/11/05)
4.1. Cronograma
Tarea 1. Aprendizaje multidisciplinar 2. Especificaciones globales del sistema Subtarea 1.1. Estudio y preparacin de los objetivos 1.2. Realizacin anual de seminarios internos 2.1. Elaboracin de las especificaciones 2.2. Revisin y actualizacin de las especificaciones 3.1. Anlisis del mercado y seleccin de material 3.2. Metodologa de diseo para el procesador LEON sobre FPGAs 3.3. Metodologa de diseo MATLAB/SIMULINK para LEON 3.4. Diseo, implementacin y testado de una librera de perifricos para LEON 3.5. Seleccin/implementacin de controladores de entrada salida 3.6. Prospeccin de las tecnologas disponibles para el IMSE 4.1. Anlisis de alternativas de adaptadores para comunicaciones 4.2. Diseo, implementacin y testado de los adaptadores digitales de E/S 4.3. Diseo, implementacin y testado de los adaptadores analgicos 4.4. Desarrollo de una arquitectura de expansin 5.1. Prospeccin, seleccin e instalacin del Sistema Operativo GNU/Linux sobre LEON 5.2. Implementacin del interprete estndar IEC 61131-3 5.3. Implementacin del entorno de configuracin de OFU al medio fsico 5.4. Implementacin de protocolos de comunicaciones relativo a dicho medio fsico 5.5. Diseo e implementacin de protocolos del nivel de aplicacin. 5.6. Diseo e implementacin de un protocolo de telecontrol, para arquitecturas EPA. 5.7. Diseo e implementacin de un protocolo de telecontrol, para arquitecturas TCP/IP 5.8. Diseo de un banco de pruebas para los protocolos de telecontrol 6.1. Integracin y comprobacin del sistema completo 7.1. Difusin acadmica en conferencias y revistas internacionales 7.2. Difusin a las empresas relacionadas con el diseo y/o empleo de unidades terminales Ao 1 Ao 2 Ao 3
OFU
OFU
10
En el apartado siguiente se muestran los principales proyectos en los que han intervenido como directores e investigadores personal del grupo TIC-180 que, participan en este Proyecto de Investigacin. Es de destacar los proyectos realizados con Empresas (SincroOFDM, con SAINCO y OPENRTU con TELVENT) donde se han llevado a cabo implementaciones de sistemas digitales sobre FPGAs e, incluso, de partes completas de Unidades Terminales. La diversidad de metodologas empleadas, especificaciones y caractersticas de los sistemas implementados, garantiza en gran medida el afrontar con xito las tareas de realizaciones hardware del proyecto que se solicita. La actividad del grupo TIC-180 a nivel internacional presenta colaboraciones con diversos grupos y sociedades. Nuestro grupo es nodo de la Red Temtica EUNITE (European Network of Excellence on Intelligent Technologies for Smart Adaptive Systems) (IST-2000-29207). Miembros del grupo forman parte de comits de programa de diversos eventos (PATMOS, etc) y editorial de revistas (Journal of Low Power Electronics). Tambin se mantienen estrechas relaciones con el Dpto. de Automtica y Computacin del Instituto Superior Politcnico Jos Antonio Echeverra (CUJAE) en Ciudad de la Habana en Cuba, con quien se ha participado conjuntamente en varios proyectos de cooperacin internacional financiado por la Consejera de la Presidencia de la Junta de Andaluca. Por ltimo, el grupo ha participado o colabora en distintos programas de cooperacin con las universidades siguientes:
OFU
11
U. Rosario U. Federal de Rio Grande do Sul U. Pelotas Instituto Superior Politcnico Jos Antonio Echeverra (CUJAE) U. Oriente Laboratoire d'Informatique, de Robotique et de Microlectronique de Montpellier (LIRMM) Instituto Superior Tcnico (IST- U. Tecnica de Lisboa)
Dentro de los grupos TIC-150 y TIC-153, hay un total de 10 investigadores de los cuales 4 son doctores. El grupo de investigacin Tecnologa Electrnica e Informtica Industrial (TIC150), ha sido calificado con una puntuacin de 21,86 en la ltima convocatoria del Plan Andaluz de Investigacin. Dicho grupo tiene como objetivo principal de investigacin el uso de redes de ordenadores para el control y la gestin de sistemas industriales complejos, tales como redes de electricidad, agua, gas, comunicaciones, etc., as como el de complejas plantas industriales. El Grupo de Investigacin Instrumentacin Electrnica y Aplicaciones (TIC-153) tiene como principales reas de inters: la instrumentacin y medida, el control de calidad de instrumentacin, el procesado de la informacin y la automatizacin industrial. Se incluye un resumen de resultados de ambos grupos correspondiente a los ltimos 4 aos. Periodo 2001-2004
Importe total en poyectos con financiacin pblica externa en el periodo 2001-2004 Total de proyectos, convenios y contratos Libros Captulos de libros Publicaciones en revistas Congresos internacionales Congresos nacionales Tesis doctorales 335.000,00 25 4 3 21 26 8 2
En el apartado siguiente se muestran los proyectos en los que han intervenido los miembros del TIC-150 y TIC-153 participantes en este proyecto, de ellos se deduce su experiencia en el anlisis e implementacin de protocolos as como en los campos de instrumentacin e informtica industrial. A nivel internacional el grupo participa en CNAP (Cisco Networking Academy Program) y tambin en el CIGRE (International Council on Large Electric Systems) Study y Committee 35 (SC-35).
OFU
12
MIN
Rev.1 (18/11/05)
7. Financiacin pblica y/o privada obtenida por los miembros del equipo
Relacin con la solicitud que ahora se presenta (1) 2 2 1 1 1 Subvencin concedida o solicitada EURO Manuel Valencia (TIC-180) Manuel J. Bellido (TIC-180) Manuel Valencia (TIC-180) Manuel J. Bellido (TIC-180) Manuel Bellido, Angel Barriga, Manuel Valencia (TIC-180) C.I.C.Y.T. (TIC2000-1350) M.C.Y.T. (N TIC2001-2283) Privado con empresa (SAINCO) C.I.C.Y.T. (TEC2004-00840 Min.Industria (FIT-330101-2004-5)
Investigador Principal
MODEL: Modelado de la operacin dinmica de componentes lgicos CMOS en tecnologas submicrnicas para anlisis de altas prestaciones. VERDI: VERificacin y DIseo de circuitos integrados digitales CMOS VLSI de bajo ruido de conmutacin para aplicaciones de seal mixta. SincrOFDM: sincronizacin en frecuencia para sistemas OFDM de banda ancha en aplicaciones de networking sobre redes residenciales de energa elctrica META: Modelado, Estimacin y Tcnicas de Anlisis de alta precisin a nivel lgico del consumo de potencia e intensidad en circuitos y sistemas digitales CMOS VLSI OpenRTU
12-2000/12-2003 (C) 12-2001/12-2004 (C) 11-2002 / 5-2003 (C) 12-2004/12-2007 (C) 10-2004 / 12-2005 (C) (C) Fin: Dic. 2003 (C) Fin Dic. 2003 (C) Abril-Octubre 2000 (C) May. 2003 2002-Oct.
2 1 2 2
Jos Ignacio Escudero 126.000 Fombuena (TIC-150) Isabel Mara Gmez 36.000 Gonzlez (TIC-150) Ana Vernica Medina 18.000 Rodrguez (TIC-150) Isabel Mara Gmez 18.000 Gonzlez(TIC-150)
OFU
13
8. Seleccin de 6 aportaciones
(El Investigador Principal seleccionar un mximo de 6 aportaciones que mejor apoyen la solvencia del equipo solicitante en relacin al proyecto) Se han seleccionado 6 aportaciones que permiten resaltar la experiencia y solvencia de equipo investigador en el rea de trabajo planteado en el proyecto. Todas las aportaciones son de la mxima calidad cientfica y tcnica y permiten cubrir los aspectos relacionados con las tareas previstas en el proyecto.
1 2 3
Aportacin Diseo de Sistemas Electrnicos M. J. Bellido, J. Juan, A. J. Acosta, M. Valencia, J. L. Huertas: "Logical modelling of delay degradation effect in static CMOS gates", IEE Proceedings Circuits Devices Systems Engineering, vol. 147, no. 2, pp. 107-117, 2000 J. Juan, M. J. Bellido, P. Ruiz-de-Clavijo, C. Baena, C. J. Jimenez, M. Valencia: "Switching activity evaluation of CMOS digital circuits using logic timing simulation", Electronics Letters, vol. 37, no. 9, pp. 555-557, 2001. M. Estevez, M. J. Bellido, C. J. Jimenez, J. Juan: "Design of a microprocessor for SOC applications", European Workshop on Microelectronics Education (EWME), Vigo (Spain), pp. 149-152, 2002. Felix Biscarri Trivio, Alberto Menendez Martinez, Alberto Jesus Molina Cantero: Flowmeter Random Error Estimation By an Analytical Variance Estimation Method: a Simple Test Bed. Control Engineering Practice. Vol. 12. Nm. 7. 2004. Pag. 857-863 Desarrollo de Software
Ana Vernica Medina Rodrguez, Isabel Mara Gmez Gonzlez, Joaqun 5 Luque Rodrguez, Sergio Martn Guilln: Estelle: a Method to Analyze Automatically the Performance of Telecontrol Protocols in SCADA Systems. IEEE Transactions on Power Delivery . Vol. 17. Nm. 3. 2002. Pag. 712-717 Jos Ignacio Escudero Fombuena, Juan Antonio Rodrguez, Mara del 6 Carmen Romero Ternero, Sergio Daz Ruiz: Deployment of Digital Video and Audio Over Electrical SCADA Networks. IEEE Transactions on Power Delivery . Vol. 20. Nm. 2. 2005. Pag. 691-695
Revista Internacional.
Revista Internacional.
OFU
14
Prioridad 1 2
DNI 755557770
OFU
15
10. Relacin de los componentes del equipo que percibirn los complementos salariales y su proporcin
De acuerdo con el artculo 11 de la presente convocatoria (Orden de 5 de julio, BOJA nm. 138 de 18 de julio de 2005) los complementos salariales slo pueden ser percibidos por el personal del equipo investigador que tenga una relacin laboral o estatutaria con el centro beneficiario del incentivo. Teniendo en cuenta esto, el personal que percibir los mencionados complementos se relacionan en la siguiente lista. Todos percibirn, en su caso, dichos complementos en igualdad de proporcin. Gmez Gonzlez, Isabel Mara Escudero Fonbuena, Jose Ignacio Jimnez Fernndez, Carlos Jess Valencia Barrero, Manuel Romero Ternero, Mara Del Carmen Juan Chico, Jorge Bellido Daz, Manuel Jess Medina Rodrguez, Ana Vernica Rivera Romero, Octavio Martin Guillen, Sergio Molina cantero, Alberto Jess Baena Oliva, Mara del Carmen Ruiz de Clavijo Vzquez, Paulino Snchez Anton, Gemma Milln Caldern, Alejandro Guerrero Martos, David Osta Aranguena, Enrique Fortet Roura, Pedro Sivianes Castillo, Francisco
OFU
16