Escolar Documentos
Profissional Documentos
Cultura Documentos
81
Apndice B
B.1 Control digital para la operacin de la Shalco U-180.
B.1.1 Introduccin
La corazonera Shalco, funciona en dos modos de operacin: Automtico y manual. Se mencion que el sistema de control se puede suplir por electrnica digital, haciendo un sistema ms econmico en cuanto a espacio, costos de mantenimiento y de operacin; pero como desventajas se tiene que el sistema es ms delicado debido a su sensibilidad a los ruidos de las lneas elctricas ya que dentro del entorno de operacin, el sistema se encuentra rodeado de motores y equipos de induccin que provocan altos y bajos en la lnea debidos a los arranques y paros bruscos de dichos equipos, ocasionando la intromisin de ruido elctrico hacia los sistemas sensibles de control. Dicho ruido puede llegar a ocasionar una operacin errtica del control provocando que la mquina corazonera funcione de modo impredecible. Tales ruidos se pueden aislar efectivamente mediante el uso de fuentes de alimentacin blindadas, ello se logra con un gabinete de proteccin metlico. Tambin se deben aislar los picos de voltaje, lo cual se obtiene al incorporar un transformador, que ya de por s asla la alimentacin del primario de la alimentacin del secundario, pero an as el transformador transmite los fuertes picos de voltaje; entonces, se deben recortar los picos altos mediante un regulador de voltaje lo que se obtiene mediante el uso de reguladores tipo Zenner; haciendo la operacin mucho ms efectiva al alimentar sin ruidos la circuitera de control y suministrando el valor del voltaje que requiere el control. Normalmente, los circuitos de electrnica digital, se alimentan a voltajes de entre 5 y 12 volts. Se debe mencionar que existen varias familias de circuitos; de entre ellas: TTL y CMOS; que son las ms usadas y reconocidas. La familia TTL tiene una matrcula, que en su mayora se escribe como 74XX. La familia CMOS lleva en su mayora matrculas que se escriben como 40XX o 45XX. TTL viene de lgica de transistor a transistor y CMOS viene de semiconductor de xido metlico complementario. Los TTL se alimentan a 5 volts (sin exceder 6.3 volts de alimentacin) y los CMOS se pueden alimentar a 6 volts, 9 volts, 12 volts y hasta 15 volts; adems, los TTL son muy veloces para su operacin (pudiendo operar en rangos de los Mega Hertz, y los CMOS no lo son tanto pero son an ms inmunes al ruido; adems son delicados al manipularse sin haberse conectado, ya que pueden destruirse internamente si se tocan con las manos u otro objeto que sea propenso a llevar demasiada carga esttica ya que son demasiado sensibles al voltaje en lo que la familia TTL es sensible a la corriente. En nuestro caso, el control se construir con lgica TTL ya que los elementos son ms abundantes y diversos adems de poseer a la mano las herramientas para poder realizar la circuitera y poder alimentar ms fcilmente; en suma, se tienen ms herramientas accesibles para trabajar con dichos circuitos. La lgica digital, dentro de su diseo, clasifica una serie de circuitos y los describe como circuitos combinacionales. A este tipo de circuitos, se les clasifica
Apndice B
82 en un segundo apartado como circuitos combinacionales sncronos y circuitos combinacionales asncronos. Los circuitos de control sncronos, usan dispositivos combinacionales asncronos que se conocen como seguros (latches) o Flip-Flops. La operacin de los flip-flops o seguros requiere que se combinen con un elemento de control conocido como reloj (Clock clk), que emite pulsos a una frecuencia dada; de modo que los seguros requieren bsicamente de dos entradas para introducir las seales externas y luego, junto con el pulso del reloj, se operan internamente en el seguro para dar una salida como respuesta a la(s) seal(es) de entrada. En los circuitos asncronos no se usa reloj para controlar la salida, ya que cada salida depende del estado previo de las entradas; al detectar un cambio en alguna entrada, las salidas se comportan segn el modo de operacin involucrado en el circuito y se da entonces una salida que puede ser diferente o no. Se pueden usar seguros igual que en los circuitos sncronos pero tambin se pueden usar simples compuertas lgicas para fabricar las llaves y sus combinaciones para operar las entradas y producir con su combinacin las salidas deseadas. Para disear el circuito de control, se va a utilizar el mtodo de diseo para circuitos combinacionales asncronos; ya que no se requiere que el circuito opere dependiendo de un reloj, sino ms bien, que el circuito depender de las condiciones de entrada de los estados fsicos de los diversos elementos externos que conforman la funcin de la mquina completa. Aunque la operacin requiere del uso de relojes temporizadores, no se usarn stos para controlar el estado de los seguros, sino ms bien, se controlarn los relojes con los seguros para indicar cuando comienzan a contar su tiempo. Luego, los temporizadores, una vez iniciada su carrera de temporizado, no se detendrn hasta que su tiempo programado termine; ya que los temporizadores se detienen independientemente de las entradas una vez iniciada su carrera, es mejor controlar a los temporizadores con los seguros que controlar los seguros con los temporizadores; por ello se elige el sistema asncrono. Adems, suponiendo que se desea un sistema sncrono con reloj de pulsos, el funcionamiento de la mquina requiere de procesos temporizados; lo que implica que el reloj se deber ajustar con precisin para dar al menos pulsos en funcin de submltiplos de segundo, ya sea que estn divididos en 16avos, 128avos, dcimas, centsimas o milsimas de segundo; para luego mandar la seal del reloj a contadores descendentes que puedan programarse, lo que implica agregar adems de los contadores, decodificadores, teclados, multiplexores y demultiplexores, y el costo ya no resulta tan econmico, adems del diseo que se complica y se vuelve ms engorroso.
Apndice B
83 -Ubicacin de los elementos sensibles que transmitirn las seales de entrada para la operacin. -Realizar diagrama de operaciones y tiempos para visualizar las seales de los elementos sensibles y las salidas de los seguros y detectar los elementos sensibles involucrados para la operacin de los seguros. -Realizar la tabla de flujo correspondiente a cada seguro con sus elementos sensibles involucrados. -Realizar la reduccin de estados correspondiente con el mtodo de estados equivalentes o por habilidad secuencial. -Encontrar la expresin lgica mediante el mtodo de reduccin con mapas de Karnaugh. -Dibujar el diagrama del seguro secuencial o determinar las salidas mediante seguros (se opta por la primera parte para no involucrar seguros y dejar slo compuertas lgicas) -Revisar el funcionamiento mediante simulacin directa en placa prototipo (proto) o en simulacin virtual (programa de simulacin asistida por computadora) o por determinacin de estados de compuertas en tabla de estados.
Apndice B
84 Por ejemplo: Un depsito de lquido se debe mantener a cierto nivel mnimo y a cierto nivel mximo; la presin de suministro es excesiva para la vlvula de alimentacin del flotador sensor del nivel, por lo que se agrega desde la toma de alimentacin externa, una electro-vlvula capaz de manejar una presin tan elevada y suficiente para poder cerrar el suministro cuando el depsito tiene su mximo nivel. Cuando no hay suministro externo, el depsito se debe llenar mediante motobomba de otro depsito ms grande para poder mantener su nivel mnimo y poder continuar con cierto proceso. Vea el diagrama de flujo en la figura B-1.
Apndice B
85 horas, el nivel del depsito sigue disminuyendo; hasta cuando el flotador llega a su nivel mnimo, se dispara el nivel bajo; es por ello que la grfica muestra el comportamiento de una onda cuadrada. Cuando hay una lnea inclinada, significa que el elemento sensible va pasando en una transicin de un estado a otro y que dicha transicin le toma tiempo. Esto es debido a que, al pasar de un estado a otro, el elemento ya no puede regresar o mantenerse en el mismo nivel antes de pasar a su siguiente estado. Tal es el caso del limitador sensible de flujo.
Imagnese para este caso que el suministro externo deja de funcionar. Debido a que ello puede ocurrir durante un momento en que la vlvula de acceso se mantuvo cerrada, la presin dentro de la tubera an se conserva. Aqu cabe mencionar que en lugar de limitador al flujo, debera llamrsele limitador a la presin, ya que es mejor sensar presin que flujo, ya que al cerrar la vlvula, el flujo deja de presentarse, pero la presin se mantiene. Regresando al ejemplo, la presin no se alivia hasta que se abre la vlvula; es por ello que se grafica del punto 3 al 4 que el limitador acusa que ya no hay fluido presente; por lo que ahora, en la condicin de que el depsito se ha vaciado hasta su mnimo nivel, se debe cerrar la vlvula de acceso para no permitir que se fugue el suministro de la bomba hacia la tubera externa. Se puede comentar que una Check puede hacer la tarea, pero recurdese que la alimentacin de la bomba ya tiene una check y que el suministro de la bomba se conecta a la misma tubera de llenado del flotador. De cualquier modo, si ya se tiene una vlvula de acceso, se puede aprovechar la misma en lugar de agregar ms costo con otra vlvula check. Adems, este caso slo es un ejemplo ilustrativo para verificar el mtodo de diseo de seguros secuenciales asncronos con compuertas lgicas digitales.
Apndice B
86
El estado a corresponde al punto 0 del diagrama de tiempos, el estado b corresponde al punto 1; vea que se toma el valor ya conmutado (0 para el flotador y 1 para VA). Al pasar los estados del diagrama a la tabla, se ve que se tienen estados equivalentes, es decir, que tienen las mismas entradas y conducen a las mismas salidas. Tal es el caso de los estados (b, d, i), (e, g), (f, h) y (a, c, j, k); de modo que se reescribe la tabla con los estados equivalentes sustituidos: Tabla B-1 reducida
Stg a b LF 1 1 F 1 0 VA 0 1
Apndice B
87
e f 0 0 0 1 0 1
As, se ha reducido el nmero de estados bsicos a cuatro. Ahora, con esta tabla se confecciona la tabla de flujo que se muestra en la tabla B-2. Tabla B-2
stg a b e f lf 1 1 0 0 f 1 0 0 1 VA 0 1 0 1 stg a b e f 00 e,0 f,1 01 11 a,0 10 b,1
Tabla de flujo mostrando los estados bsicos Los estados copiados son los que se indican en rojo y se consideran estables; se ha considerado que se posee un poco de conocimiento en mapas de Karnaugh, con lo cual se explicara el orden del encabezado con la secuencia (00, 01, 11, 10). Adems, el encabezado indica que en la columna 00, se mantiene el lf inactivo y al f inactivo; eso significa que en la columna 10, lf es activo y f es inactivo (lf significa limitador al flujo y f es el flotador). Para llenar el resto de casillas en la tabla, se buscan los estados complementarios y se anota (-,-) dando a entender que dicho estado sera imposible efectuarlo para ese rengln. Tabla B-2(a)
stg a b e f i 00 -,e,0 f,1 -,01 11 a,0 -,-,i,1 10 b,1
Las siguientes casillas se llenan observando la secuencia de funcionamiento del sistema; para lo cual se requiere de cierta intuicin y experiencia. Tabla B-2(b)
stg a b e f 00 -,e,e,0 e,01 f,-,f,f,1 11 a,0 a,-,a,10 b,b,1 b,-,-
Ahora para reducir los estados, se hace la siguiente suposicin: del estado e, el sistema pasa al estado f; luego el sistema pasa al estado a, y finalmente al estado b. El estado f y el estado b dan salidas, en tanto que el estado e y el estado a no dan salidas; entonces se consideran los estados b y f como estados activos y a los estados a y e como estados inactivos; luego, se conjugan los estados activos y sus estados estables se mantienen en su rengln en tanto que
Apndice B
88 los estados inactivos se conjugan con sus estados estables mantenindose en otro rengln, logrando escribir la tabla de reduccin como se muestra en la tabla B-3: Tabla B-3
Stg (a, e)=0 (b, f)=1 00 e,0 e,01 f,f,1 11 a,0 a,10 b,b,1
En las casillas de la tabla B-3, donde hay b o f se pasan a la tabla B4(a) como 1 y en las casillas donde hay a o e se pasan como 0 Tabla B-4(b)
Y 00 01 11 10 0 0 0 1 1 1 Mapa para la salida Q del seguro
Vea que se escribi 1, 0, o - segn se encontr en la tabla B-3. Resolviendo los mapas, se ve que en la columna 01 de la tabla B-4(a) hay unos, lo que significa que no importa el estado de y, siempre que el lf est inactivo y el f est activo (recuerde que lf es el limitador sensible al flujo y que f es el flotador), la salida de VA ser activa; por lo que y se elimina de la expresin; finalmente, se tiene lo mismo para la columna 10 (que representa a lf activo y f inactivo); por lo que la expresin queda: Y = lf f + lf f ec B-1
En donde lf es el limitador inactivo y f es el flotador inactivo; eso significa que donde se escribe una literal acompaada de , es porque se encuentra en estado inactivo o en 0. Si se desea ms informacin acerca de la reduccin de los mapas de Karnaugh, vase el captulo 3 y 4 de Diseo Digital de Murria Spiegel, ed. Prentice Hall.
Apndice B
89 Luego, para el mapa de la tabla B-4(b), se tiene que la salida se presenta cuando y=1, lf=0 y f=1, y cuando y=1, lf=1 y f=0; por lo que la expresin para Q es: Q = y lf f + y lf f Reduciendo la expresin con lgebra booleana se tiene que: Q = y ( lf f + lf f ) Y = lf f + lf f Q = y (lf f + lf f ) Q = (lf f + lf f )( lf f + lf f ) Q = ( y )( y) Q=y ec B-2(a)
ec B-2(b)
Revisando el funcionamiento del diagrama, se elabora la siguiente tabla de proceso de estados para observar cada uno de los posibles estados y verificar si cada estado se cumple satisfactoriamente; esto se hace en la tabla B-5. Tabla B-5 A1 B1 A2 B2 A3 B3 And And lf f stg And And OR3 VA 1 2 lf f lf f 1 2
1 1 1 1 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 1 0 1 0 0 1 0 1 0 0 0 0 0 1 0 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 a b c d e f g h
Apndice B
90
1 1 0 1 0 0 0 1 0 0 1 1 1 0 1 0 0 0 1 0 1 0 1 0 i j
Al verificar con la tabla B-1, se comprueba que el circuito cumple con las condiciones de operacin y funcionamiento; vea que durante los estados donde lf acusa una presin o fluido presente, VA se activa slo cuando f declara que el nivel del depsito ha llegado a su estado bajo (estados b y d); luego, en tanto que el fluido no se hace presente, VA se activa slo cuando f es con nivel alto (estados f y h); si se restablece el flujo, entonces VA vuelve a operar en las condiciones iniciales (estado i) y se comprueba su operacin normal en el estado j. El mismo procedimiento se aplica para el resto de salidas.
Al observar detenidamente el comportamiento del diagrama de tiempos y movimientos, se ve que VC se comporta de modo inverso a VA; de tal forma que un simple inversor es suficiente para dar la salida correcta para la accin de VC.
Ya que la tabla de procesos de estados ya se ha revisado con VA y que VC=VA , se tiene que cuando VA = 1, entonces VA = 0; por lo que VC = 0.
Apndice B
Apndice B
Secuencia auxiliar: h-e-h-a-b; estados inactivos: h, a, b; estados activos: e. Tabla B-9 de flujo reducida
Stg (a, b, h)=0 (e)=1 00 h,0 h,01 e,e,1 11 a,0 a,10 b,0 -,-
ec B-3
Expresin para Q: Q = y lf VC Reduciendo: Y = lf VC; Sustituyendo se tiene que: (lf VC)( lf VC)= lf VC; por lo tanto Q = Y = lf VC ec B-4(b) Dibujando el diagrama: ec B-4(a)
Apndice B
93
And1
0 0 0 0 1 0 1 0 0 0 0
BTP
0 0 0 0 1 0 1 0 0 0 0
Stg
a b c d e f g h i j k
Conjuntando ambos diagramas se obtiene el diagrama completo de los seguros secuenciales asncronos para aplicar al presente ejemplo.
Apndice B
94 consecutivamente se agregarn las tablas, expresiones y diagramas de cada elemento en un formato adecuado; finalmente se dar el diagrama secuencial asncrono completo con todos los elementos determinados.
La secuencia de la determinacin de cada seguro ser entonces segn el orden en que se encuentran las salidas en el diagrama de tiempos; quedando la secuencia de solucin para los seguros en el siguiente orden: Bobina puerta abre, bobina ariete avanza, bobina contenedor sube, bobina motor voltea, bobina motor endereza, temporizador invierte, temporizador soplado, temporizador zarandea, temporizador deposicin y temporizador de curado. Al final se expone una secuencia de operacin del sistema paso a paso para verificar su correcto funcionamiento.
Apndice B
95
Apndice B
96
Apndice B
97
Apndice B
98
Apndice B
99
Apndice B
100
Apndice B
101
Apndice B
102
Apndice B
103
Apndice B
104
Apndice B
105
Apndice B
106
Apndice B
107
B.3.7 Temporizadores
Los Temporizadores que se aplican son los monoestables que se mencionan en el Apndice A; exactamente el que se indica en la seccin que habla de los timmers para activar relevadores (pgina 75). De cualquier modo, se coloca el siguiente diagrama para indicar y observar algunas diferencias del presente circuito temporizador con el anteriormente presentado.
Observe que se ha agregado un diodo con polarizacin tal que facilita la carga para el capacitor C1 pero impide que la corriente de descarga pase de manera sbita hacia el pin 7 del CI cuando se descargue el capacitor; de modo que la corriente de l capacitor se obliga a circular a travz de la regulacin de P1 (D1 hace la funcin de una vlvula antirretorno como si se tratara de un sistema neumtico o hidrulico). Hay que mencionar que el circuito no est completo; ya que entre P1 y el pin 7 debe existir un resistor que limite el flujo de la corriente para evitar que se dae el transistor interno del integrado (revise el apndice A). El resistor se ha calculado por encima de los 64 ohms; por lo que se instala uno de 69 que es el comercial del mercado. Finalmente, dentro del funcionamiento de la mquina Shalco, se revisa el cronograma y se observa que los timmers que funcionan en cascada son el tiempo de deposicin y el tiempo de curado; es decir: Al salir la seal del tiempo de deposicin, debe entrar el tiempo de curado; de tal manera que nos hace pensar en que el estado bajo del timmer de deposicin es suficiente como para activar el timmer de curado. Se confecciona entonces el siguiente circuito en la figura B-9: Para comprobar que efectivamente se activen en cascada, se construyen en placa de experimentacin PROTO ambos circuitos y se someten a prueba; uno de los circuitos se calcula de tal forma que tenga un rango de 20
Apndice B
108 segundos a un breve instante, en tanto que el otro se regula de desde 5 segundos a un breve instante. Se conecta el segundo con la activacin en la salida del primero y se prepara un cablecillo desde la salida del segundo apuntado hacia la activacin del primero; la activacin del primero se cablea en la lnea del voltaje y se identifica para poner en marcha el sistema. Enseguida se energiza y se verifica que ninguno de los timmers se active en falso; habiendo verificado cansadamente lo anterior con innumerables intentos, se procede a energizar y activar al timmer maestro (el primero que est regulado a 20 segundos); al activar, se verifica con un monitor led que el timmer est en funcionamiento; rpidamente se procede a desconectar el cablecillo detonador del maestro y se conecta el puente que ha quedado apuntado; ello con el fin de obligar a que ambos timmers se activen y desactiven en forma cclica y mutuamente. Al transcurrir aproximadamente los 20 segundos, se desactiva el timmer maestro y con ello activa eficazmente al timmer esclavo; con la conexin que llevan ambos, ahora el esclavo se convierte en maestro ya que de su desactivacin depender la activacin del que antes fue el maestro. Despus de 5 segundos, el ciclo se verifica y se concluye que las cadas del pulso de los temporizadores es suficiente para activar a otro temporizador similar, siempre que su estado anterior a su cada, sea suficientemente alto como para cargar al capacitor; puesto que todo se ha efectuado correctamente, se pueden conectar dos o ms temporizadores en cascada y se puede garantizar que su funcionamiento es eficaz.
Debido a que se construyen los timmers con sus potencimetros respectivos, se busca un punto de regulacin para verificar si se pueden regular de forma independiente y poder observar posibles activaciones fuera de tiempo debidas a interferencias entre los mismos circuitos; al final se concluye que se pueden regular de forma independiente y sin correr riesgos de posibles ruidos que interfieran en el funcionamiento. De cualquier manera, se recomienda aislar el funcionamiento de los timmers mediante una alimentacin de fuente donde Vcc y GND se conmuten con diodos debidamente polarizados (se pueden usar del
Apndice B
109 tipo 1N4007); con ello se restringir an ms la interferencia por las transiciones de cada pulso.
Apndice B
110
Las entradas y las salidas se indican con un recuadro pequeo a manera de zapata de conexin. Los limitadores externos, selectores y pulsadores, se encargan de dar la informacin necesaria para que el circuito funcione de manera correcta.
Apndice B
111 La tabla de verificacin no se ha colocado porque ya se verificaron todos y cada uno de los circuitos; y como puede observarse, algunos circuitos estn de manera independiente, de modo que aquellos que se relacionan con alguna o varias conexiones, se puede ver que los comportamientos de cada conexin o elemento corresponde al de cada evaluacin que previamente se aplic durante el diseo de cada circuito. Las seales de salida manejan un rango de voltaje sumamente muy bajo (5 volts); por lo que dichas seales deben ser amplificadas; ya que el nivel de voltaje de alimentacin para los elementos de trabajo es sumamente muy grande y es diferente al voltaje de control usado. Ya que hay elementos de trabajo que usan voltajes de corriente alterna y que pueden ser desde los 110VAC hasta 440VAC; se hace necesario adecuar algn tipo de dispositivo que sea capaz de presenciar las bajas seales de salida para que en su momento de actuar, pueda aplicar ese voltaje elevado con el consecuente manejo de grandes corrientes. Inmediatamente llegan algunas ideas para resolver dicha necesidad; la mayora de soluciones se enfocan entonces sobre los relevadores y contactores electromecnicos; pero, como se podr observar en el Apndice C, este tipo de soluciones es slo una de entre varias propuestas que pueden ser capaces de manipular tales potencias e incluso, algunas propuestas pueden ser ms econmicas que otras, pero no dejan de ser igualmente prcticas.