Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.

0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

1 lgebra Booleana e Portas Lgicas

Matemtico britnico George Boole em meados do sculo XIX. lgebra Booleana base para o projeto de sistemas digitais Seja X uma varivel Booleana. Por definio X pode assumir somente dois valores: 0 ou 1. A varivel X pode ser utilizada para descrever situaes em que apenas duas possibilidades de ocorrncias, ou seja, ligado/desligado, verdadeiro/falso. Para representar dados com mais de dois valores possveis, faz-se uso de palavras binrias, que so agrupamentos de bits formados em uma ordem definida e que representam as possveis combinaes. Exemplo: a3 a2 a1 a0 Como cada bit assume o valor 0 ou 1, h 2n = 24 = 16 combinaes. Considere o bloco a seguir onde A, B e C so sinais de ENTRADA e S sinal de SADA. A, B, C e S so variveis lgicas.
A B C S

S = f(A,B,C)

1.1 Tabela Verdade

Uma tabela verdade consiste basicamente de um conjunto de colunas, nas quais so listadas todas as combinaes possveis entre as variveis de entrada ( esquerda) e o resultado da funo ( direita). Lista de todas as possveis combinaes dos bits de entrada e os valores para cada sada.

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

Para n variveis de entrada, existem 2n combinaes possveis. Desta forma a tabela ter 2n linhas. Exemplo: A 0 0 0 0 1 1 1 1 B C S 0 0 0 0 1 1 1 0 1 1 1 0 0 0 1 0 1 0 1 0 0 1 1 1

1.2 Operaes Lgicas Bsicas

A lgebra Booleana baseada em um conjunto de operaes lgicas. H trs operaes ou funes bsicas: NO (negao), OU e E. Todas as funes Booleanas podem ser representadas em termos destas operaes bsicas.

1.2.1 Operao NO, NOT ou Inversor

Operao cujo resultado simplesmente o valor complementar ao que a varivel apresenta. Altera o valor de uma varivel lgica de 0 para 1 e vice-versa. Seja A uma varivel booleana: Se A = 0 => NOT(A) = 1 Se A = 1 => NOT(A) = 0 NOT(A) = A Tabela Verdade:

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

A 0 1

A 1 0

1.2.2 Operao OU (OR)

Se uma ou mais entrada for 1 a sada ser 1. Somente ser 0 se todas as entradas forem 0. Tambm denominada de Adio Lgica, so necessrias pelo menos duas variveis de entrada. A OU B = A OR B = A + B Tabela Verdade: A 0 0 1 1 B A OU B 0 0 1 1 0 1 1 1

1.2.3 Operao E (AND)

A operao binria E, ou multiplicao lgica, pode ser definida da seguinte forma: a operao E resulta 0 se pelo menos uma das variveis de entrada vale 0. A E B = A AND B = A . B Tabela Verdade: A 0 0 1 1 B AEB 0 0 1 0 0 0 1 1

Considere S, A, B e C variveis booleanas. S = A . B . C O resultado somente ser 1 se os valores das variveis A, B e C forem 1. Do contrrio o resultado de S 0.

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

1.3 Expresso Booleana

uma equao que descreve uma funo booleana. constituda por variveis Booleanas e operadores lgicos Em uma tabela verdade pode-se criar colunas intermedirias, onde so listados os resultados de sub-expresses contidas na expresso principal. Isto normalmente facilita a avaliao, principalmente no caso de equaes muito complexas e/ou contendo muitas variveis.

1.4 Portas Lgicas

Uma funo Booleana pode ser representada por uma equao ou detalhada pela sua tabela verdade. Tambm pode ser representada de forma grfica, onde cada operador est associado a um smbolo especfico, permitindo o imediato reconhecimento visual. Tais smbolos so conhecidos como portas lgicas. As portas lgicas so circuitos eletrnicos que implementam as operaes lgicas. Na eletrnica digital, o nvel lgico 0 normalmente est associado ausncia de tenso (0 volt) enquanto o nvel lgico 1, presena de tenso (geralmente 5 volts). Um Circuito Lgico um conjunto de portas lgicas interconectadas que simbolizam uma Equao Booleana.

1.4.1 Smbolos
A tabela a seguir apresenta os smbolos das portas que implementam as funes lgicas primitivas.

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

Porta

Smbolo

NOT (Inversora)

OR (OU)

AND (E)

1.4.2 Portas NOR e NAND

As portas NOR e NAND geram os complementos das portas OR e AND, respectivamente. Porta NOR S = A+ B A 0 0 1 1 B 0 1 0 1 S 1 0 0 0 Porta NAND S = A. B A 0 0 1 1 B 0 1 0 1 S 1 1 1 0

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

1.4.3 Portas XOR e XNOR

A porta XOR (OU-EXCLUSIVO) resulta em 1 quando qualquer das entradas seja 1, mas no ambas forem 1. A porta XNOR (NO OU-EXCLUSIVO) o complemento da XOR. Porta XOR S=AB A 0 0 1 1 B 0 1 0 1 S 0 1 1 0 Porta XNOR S = (A B) A 0 0 1 1 B 0 1 0 1 S 1 0 0 1

Os smbolos lgicos mostrados anteriormente so os bsicos. Existem diversas variaes que so freqentemente usadas. Por exemplo, pode haver mais entradas. A seguir apresentada uma porta AND com 4 entradas:

S=A.B.C.D

Os crculos nas sadas das portas NOT, NOR e XNOR so utilizados para denotar que o sinal invertido. Podem ser usados nas entradas das portas lgicas para indicar que os sinais nestas entradas so invertidos antes de entrar nem uma porta lgica.

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

S = A. B

S= A+B+C

1.5 Obtendo a Expresso Booleana a partir de uma Tabela Verdade

Dada uma funo Booleana, descrita por sua tabela verdade, derivar uma expresso Booleana para esta funo encontrar uma equao que a descreva. H duas maneiras de se definir (ou descrever) uma funo Booleana: 1) Descrever todas as situaes das variveis de entrada para as quais a Sada vale 1. Este mtodo conhecido como Soma de Produtos.

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

A B C Mintermo 0 0 0 A . B. C 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1
A . B.C A . B.C A . B.C A . B. C A . B.C A . B.C A . B.C

Cada termo denominado mintermo. Para um dado mintermo, se substituir os valores das variveis associadas, obtm-se o valor 1. Porm, se substituir nesse mesmo mintermo quaisquer outras combinaes de valores, resulta-se no valor 0. Portanto, para obter a expresso Booleana para uma funo a partir de sua tabela verdade, basta montar um OU entre os mintermos associados aos 1s da funo Exemplo. Obter a equao em soma de produtos para a sada S, descrita pela tabela verdade: A 0 0 0 0 1 1 1 1 B C S 0 0 0 0 1 0 1 0 1 1 1 1 0 0 0 0 1 1 1 0 1 1 1 0

S = A.B.C + A.B.C + A.B.C + A.B.C

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

1.6 Exerccios
1) Obter a tabela verdade para as seguintes expresses: a) S = (B.C) + NOT(A).C b) S = (X.NOT(Y)) + NOT(Y+Z) c) S = (A B) + C.A

2) Obter as Expresses Booleanas correspondentes aos circuitos a seguir:

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

1.7 Leis Fundamentais da lgebra Booleana

A lgebra Booleana descreve o comportamento de variveis binrias que estejam submetidas s operaes NOT, OR e AND.

1.7.1 Propriedade da operao NOT

A=A NOT(NOT(A)) = A 10

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

1.7.2 Propriedades da operao OR

A+1 = 1 A+0 = A A+A = A (Teorema da Idempotncia) 1+1 = 1 0+0 = 0 A+ A = 1 (Propriedade Complementar) 1+0 = 1 0+1=1

1.7.3 Propriedades da operao AND

A.1=A A.0=0 A.A=A A. A =0

1.8 Leis da lgebra

1.8.1 Leis Comutativas: altera a ordem das variveis sem alterar o resultado
A+B=B+A A.B=B.A X+Y+Z=Z+X+Y

11

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

X.Y.Z=Z.X.Y

1.8.2 Leis Associativas

A + B + C = (A + B) + C = A + (B + C) A . B . C = (A . B) . C = A . (B . C)

1.8.3 Leis Distributivas

A . (B + C) = (A . B) + (A . C) A + (B . C) = (A+B) . (A+C)

1.8.4 Teorema de DeMorgan:

1) A + B = A . B A+B A.B

2) A. B = A + B
A.B A+B

Da mesma forma, pode-se aplicar o teorema de De Morgan para n entradas. Exemplo:

A . B.C. D = A + B + C + D .

Exemplo: C.Y.Z = C + Y + Z = C + Y + Z 12

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

1.8.5 Identidades Booleanas teis

1) A + A . B = A (A . 1) + (A . B) A . (1+B) = A . 1 = A

2) A + A . B = A + B (A + A ) . (A+B) 1 . (A+B) = A+B

13

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

2 Mapas de Karnaugh
Trata-se de uma tcnica grfica para simplificao de expresses algbricas com 2, 3, 4, 5 ou mais variveis. H um mapa de Karnaugh para cada caso.

2.1.1 Para 2 variveis de entrada: A e B

2.1.2 Para 3 variveis de entrada: A, B e C

2.1.3 Para 4 variveis de entrada: A, B, C e D

14

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

2.1.4 Para 5 variveis de entrada A, B, C, D e E

2.2 Exerccios
1) Uma funo de quatro variveis pode ser representada pela seguinte equao a seguir. Pede-se, determinar a funo lgica simplificada da sada. Desenhe o circuito lgico que realize a funo lgica de sada.
S = ABC D + ABC D + ABC D + ABC D + ABC D + ABC D + ABC D + ABC D + ABC D + ABC D + ABC D

2) Uma funo de quatro variveis pode ser representada pela seguinte equao a seguir. Pede-se, determinar a funo lgica simplificada da sada. Desenhe o circuito lgico que realize a funo lgica de sada.

S = B D + A + ABC D + ABCD + AC
3) Deseja projetar um circuito lgico, com entradas A, B, C e D, e sada S, que tenha o comportamento mostrado na tabela da verdade a seguir. Obtenha a expresso lgica simplificada e desenhe o circuito lgico correspondente. Obs.: O smbolo X indica uma condio irrelevante (dont care).

15

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

S 0 X 1 0 X 1 1 X 0 1 X 1 0 0 1 1

4) Um sistema de secagem de produtos possui uma esteira transportadora e um aquecedor eltrico. A secagem acontece mediante a passagem dos produtos em frente ao aquecedor que recebe ar externo. A esteira possui duas velocidades de transporte: reduzida (0) e normal (1). O aquecimento pode ser ligado (1) e desligado (0) se necessrio. O secador alimentado por trs dispensadores que podem ser acionados de forma independente, fornecendo: 20 kg/min (A), 40 kg/min (B) e 60 kg/min (C) de material para secagem. A operao de secagem deve ser realizada da seguinte forma: 1) se a quantidade de produto for inferior a 45 kg/min, o aquecedor deve ser desligado e a esteira deve operar na velocidade reduzida; 2) se a quantidade do produto for superior a 45 kg/min e inferior a 85 kg/min, o aquecedor deve ser ligado e a esteira deve ser operada na velocidade normal; 3) finalmente, se a quantidade do produto for superior a 85 kg/min o aquecedor deve ser ligado e a esteira deve operar na velocidade reduzida. Determine: A tabela da verdade correspondente ao acionamento do aquecedor; A tabela da verdade correspondente ao acionamento da esteira; A equao lgica simplificada do acionamento do aquecedor ; 16

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

A equao lgica simplificada correspondente ao acionamento da esteira.

17

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

3 Circuitos Combinacionais
Um circuito combinacional aquele que a(s) sada(s) dependem nica e exclusivamente das combinaes dos valores aplicados s entradas do circuito.

3.1 Codificadores e Decodificadores

Efetuam a passagem de um dado cdigo para outro. um circuito lgico que recebe um conjunto de entradas, podendo representar um nmero binrio e ativa apenas a sada correspondente ao nmero na entrada. usado para identificar um cdigo conhecido.

3.1.1 Decodificador 2x4 com entrada Enable (2 entradas e 4 sadas)

Circuito:

18

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

3.1.2 Decodificador 3x8 (3 entradas e 8 sadas)

Tabela Verdade: A 0 0 0 0 1 1 1 1 B C S0 S1 S2 S3 S4 S5 S6 S7 0 0 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 1

3.1.3 Codificador 4x2 conforme a tabela verdade a seguir.

E3 0 0 0 1 Onde: S0 = E1 + E3 S1 = E2 + E3 E2 0 0 1 0 E1 0 1 0 0 E0 1 0 0 0 S1 0 0 1 1 S0 0 1 0 1

19

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

3.2 Multiplexadores
Circuito que contm vrias entradas e apenas uma sada. Possibilita selecionar qual das entradas estar conectada nica sada. Este circuito possui entradas denominadas Entradas de Seleo que permitem especificar qual a entrada ser selecionada. Exemplo. Circuito Multiplexador 2x1 Tabela Verdade: S 0 1 Expresso: Y=A. S +B.S Circuito: Y A B

3.3 Demultiplexadores
Realiza a operao inversa do Multiplexador. Possui uma nica entrada e vrias sadas. A entrada de seleo permite especificar qual a sada o dado de entrada ser transmitido.

20

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

3.3.1 Exemplo: Demux 1-4

So necessrias 2 entradas para a seleo denominadas A e B. Tabela verdade: A 0 0 1 1 B 0 1 0 1 F0 0 0 0 D F1 0 0 D 0 F2 0 D 0 0 F3 D 0 0 0

3.4 Comparadores
Utilizado para comparar dois valores binrios. Compara dois nmeros binrios de 4 bits sem sinal (A e B). H trs sadas para indicar se A > B, A=B ou A <B.

21

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

4 Circuitos Seqenciais
Uma caracterstica relevante de Circuitos Digitais a habilidade em executar operaes em uma dada seqncia. A ordem dos passos permanece sempre a mesma, sendo que a operao implementada pelo circuito executa um loop nela mesma. Os circuitos digitais podem executar uma determinada seqncia onde o prximo resultado depende de etapas anteriores. A figura a seguir descreve o modelo de um Circuito Seqencial.

O circuito seqencial pode ser definido como um sistema digital no qual a sada determinada pelos valores aplicados s entradas e pelos valores atuais que esto armazenados nos elementos de memria constitudo por um circuito combinacional e elementos de memria. Algumas sadas do circuito combinacional so entradas dos elementos de memria recebendo o nome de variveis do prximo estado. J as sadas dos elementos de memria constituem parte das entradas para o circuito combinacional e recebem o nome de variveis do estado atual.

22

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

O estado atual, ou seja, os valores que esto armazenados no circuito, em conjunto com os valores aplicados s variveis de entrada definem os valores das sadas e o prximo estado. Um elemento de memria um circuito capaz de armazenar o valor de uma varivel binria. H duas operaes bsicas: leitura e escrita. Os circuitos seqenciais podem ser divididos em dois tipos conforme o comportamento temporal dos seus sinais: sncronos e assncronos. O comportamento de um circuito seqencial assncrono depende da ordem segundo a qual as entradas mudam e o estado do circuito pode se alterar a qualquer tempo, como conseqncia de uma mudana de suas entradas. Os elementos de memria utilizados nos circuitos seqenciais assncronos apresentam uma capacidade de armazenamento que est associada diretamente ao atraso de propagao dos circuitos que os compem. Um circuito seqencial sncrono utiliza um sinal especial denominado de relgio (clock) o qual tem a funo de cadenciar uma eventual troca de estado. A figura a seguir mostra um exemplo deste sinal. A forma de onda de um sinal de relgio no se altera ao longo do tempo. Podem ser identificados a borda de subida, a borda de descida, o nvel lgico zero e o nvel lgico um. O tempo que decorre para o sinal se repetir denominado perodo e representado por T. Por exemplo, o tempo entre duas bordas de subida sucessivas igual a T.

A freqncia de um sinal de relgio, representada por f, definida como sendo o inverso do perodo

23

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

Num circuito seqencial sncrono, o sinal de relgio determina quando os elementos de memria iro amostrar os valores nas suas entradas. Conforme o tipo de circuito utilizado como elemento de memria, esta amostragem das entradas pode ser sincronizada pela borda de subida ou pela borda de descida do sinal do relgio. Seja qual for o tipo de sincronizao, o tempo que transcorre entre duas amostragens sucessivas equivale ao perodo do relgio. Isto implica que, qualquer mudana no estado de um circuito seqencial sncrono ir ocorrer somente aps a borda do sinal de relgio na qual seus elementos de memria so disparados.

4.1.1 Elementos de Memria: Flip-Flop

O elemento de memria mais importante o flip-flop (FF) que implementado a partir de portas lgicas. Apesar de uma porta lgica no possuir capacidade de armazenamento, podem ser conectadas entre si possibilitando o armazenamento de informao. Mantm uma sada estvel mesmo aps as entradas terem sido desativadas. A sada do flip-flop determinada pela entrada corrente e pelo histrico das entradas. Um flip-flop capaz de armazenar um nico bit de informao sendo utilizado para construo de elementos de memria.

4.1.1.1 Latchs
Os latchs so tipos bsicos de flip-flops que operam por nveis dos sinais de entrada (so sensveis a nvel) e servem como base na construo dos flip-flops mais sofisticados. O circuito de um latch pode ser construdo a partir de duas portas NAND ou duas portas NOR. A figura a seguir ilustra um latch RS com portas NAND.

24

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

As duas sadas so interligadas de modo que a sada da primeira NAND conectada a uma das entradas da segunda NAND e vice-versa. As conexes entre sada e entrada so denominadas realimentaes, e no caso de circuitos digitais, so responsveis pela propriedade de armazenamento apresentada pelo circuito. As sadas das portas Q e Q correspondem s sadas do latch. Os valores dessas sadas so complementares. As entradas R (reset) e S (set) so utilizadas para resetar (Q = 0) e setar (Q = 1) a sada Q do latch. A seguir apresentado o smbolo do Latch RS.

Analisando todas as possveis combinaes das entradas obtm-se a seguinte tabela verdade para o LATCH RS: R 0 0 1 1 S QF 0 QA 1 1 0 0 1 No permitido

25

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

Onde QF corresponde ao estado futuro, ou seja, o prximo valor que o latch ir armazenar e QA corresponde ao estado atual valor que o latch armazena no momento. Quando R e S so iguais a 1, os valores das sadas QF e Q F so ambas iguais a 1. Porm, as sadas Q e Q se caracterizam por serem complementares.

4.1.1.2 Flip-Flop com Clock

Os flip-flops se caracterizam pela mudana do prximo estado na transio do sinal do clock. Pode ser durante a transio positiva ou durante a transio negativa deste sinal.

Flip-Flop JK O FF JK um FF RS projetado de forma a contornar o problema quando tem-se o valor de sada no permitido para as entradas R e S iguais a 1. O smbolo e a tabela verdade do FF JK so apresentados a seguir. Smbolo Tabela Verdade CLK J K 0 X X 0 0 0 1 1 0 1 1 QF QA QA 0 1
QA

26

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

Flip-Flop D e T O FF D se caracteriza pelas entradas J e K invertidas e o FF T pelas entradas JK interligadas. Os smbolos e as tabelas destes FFs so mostrados abaixo. Flip-Flop Smbolo Tabela Verdade CLK J K QF 0 X X QA 0 1 0 1 0 1

Tipo D

Tipo T

CLK J K 0 X X 0 0 1 1

QF QA QA
QA

4.1.1.3 Entradas SET e RESET Assncronas

As entradas SET (ou PRESET) e RESET (ou CLEAR) fazem com que o FF assuma os valores 1 e 0, respectivamente. Normalmente, so ativas em nvel baixo. A figura a seguir ilustra o smbolo de um FF JK com entradas SET e RESET. A denominao assncrono refere-se ao fato de que a ao deste pino independente do sinal de controle.

27

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

Tabela Verdade: CLR PR QF 0 0 No permitido 0 1 0 1 0 1 1 1 Funcionamento Normal

4.2 Contadores
Tipo de Controle: Assncronos e Sncronos Tipo de Contagem: Crescente, Decrescente e Aleatria

Contador Assncrono: flip-flops no so controlados pelo mesmo sinal de clock. A sada de um flip-flop est ligada entrada de clock do flip-flop subseqente. Somente o primeiro flip-flop controlado pelo sinal de clock externo. Exemplo: Contador Hexadecimal Assncrono Decrescente Onde: Qd MSB e Qa LSB

28

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

Exemplo: Contador Hexadecimal Assncrono Decrescente

Exemplo: Contador Hexadecimal Assncrono Crescente

Os contadores assncronos possuem limitao quanto mxima freqncia do clock

JKFF PRN J Q

JKFF PRN J Q

JKFF PRN J Q

CLK
K CLRN 1 2 K CLRN 3 K CLRN

devido ao tempo de atraso de cada flip-flop. Contador Sncrono: So aqueles cujos flip-flops so controlados pelo mesmo pulso do relgio

29

Especializao em Automao e Controle de Processos Industriais e Agroindustriais FEG.0654 Sistemas Digitais

Universidade Estadual de Campinas UNICAMP

Exemplo: Contador Hexadecimal Sncrono Crescente

30