Você está na página 1de 12

IEE 2712 Sistemas Digitales

Clase 6

Objetivos educacionales: 1. Saber aplicar el mtodo de mapas de Karnaugh para 5 o ms variables y para situaciones no-importa. 2. Conocer la implementacin prctica de las compuertas lgicas. 3. Introducir el concepto de diseo y herramientas que lo facilitan.

Minimizacin de funciones binarias


Mapas de Karnaugh
Mapas de 5: se pueden usar dos mapas de 4 variables, e imaginrselo uno encima del otro.

Cmo hacerlo para 6 variables?

Minimizacin de funciones binarias


Mapas de Karnaugh Situaciones no-importa (dont care): para ciertos minitrminos no importa cul es el resultado de la funcin. Por ejemplo Esa entrada nunca se da (cdigo BCD por ejemplo) El valor de la funcin realmente no importa para esa entrada (algo como el ngulo de un vector cuando la magnitud es cero)

Minimizacin de funciones binarias


Mapas de Karnaugh
Ejemplo:

2.4 Ms sobre compuertas

a) b) c) d)

Simbologa Nivel de integracin Familia lgica Lgica positiva y negativa

a) Simbologa de compuertas

Simbologa de compuertas

b) Circuitos integrados: nivel de integracin


SSI (small-scale integrated): Las entradas y salidas estn directamente conectadas a los pins (no ms de 10 compuertas)

Circuitos integrados: nivel de integracin


MSI (medium-scale integrated): Contiene entre 10 y 100 compuertas. Tpicamente realizan una tarea especfica simple (BCD a Decimal, por ejemplo).

Circuitos integrados: nivel de integracin


LSI (large-scale integrated): Contiene entre 100 y algunos miles de compuertas. Por ejemplo, procesadores pequeos, memorias, etc.

NLC0048 Modular exponentiation

Circuitos integrados: nivel de integracin


VLSI (Very large-scale integrated): Contiene entre varios miles a cientos de millones de compuertas. Las CPU ms complejas por ejemplo.

c) Circuitos integrados: familias lgicas


Indica la implementacin electrnica de la compuerta. Las ms comunes son: TTL transistor-transistor logic y CMOS complementary metal-oxide semiconductor

compuerta NOR TTL

compuerta NAND CMOS

d) Lgica positiva o negativa


Lgica positiva: Se asigna el valor 1 al voltaje mayor (H) Lgica negativa: Se asigna el valor 1 al voltaje menor (L)

Para TTL, H es entre 2 y 5 V y L entre 0 y 0,8 V

Lgica positiva o negativa


Ejemplo de implementacin de la misma tabla de verdad en lgica positiva y lgica negativa

3. Diseo de lgica combinacional

3.1 Circuitos combinacionales 3.2 Conceptos de diseo 3.3 Anlisis de circuitos combinacionales 3.4 Diseo de circuitos combinacionales 3.5 Decodificadores 3.6 Codificadores

3.7 Multiplexores 3.8 Sumadores binarios 3.9 Restadores 3.10 Sumadores-restadores binarios 3.11 Multiplicadores binarios 3.12 Aritmtica decimal 3.13 Representacin HDL

3.1 Circuito combinacional

Las salidas, en cualquier momento, son una combinacin del valor de las entradas Hay 2n posibles combinaciones para la entrada Cada salida tiene un valor nico para cada una de esas 2n entradas Las salidas se pueden especificar con una tabla de verdad o Las salidas se pueden especificar con una funcin binaria de las entradas

3.2 Conceptos de diseo


Diseo jerrquico

3.2 Conceptos de diseo


Diseo jerrquico

3.2 Conceptos de diseo


Diseo Top-down Primero se especifica la funcionalidad del bloque completo, y luego las partes necesarias

3.2 Conceptos de diseo


Diseo asistido por computador, CAD

10

3.2 Conceptos de diseo


Lenguajes descriptores de hardware Hardware Description Language (HDL) VHDL
Very-High-Speed Integrated Circuit, VHSIC HDL Usaremos VHDL como ejemplo en este curso

Verilog
desarrollado por Gateway Design automation Co., pertenece a Cadence Design Systems Inc.

3.2 Conceptos de diseo


Lenguajes descriptores de hardware Parecidos a lenguajes de programacin, pero con uso intensivo de procesamiento paralelo. Ventajas: Descripcin estructurada (en vez de diagramas) Descripcin de alto nivel Permite simulacin Sntesis lgica (RTL, Register Transfer Language)

11

3.2 Conceptos de diseo


Lenguajes descriptores de hardware Pasos tpicos:
Compilador Simulador

Anlisis. Revisa sintaxis y semntica. Elaboracin. Genera los mdulos interconectados. Inicializacin. Inicializacin de variables y estados. Simulacin. Ejecuta el modelo.

12