Lista - 14 - OC Data: 10/08/23

Scarlet Sellen de B. Silva

14.1 - Armazenamento de dados temporários; Controle de operações matemáticas;

Gerenciar o fluxo de instruções; Execução eficiente e coordenada das tarefas do
processador.

14.2 -
Dados de Uso Geral: Armazenam valores temporários durante a execução de programas.
Endereços de Memória: Contêm endereços de memória para acessar dados na RAM.
Dados de Ponto Flutuante: Armazenam números reais usados em cálculos científicos e de
engenharia.
Controle de Programa: Mantém informações sobre o estado da execução do programa;
Flags de Status: Indicam condições como igualdade, overflow ou sinal.
Ponteiro de Pilha: Gerencia a pilha de chamadas de funções e alocação de memória
temporária.
Registradores de Segmento: Usados em sistemas de memória segmentada para calcular endereços
reais.
Registradores de Índice: Auxiliam no cálculo de endereços eficientes;
Registradores de Base: Armazenam informações de deslocamento para endereçamento de
memória.
14.3
Tomada de decisões; desvio condicional; Tratamento de erros; Looping; Controle de Fluxo.

14.4 - Program Status Word (PSW), armazenada em um registrador especial de um processador,

contém informações do programa em execução, incluindo códigos condicionais, flags, modo
de operação e outros indicadores.

14.5 - Um pipeline de instruções de dois estágios dificilmente reduzirá o tempo do ciclo pela metade
em comparação com um sistema sem pipeline, devido às interdependências entre as instruções e às
etapas de busca e execução que ainda precisam ser realizadas em cada instrução, resultando em
um ganho de desempenho limitado.
14.6 -
Branch Delay Slot (Slot de Atraso de Desvio): O pipeline reserva um estágio para instruções
de desvio. A instrução após o desvio é carregada antecipadamente no pipeline;
Branch Prediction (Predição de Desvio): O pipeline prevê se um desvio será tomado ou não e
carrega instruções no caminho correto;
Delayed Branch (Desvio Adiado): A instrução de desvio é adiada, permitindo que
instruções subsequentes entrem no pipeline;
Static Branch Prediction (Predição Estática de Desvio): O compilador ou o hardware determinam o
padrão de desvio com base em análises estáticas do código;.
Branch Target Buffer (Buffer de Destino de Desvio): Mantém registros dos destinos de desvio
recentes;
Return Address Stack (Pilha de Endereços de Retorno): Útil para chamadas de função,
armazena- os endereços de retorno em uma pilha;
14.7 -
Bits de histórico são usados na predição de desvios para tomar decisões informadas sobre
um desvio condicional será tomado ou não. Esses bits mantêm um registro de padrões de
desvios anteriores.