Escolar Documentos
Profissional Documentos
Cultura Documentos
1 de 24
Lo Nuestro!
Tarjeta
o o o o o o o
Contenido
Cuatro puertos I/O doble hilera de 20 pines para cable ribbon. Display doble siete segmentos nodo comn. Cuatro pulsadores para seales de entrada. Dip switch de 8 bits para seales de entrada. Voltaje de alimentacin 5 - 9V, Operacin a 3.3V.
72 macroceldas, 1,600 compuertas lgicas. 52 pines I/O de usuario, 5ns de retardo entre pines. Frecuencia hasta 178MHz. Ms de 90 trminos producto por macrocelda. Pines I/O tolerantes a seales de 5V, 3.3V y 2.5V. Capacidad de salida de 3.3V o 2.5V. ISP (In System Programmable). Full IEEE Standard 1149.1 B.S. (JTAG)
Empaque
Caja en cartn corrugado, medidas 17x10x5cm.
Requerimientos Sistema operativo Linux, Windows 98/XP/2000. Puerto paralelo. Adaptador 5 -9 VDC, plug hembra centro positivo.
2 de 24
Lo Nuestro!
1. Descripcin general:
Diagrama de bloques:
7 Segmentos
JTAG
CPLD
Puertos I/O
Entradas de Usuario
Diagrama de Bloques
Las Entradas de Usuario que incluye la tarjeta comprenden: o Cuatro pulsadores individuales. o Ocho interruptores en arreglo de DIP Switch.
Los Puertos I/O (entrada/salida) comprenden cuatro conectores macho de doble hilera de 20 pines para la conexin del CPLD con circuitos externos a la tarjeta. Estos conectores son similares a los puertos o buses IDE de un computador convencional
3 de 24
Lo Nuestro!
Pulsadores
Display 7 Segmentos
Alimentacin
Puertos de Usuario
Regulador
LED
Jumper CLK
Puertos I/O:
Puerto 3
Puerto 2
Puerto 4
Puerto 1 4 de 24
Lo Nuestro!
2. Descripcin de Componentes:
Entradas de Usuario (Pulsadores y Dip Switch):
Cuatro pulsadores identificados en la tarjeta como BOTON1, BOTON2, BOTON3 Y BOTON4. Cada uno entrega al CPLD nivel bajo o 0 en la posicin natural y nivel alto o 1 cuando se presiona. Estas seales estn igualmente conectadas a los Puertos de la tarjeta. En las tablas de pines se identifican con las abreviaturas BOT 1 .. BOT 4. Ocho interruptores identificados en la tarjeta como DIP SWITCH. Cada uno entrega al CPLD nivel bajo o 0 en la posicin ON y nivel alto o 1 en la otra posicin. Estas seales estn igualmente conectadas a los Puertos de la tarjeta. En las tablas de pines se identifican con las abreviaturas DSW1..DSW8. 7 Segmentos:
Como bloque de salida se incluyen dos Display`s siete segmentos con nodo comn independiente para cada display. Por otra parte, los ctodos de cada segmento en ambos display`s son comunes entre si, con el fin de permitir la manipulacin de estos por multiplexacin. Las seales de control son en todos los casos negadas, es decir, un segmento prender en el momento en que la seal de seleccin (7S1 o 7S2 en las tablas de pines) se encuentre en cero lgico, al igual que la seal que controla cada segmento (SA, SB, SC, SD, SE, SF, SG, DP). Los segmentos y el punto decimal en cada display se identifican as:
7S1
5 de 24
7S2
Lo Nuestro!
El CPLD XC9572XL incluye un total de 52 pines libres de entrada/salida, los cuales son conectados en su totalidad a los puertos identificados en la tarjeta como PUERTO1, PUERTO2, PUERTO3 y PUERTO4, permitiendo al usuario manipular completamente el chip a su acomodo. Estos puertos de entrada/salida incluyen las seales de los pulsadores, dip switch y siete segmentos. Cada puerto I/O tiene dos pines conectados a la seal VCC y dos a la seal GND de la tarjeta. En las tablas de pines se identifican con las abreviaturas X PTY que significa pin X del Puerto Y.
La programacin de la tarjeta se realiza a travs del puerto JTAG del CPLD conectado al puerto paralelo de un PC mediante el cable incluido con la tarjeta. Los pines del puerto JTAG estn igualmente conectados a los puertos I/O. Alimentacin:
La tarjeta se alimenta con: 1) Fuente DC de 5 a 9V, con plug hebra de centro positivo. 2) Bateras convencionales o recargables de 9V o arreglos de bateras AA o AAA de 6V.
6 de 24
Lo Nuestro!
3. TABLAS DE PINES:
Tabla 1: Por orden de pines del CPLD
7 de 24
Lo Nuestro!
Pin 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
Pin 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
Pin 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
Pin 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
8 de 24
Lo Nuestro!
4. Programacin:
Pasos a seguir: 1. Instalar el software ISE Webpack. Hecho esto se habr instalado junto con el ISE la herramienta de programacin iMPACT, que se ubica dentro del men de programas: Xilinx ISE 8.2i -> Accesories -> iMPACT. 2. Al abrir el software iMPACT aparecer la siguiente pantalla, donde se da la opcin de abrir el ltimo proyecto. Se puede presionar Cancel para continuar con la programacin:
3. El iMPACT puede ser llamado tambin desde el Project Navigator del ISE, haciendo doble clic Configure devices (iMPACT) dentro del men Generate Programming File dentro del recuadro de procesos:
9 de 24
Lo Nuestro!
4. En la zona izquierda superior del iMPACT se encuentra un espacio con las diferentes acciones del software; entre ellas se ve una denominada BOUNDARY SCAN, que permite inicializar la cadena JTAG y revisar que dispositivos se encuentran conectados a ella. Al hacer doble clic se ve la siguiente pantalla:
5. Se hace clic derecho en la parte blanca central, para luego hacer clic en el men Initialize Chain para hacer una revisin de que dispositivos estn conectados:
10 de 24
Lo Nuestro!
11 de 24
Lo Nuestro!
Tarjeta CPLD XC9572XL MANUAL DE USUARIO 6. Si no hay ningn problema en la conexin o alimentacin de la tarjeta aparecer lo siguiente:
7. En la parte superior se reconoce la cadena JTAG donde se encuentra conectado nicamente el CPLD. En la ventana adicional que aparece automticamente se selecciona el archivo de configuracin para el dispositivo. Este men puede verse tambin haciendo clic derecho sobre el CPLD y seleccionando la opcin Asign New Cofiguration File:
12 de 24
Lo Nuestro!
8. Hecho esto se procede a programar el dispositivo; para esto se hace clic derecho sobre el CPLD y se selecciona la opcin Program. Aparecer una ventana con varias opciones; al dar clic en OK se iniciar la programacin (En este momento no es necesario hacer la verificacin de la programacin por lo que se recomienda desactivar la opcin Verify):
13 de 24
Lo Nuestro!
14 de 24
Lo Nuestro!
Ejemplos de aplicacin:
Ejemplo 1: Se implementar un circuito muy bsico que tendr como funcin comunicar directamente las seales del dip-switch con los display`s. La seleccin del display se har con el BOTON4: Como primer paso se crea un nuevo proyecto en el entorno ISE Web-Pack para la Familia XC9500xl y el CPLD XC9572xl 10 y se agrega un nuevo archivo fuente en formato esquemtico:
Ahora se coloca un buffer de 8 puertos que lleven los pines del dip-switch al display de siete segmentos y un negador que se encargar de manipular las seales de control de los display`s mismos:
15 de 24
Lo Nuestro!
Ahora se crea el archivo UCF donde se indica que pin del CPLD corresponde a cada seal. Para eso se agrega un nuevo archivo fuente:
El archivo final:
16 de 24
Lo Nuestro!
"display<0>" "display<1>" "display<2>" "display<3>" "display<4>" "display<5>" "display<6>" "display<7>" "dip_sw<0>" "dip_sw<1>" "dip_sw<2>" "dip_sw<3>" "dip_sw<4>" "dip_sw<5>" "dip_sw<6>" "dip_sw<7>"
LOC LOC LOC LOC LOC LOC LOC LOC LOC LOC LOC LOC LOC LOC LOC LOC
= = = = = = = = = = = = = = = =
"p52"; "p64"; "p63"; "p60"; "p59"; "p50"; "p62"; "p56"; "p16"; "p13"; "p11"; "p9"; "p7"; "p5"; "p2"; "p1";
Como ultimo paso se sintetiza el diseo y se genera el archive .JED de configuracin del CPLD.
17 de 24
Lo Nuestro!
Tarjeta CPLD XC9572XL MANUAL DE USUARIO Al programar podr verse que cada switch estar controlando cada led de cada display dependiendo del estado de la seal controlada por el BOTON4.
Ejemplos en VHDL: Multiplexor 4:1: Un multiplexor puede ser implementado en el CPLD de distintas formas como se puede ver a continuacin: En este caso se hace uso de un proceso sensible a las seales de entrada del multiplexor. Esto significa que en cada momento en que alguna de las seales de entrada sufra un cambio, se ejecutar el proceso definido (la sentencia Process). Dentro de este proceso se selecciona cual seal de entrada se conecta con la salida dependiendo de la seal SEL:
library ieee; use ieee.std_logic_1164.all; entity MUX4_1 is port ( Sel : in std_logic_vector(1 downto 0); A, B, C, D : in std_logic; Y : outstd_logic ); end MUX4_1; architecture behavior of MUX4_1 is begin process (Sel, A, B, C, D) --Este proceso se cumple si begin --alguna seal A, B, C, D cambia. if (Sel = 00) then Y<= A; Elsif (Sel = 01) then Y<= B; Elsif (Sel = 10) then Y<= C; Else Y<= D; end if; end process; end behavior;
Ahora se implementa el mismo multiplexor, pero la seleccin de cual canal es utilizado se realiza por medio de un case:
18 de 24
Lo Nuestro!
Igualmente, puede implementarse el multiplexor ya no por medio de procesos sino directamente como un circuito combinatorio como se aprecia a continuacin:
architecture behavior of MUX4_1 is begin Y <= A when Sel = 00 else B when Sel = 01 else C when Sel = 10 else D; End behavior;
Aplicacin a la Tarjeta de Desarrollo XC9572xl: TEST: Se implementa un decodificador binario siete segmentos, el cual toma los cuatro bits controlados por los BOTONES 1 al 4 y despliega en el display el dgito correspondiente. Por otra parte se tiene una seal de control que indica que display ser activado: Cpld.vhdl:
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL;
19 de 24
Lo Nuestro!
"1000000"; "1001111"; "0010010"; "0000110"; "0001101"; "0100100"; "0100000"; "1001110"; "0000000"; "0000100"; "0111111";
Cpld.ucf:
NET NET NET NET NET "BCD_out<0>" "BCD_out<1>" "BCD_out<2>" "BCD_out<3>" "BCD_out<4>" LOC LOC LOC LOC LOC = = = = = "p52"; "p64"; "p63"; "p60"; "p59"; 20 de 24
Lo Nuestro!
LOC = "p15";
21 de 24
Lo Nuestro!
ADVERTENCIAS Y RECOMENDACIONES
Estudie detenidamente en el datasheet del CPLD XC9572XL las especificaciones y condiciones mximas de trabajo de este Chip antes de empezar a trabajar con la tarjeta de desarrollo. Tenga mucho cuidado al conectar circuitos externos a la tarjeta de desarrollo a travs de los Puertos entrada/salida, en especial con los pines de alimentacin GND y VCC (note que cada Puerto (1 a 4) contiene dos pines GND y dos VCC) entre los que se debe mantener una diferencia de potencial de 3.3V producida por el regulador de la fuente de la Tarjeta y necesaria para alimentar el Chip y los circuitos de entrada y salida de la Tarjeta de Desarrollo (Display`s, Dip Switch`s, Pulsadores y el Oscilador opcional), esta diferencia de potencial no debe sobrepasar entonces 4V como se indica en la pgina 2 del datasheet del Chip. Cuando se sobrepasa de 4V entre GND y VCC el Chip se daa y estas seales entran en corto circuito, siendo necesario reemplazar el Chip. Recomendamos alimentar los circuitos externos conectados a los Puertos 1 a 4 de la Tarjeta con los pines VCC y GND que estos Puertos traen, es decir, utilizar la fuente de la Tarjeta de Desarrollo tambin como surtidora de energa de los circuitos externos. Evite conectar circuitos externos al CPLD cuyas seales sean mayores a los 5V (cinco voltios) pues el dao que sufrir el chip es irreparable. Los pines I/O del CPLD soportan entradas de hasta 5V siendo que su operacin normal est en 3.3V; niveles superiores queman los buffers de entrada.
22 de 24
Lo Nuestro!
Tarjeta CPLD XC9572XL MANUAL DE USUARIO Evite que el CPLD entregue ms corriente de la que soporta. Al conectar cargas controladas por seales del CPLD se debe tener en cuenta la cantidad de corriente requerida pues una sobrecorriente har que el circuito responda de forma diferente o en caso extremo la destruccin del chip. Es recomendable hacer uso de transistores o drivers de corriente que eviten cualquier problema. Debido a la naturaleza de la tarjeta, es bastante comn hacer uso de led`s que permitan visualizar de forma cmoda las seales del circuito que se est implementando. Es aconsejable hacer uso de drivers de corriente que eviten, a toda costa, extraer corriente de forma excesiva del CPLD; para esto se puede implementar el siguiente circuito que hace uso tan solo de dos elementos adicionales al led y su resistencia limitadora (Este montaje funciona igualmente para controlar cargas de cualquier tipo, no solamente led`s):
Tarjeta CPLD XC9572XL MANUAL DE USUARIO sobretensiones o sobrecorrientes. Una forma comn de hacer uso de este dispositivo es combinarlo con triacs que se encargarn de controlar directamente los dispositivos de alta tensin y ser controlado a su vez por el optoacoplador (De igual forma pueden ser utilizados transistores de potencia o cualquier otro dispositivo de alta corriente):
24 de 24
Lo Nuestro!