Você está na página 1de 28

UNIVERSIDADE FEDERAL DE UBERLNDIA

FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital

CAPTULO V
Circuitos Combinacionais - Parte II

Neste captulo sero estudados os codificadores, decodificadores e os circuitos aritmticos, que so circuitos combinacionais empregados principalmente na arquitetura interna de circuitos integrados e, ainda, em sistemas digitais. Para a construo dos codificadores e decodificadores sero apresentados os cdigos digitais mais conhecidos e de maior utilidade.

5.1 Cdigos
So vrios os cdigos dentro do campo da eletrnica digital, existindo situaes em que a aplicao de um mais vantajoso em relao a outro. 5.1.1 Cdigo BCD 8421 BCD ou Binary Coded Decimal significa uma codificao do sistema binrio em decimal. Os termos seguintes 8421 significam os valores dos algarismos num dado nmero binrio e representam respectivamente: 23, 22, 21 e 20. BCD 8421 B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0

Decimal 0 1 2 3 4 5 6 7 8 9

A 0 0 0 0 0 0 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 85

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital O nmero de bits de um cdigo o nmero de dgitos binrios que este possui. Desta forma, o cdigo BCD 8421 um cdigo de 4 bits.

5.1.2 Cdigos BCD 7421, BCD 5211 e BDC 2421 A regra de converso destes cdigos para o sistema decimal anloga vista para o BCD 8421.

Decimal 0 1 2 3 4 5 6 7 8 9

BCD 7421 0000 0001 0010 0011 0100 0101 0110 1000 1001 1010

BCD 5211 0000 0001 0011 0101 0111 1000 1001 1011 1101 1111

BDC 2421 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111

5.1.3 Cdigo Excesso 3 Este cdigo composto pela transformao do nmero decimal em binrio, somando-se 3 unidades, ou seja: 010 = 0000 + 3 unidades (11) = 0011.

Decimal 0 1 2 3 4 5 6 7 8 9

A 0 0 0 0 0 1 1 1 1 1

Excesso 3 B C 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0

D 1 0 1 0 1 0 1 0 1 0 86

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital 5.1.4 Cdigo Gray Sua principal caracterstica que de um nmero a outro apenas um bit varia.

Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Gray B C 0 0 0 0 0 1 0 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 0 1 0 1 0 0 0 0

D 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

5.1.5 Cdigo de 5 Bits: 2 entre 5 Trata-se de um cdigo que possui sempre dois bits iguais a 1, dentro de 5 bits.

Decimal 0 1 2 3 4 5 6 7 8 9

A 0 0 0 0 0 0 1 1 1 1

B 0 0 0 1 1 1 0 0 0 1

2 entre 5 C 0 1 1 0 0 1 0 0 1 0

D 1 0 1 0 1 0 0 1 0 0

E 1 1 0 1 0 0 1 0 0 0

87

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital 5.1.6 Cdigo de 5 Bits: Johnson Trata-se de um cdigo que ser utilizado na construo do contador Johnson. Johnson C 0 0 0 1 1 1 1 1 0 0

Decimal 0 1 2 3 4 5 6 7 8 9

A 0 0 0 0 0 1 1 1 1 1

B 0 0 0 0 1 1 1 1 1 0

D 0 0 1 1 1 1 1 0 0 0

E 0 1 1 1 1 1 0 0 0 0

5.1.7 Cdigo 9876543210 Este cdigo composto por 10 bits, dentre os quais somente um algarismo vale 1 em cada caso, acendendo assim o algarismo correspondente. Decimal 0 1 2 3 4 5 6 7 8 9 9 0 0 0 0 0 0 0 0 0 1 8 0 0 0 0 0 0 0 0 1 0 7 0 0 0 0 0 0 0 1 0 0 6 0 0 0 0 0 0 1 0 0 0 5 0 0 0 0 0 1 0 0 0 0 4 0 0 0 0 1 0 0 0 0 0 3 0 0 0 1 0 0 0 0 0 0 2 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0

5.2 Codificadores e Decodificadores


Ser trato, neste item, de circuitos que efetuam a passagem de um determinado cdigo para outro. Os codificadores so circuitos combinacionais que possibilitam a passagem de um cdigo conhecido para um desconhecido. Os circuitos decodificadores fazem o inverso, ou seja, passam um cdigo desconhecido para um conhecido. 88

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital Equipamentos digitais e alguns sistemas de computao tm seus dados de entrada expressos em decimal, facilitando o trabalho do operador. Entretanto, estes dados so processados internamente em binrio e o trabalho de converso realizado pelos circuitos codificadores. Os dados j processados so novamente convertidos em decimal, na forma compatvel para um mostrador digital apresentar os algarismos. Este trabalho feito pelos circuitos decodificadores.

Decimal 0,1,....,9

Codificador

Processador Aritmtico Binrio

Decodificador Decimal

5.2.1 Codificador Decimal Binrio Ser desenvolvido o circuito lgico que realiza a codificao de Decimal em Binrio (BCD8421). Neste circuito sero utilizadas portas TTL. Uma das caractersticas da famlia TTL que os terminais de entrada em vazio (desconectados) so equivalentes a nvel lgico 1.
Ch0 Ch1 Ch2

....

Codificador Decima/Binrio

Ch9

A B C D

Chave Ch0 Ch1 Ch2 Ch3 Ch4 Ch5 Ch6 Ch7 Ch8 Ch9

A 0 0 0 0 0 0 0 0 1 1

B 0 0 0 0 1 1 1 1 0 0

C 0 0 1 1 0 0 1 1 0 0

D 0 1 0 1 0 1 0 1 0 1 89

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital Atravs da tabela conclui-se que: A = 1, quando: Ch8 ou Ch9 for acionada. B = 1, quando: Ch4, Ch5, Ch6, ou Ch7 for acionada. C = 1, quando: Ch2, Ch3, Ch6, ou Ch7 for acionada. D = 1, quando: Ch1, Ch3, Ch5, Ch7 ou Ch9 for acionada. Desta forma, o circuito lgico dado por:

5.2.2 Decodificador Binrio Decimal Ser montada a tabela da verdade do circuito cujas entradas so bits do cdigo BCD 8421 e as sadas so os respectivos bits do cdigo decimal 9876543210 BCD 8421 B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 Cdigo 9876543210 S6 S5 S4 S3 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Ch0

Ch1

Ch2

Ch3

Ch4

Ch5

Ch6

Ch7

Ch8

Ch9 A B C D

A 0 0 0 0 0 0 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1

S9 0 0 0 0 0 0 0 0 0 1

S8 0 0 0 0 0 0 0 0 1 0

S7 0 0 0 0 0 0 0 1 0 0

S2 0 0 1 0 0 0 0 0 0 0

S1 0 1 0 0 0 0 0 0 0 0

S0 1 0 0 0 0 0 0 0 0 0 90

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital O prximo passo e transpor cada sada da tabela para o digrama de Karnaugh. Deve-se observar que o cdigo BCD 8421 no possui nmeros maiores que 9 e assim, tanto faz o valor assumido nas possibilidades excedentes, o que indica que estes valores so irrelevantes (x) no mapa de Karnaugh.

C A A 0 0 X 0 D 0 0 X 1 D 0 0 X X

C 0 B 0 X D B
A A 0 0 X 1 D

C 0 0 X 0 D 0 0 X X

C 0 B 0 X B

X B

X B D

Mapa para S9

Mapa para S8

S9 = AD
C A A 0 0 X 0 D 0 0 X 0 D 0 1 X X C 0 B 0 X B A A 0 0 X 0 D

S8 = A D
C 0 0 X 0 D 0 0 X X C 0 B 1 X B

__

X B D

X B D
__

Mapa para S7

Mapa para S6

S7 = BCD
C A A 0 0 X 0 D 0 1 X 0 D
__

S6 = BC D
C C 0 0 X 0 D 0 0 X X 0 B 0 X D
__ __

C 0 0 X X 0 B 0 X B
A A 0 1 X 0 D

X B D

X B

Mapa para S5

Mapa para S4

S5 = B C D

S4 = B C D
91

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital
C A A 0 0 X 0 D 0 0 X 0 D
S3 = B CD
C A A 0 0 X 0 D 1 0 X 0 D
__ __ __
__

C 1 0 X X 0 B 0 X D B
A A 0 0 X 0 D

C 0 0 X 0 D
__

C 0 0 X X 1 B 0 X B

X B

X B D
__

Mapa para S3

Mapa para S2
S2 = B C D C C 0 0 X 0 D 0 0 X X 0 B 0 X D B

C 0 0 X X 0 B 0 X D B

A A

1 0 X 0 D

X B

X B

Mapa para S1

Mapa para S0
S0 = A B C D
__ __ __ __

S1 = A B C D

O circuito decodificador obtido das expresses simplificadas. Assim:


A B C D

S9 S8 S7 S6 S5 S4 S3 S2 S1 S0

92

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital 5.2.3 Decodificador BCD 8421 Excesso 3 Ser projetado o circuito que decodifica o cdigo BCD 8421 para excesso 3.

A 0 0 0 0 0 0 0 0 1 1

BCD 8421 B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0

D 0 1 0 1 0 1 0 1 0 1

S3 0 0 0 0 0 1 1 1 1 1

Excesso 3 S2 S1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0

S0 1 0 1 0 1 0 1 0 1 0

Para simplificar as expresses, monta-se o diagrama de Veitch-Karnaugh.

C A A 0 0 X 1 D 0 1 X 1 D 0 1 X X

C 0 B 1 X D B
A A 0 1

C 1 0 X 1 1 0 X

C 1 B 0 X B

X 0 D
__

X B

X X B D D
__ __ __

Mapa para S3
S3 = A + BD + BC

Mapa para S2
S2 = B D + B C + B C D

C A A 1 1 X 1 D
__ __

C 0 0 X 0 D 1 1 X X 0 B 0 X D A B A 1 1 X X D

C 0 0 X 0 D
S0 = D
__

C 0 0 X X 1 B 1 X B

X B

X B D

Mapa para S1

Mapa para S0

S1 = C D + CD = C

93

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital O circuito decodificador, obtido das expresses simplificadas dado por:
A B C D

S3

S2

S1 S0

Seguindo os procedimentos adotados possvel construir qualquer circuito codificador/decodificador que possibilita a converso entre qualquer cdigo.

5.2.4 Decodificador para Display de 7 segmentos O display de 7 segmentos possibilita a escrita de nmeros decimais de 0 a 9 e alguns outros smbolos que podem ser letras ou sinais. A Figura a seguir ilustra um display genrico com a nomenclatura de identificao dos segmentos.

a f e g d
Existem vrias tecnologias de fabricao de display e ser utilizada a mais comum, que o display a led. Existem dois tipos: catodo comum e anodo comum. 94

b c

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital O catodo comum possui todos os catodos dos leds interligados e, desta forma, necessita-se aplicar nvel 1 em cada anodo para acender. No display tipo anodo comum necessrio aplicar nvel 0 ao catodo correspondente para acender. A ttulo de exemplo ser elaborado um decodificador, a partir de um cdigo BCD 8421, que escreve a seqncia de 0 a 9 em um display de 7 segmentos de catodo comum ( aplica-se nvel 1 para acender).

A B C D

Decodificador BCD/7 segmentos

A tabela abaixo mostra o cdigo de entrada de 4 bits e os nveis aplicados em cada segmento. BCD 8421 A B C D 0 0 0 0 Cdigo para 7 segmentos a b c d e f g 1 1 1 1 1 1 0

Caracteres

Display
a f b c d

b c a

b e g d a

b g d c

f g

b c

95

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital
a f

g d a f

g d a

7
a

b c

f e g d a

b c

f g d

b c

Para simplificar o circuito de sada basta utilizar o diagrama de Karnaugh. Os termos que no so representados na tabela sero considerados irrelevantes.

C A A 1 0 X 1 D 0 1 X 1 D 1 1 X X

C 1 B 1 X B A A 1 1 X 1 D

C 1 0 X 1 D
__

C 1 1 X X 1 B 0 X B

X B D

X B D

Mapa para (a)

Mapa para (b)

a = A+C+B

b = B+ C

96

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital

C A A 1 1 X 1 D 1 1 X 1 D
__

C 1 1 X X 0 B 1 X B

C A A 1 0 X 1 D
__ __

C 0 1 X 1 D
__

1 0 X X

1 B 1 X B

X B D

Mapa para (c)

X B D
__ __

Mapa para (d)

c = B + C+ D
C A A 1 0 X 1 D 0 0 X 0 D
__ __

d = A + B D+ B C + C D+ B C D
C A B A 1 1 X 1 D 0 1 X 1 D
__ __

C 0 0 X X 1 B 1 X

C 0 0 X X 0 B 1 X B

X B D
__

X B D
__ __

Mapa para (e)

Mapa para (f)

e = B D+ C D
C A A 0 1 X 1 D 0 1 X 1 D
__

f = A + B D+ B C + B D
C 1 0 X X 1 B 1 X B

X B D

Mapa para (g)

g = A + C D+ B C

O circuito lgico obtido das expresses simplificadas visto na figura a seguir. 97

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital

A B

98

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital

5.3 Circuitos aritmticos


Circuitos aritmticos so circuitos combinacionais utilizados, principalmente, para construir a ULA (Unidade Lgica Aritmtica) dos microprocessadores e so encontrados disponveis em circuitos integrados comerciais. 5.3.1 Meio Somador O meio somador possibilita efetuar a soma de nmeros binrios com somente 1 algarismo. Assim, pode-se construir a tabela da verdade da soma de 2 nmeros binrios de 1 algarismo, definindo TS como transporte de sada. A 0 0 1 1 B 0 1 0 1 S 0 1 1 0 TS 0 0 0 1

Utilizando a tabela, pode-se montar um circuito que possui como entrada as variveis booleanas A e B, e como sada, a soma dos algarismos S e o respectivo transporte de sada TS. As expresses caractersticas extradas da tabela so:

S= AB

TS = AB
Circuito extrado das equaes acima. Representao em blocos do circuito.

TS

MEIO SOMADOR TS B

O meio somador conhecido por Half adder e o transporte TS por carry out. 99

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital 5.3.2 Somador Completo O somador completo um circuito lgico utilizado para fazer a soma de 2 nmeros binrios de mais de 1 algarismo, pois possibilita a introduo do transporte de entrada TE proveniente da coluna anterior. A tabela da verdade do somador completo est descrita abaixo.

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

TE 0 1 0 1 0 1 0 1

S 0 1 1 0 1 0 0 1

TS 0 0 0 1 0 1 1 1

As expresses caractersticas, sem simplificaes, de um somador completo so:

S = A B TE + A B TE + A B TE + A BTE TS = A BTE + A B TE + A B TE + A BTE


__ __ ___

__ __

__

___

__ ___

Transpondo para o diagrama de Veitch-Karnaugh, tem-se: Diagrama para S: Diagrama para TS

B A 0 A 1 TE 1 0 TE 0 1

B 1 0 TE A 0 A 0 TE

B 0 1 TE 1 1

B 0 1 TE

S = A B TE

TS =BTE + ATE + AB

Das equaes simplificadas montado o circuito lgico do somador completo. 100

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital
A B TE

TS

Circuito lgico do somador completo.

A representao em blocos do circuito dada por:

S SOMADOR B COMPLETO TS TE

O circuito somador completo conhecido por Full Adder, sendo a entrada do transporte TE denominada de carry in. Para exemplificar, ser montado um sistema em blocos que efetua a soma de dois nmeros de 4 bits, conforme o esquema a seguir. Este raciocnio pode ser estendido para qualquer quantidade de bits.

A 3 A2 A1 A0 + B3 B2 S2 B1 B0 S 1 S0 S4 S 3

Para se efetuar a soma dos bits A0 e B0 pode-se utilizar um meio somador, pois no existe transporte de entrada. Para as demais colunas deve-se utilizar o somador completo, pois TE deve ser considerado. Desta forma, tem-se: 101

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital
A3 B3 A B TE A2 B2 A B TE A1 B1 A B TE A0 A B0 B

SOMADOR COMPLETO TS S S4 S3

SOMADOR COMPLETO TS S S2

SOMADOR COMPLETO TS S S1

MEIO SOMADOR TS S S0

5.3.3 Somador Completo a partir de Meio Somadores possvel construir um somador completo a partir de 2 meio somadores. Para isto, analisa-se as expresses de ambos os blocos: Meio Somador:

S= AB

TS = AB
Somador Completo: S = A B TE

TS = A BTE + A B TE + A B TE + A BTE
Fatorando a expresso de TS, tem-se:

__

__

___

TS = TE (A B+ A B) + A B(TE + TE ) TS = TE (A B) + AB
A sada S obtida ligando-se os 2 meio somadores em cascata.
A+B AB A + B + TE

__

__

___

A B TE

MEIO SOMADOR TS1 Y

MEIO SOMADOR (A + B) TE TS2 Y

Observa-se que as sadas TS1 e TS2 so os termos que compem a expresso de TS e, desta forma, basta soma-los utilizando a porta OU. 102

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital

A B TE

S MEIO SOMADOR TS1 Y

S MEIO SOMADOR TS2 Y

S=A + B + TE

TS= TE (A + B)+AB

Somador completo construdo a partir de 2 meio somadores.

5.3.4 Meio Subtrator O meio subtrator efetuar a subtrao de 2 nmeros binrios com somente 1 algarismo. Desta forma, pode-se montar a tabela da verdade considerando a operao de subtrao de 2 nmeros binrios de 1 algarismo (A-B). A 0 0 1 1 B 0 1 0 1 S 0 1 1 0 TS 0 1 0 0

Pode-se montar o circuito lgico que executa a tabela, tendo como entrada as variveis booleanas A e B, e como sada, a subtrao S e o transporte de sada TS. As expresses caractersticas extradas do circuito so:

S= AB TS = A B
Circuito extrado das equaes acima. Representao em blocos do circuito.
__

TS

S MEIO SUBTRATOR TS B

O meio subtrator conhecido por Half subtractor. 103

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital 5.3.5 Subtrator Completo O subtrator completo utilizado para fazer a subtrao de 2 nmeros binrios de mais de 1 algarismo, pois possibilita a introduo do transporte de entrada TE proveniente da coluna anterior. A tabela da verdade do subtrator completo dada por:

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

TE 0 1 0 1 0 1 0 1

S 0 1 1 0 1 0 0 1

TS 0 1 1 1 0 0 0 1

As expresses caractersticas, sem simplificaes, de um subtrator completo so:

S = A B TE + A B TE + A B TE + A BTE TS = A B TE + A B TE + A BTE + A BTE


__ __ __ ___ __

__ __

__

___

__ ___

Transpondo para o diagrama de Veitch-Karnaugh, tem-se: Diagrama para S: Diagrama para TS

B A 0 A 1 TE 1 0 TE 0 1

B 1 0 TE A 0 A 0 TE
__

B 1 0 TE
__

B 1 1 1 0 TE

S = A B TE

TS = A B + A TE + BTE

Das equaes simplificadas montado o circuito lgico do subtrator completo. 104

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital
A B TE

TS

Circuito lgico do subtrator completo.

A representao em blocos do circuito dada por:

S SUBTRATOR B COMPLETO TE TS

O subtrator completo conhecido por Full subtractor. Da mesma forma, pode-se esquematizar um sistema subtrator para 2 nmeros de m bits, onde m=n+1.
An Bn A B TE An-1 Bn-1 A B TE

....

A1 B 1 A B TE

A0 A

B0 B

SUBTRATOR

SUBTRATOR

SUBTRATOR

COMPLETO TS S Sn

COMPLETO TS S

COMPLETO TS S

SUBTRATOR

MEIO

TS

S S0

....
Sn-1 S1

Neste sistema, a sada de transporte TS do ltimo bloco desnecessria se o minuendo (An...A0) for maior ou igual ao subtraendo (Bn...B0), porm poder ser utilizada no caso contrrio para indicar que o resultado negativo, estando, ento, na notao do complemento de 2. 105

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital 5.3.5.1 Notao de Nmeros Binrios Positivos e Negativos A representao de nmeros binrios positivos e negativos pode ser feita utilizando-se os sinais + ou respectivamente. Na prtica, estes sinais no podem ser utilizados, pois tudo deve ser codificado em 0 ou 1, nos hardwares que processam as operaes aritmticas. Desta forma, utiliza-se um bit de sinal colocado na posio de algarismo mais significativo. Se o nmero for positivo, o bit de sinal ser 0, se o nmero for negativo este ser 1. Este processo de representao conhecido por Sinal mdulo. Exemplo: 7310 = 10010012 -7310 = -10010012

Portanto: +10010012 = 010010012 (0 indica nmero positivo). -10010012 = 110010012 (1 indica nmero negativo).

Uma outra forma de representar nmero binrio negativo a notao do complemento de 2. Para obt-lo necessrio primeiramente converter o nmero em complemento de 1. A obteno do complemento de 1 de um nmero binrio se d pela troca de cada bit do nmero pelo seu inversor ou complemento, ou seja, o complemento de 1 de 100110112 011001002. O complemento de 2 obtido somando-se 1 ao complemento de 1 do nmero binrio inicial. Exemplo: Nmero binrio: 11001101 +1 Complemento de 2: 00110011

Complemento de 1: 00110010

A representao na notao do complemento de 2 do nmero 110011012 001100112. O complemento de 2 de um nmero binrio positivo o prprio nmero binrio. A tabela a seguir ilustra a representao dos nmeros 910 a +810 no sistema binrio de 4 bits utilizando a notao do complemento de 2. 106

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital Decimal Binrio Compl. de 2 Decimal Binrio Compl. de 2 -9 0111 0 0000 -8 1000 +1 0001 -7 1001 +2 0010 -6 1010 +3 0011 -5 1011 +4 0100 -4 1100 +5 0101 -3 1101 +6 0110 -2 1110 +7 0111 -1 1111 +8 1000

-1001 -1000 -0111 -0110 -0101 -0100 -0011 -0010 -0001

0000 +0001 +0010 +0011 +0100 +0101 +0110 +0111 +1000

Para a converso de um nmero na notao do complemento de 2 para a notao binria normal basta realizar novamente o complemento de 2 do resultado. A notao do complemento de 2 pode ser utilizado para efetuar operaes aritmticas que envolvam soma ou subtrao. Um nmero negativo pode ser somado a um nmero positivo e assim realizar a operao de subtrao, ou seja, a operao 110101112 - 1001012 equivale a soma de um nmero binrio positivo com outro negativo: N1 + (-N2). Para encontrar a soluo necessrio obter o complemento de 2 do nmero negativo com o mesmo nmero de bits do outro membro, efetuar a soma e eliminar o bit em excesso. O bit em excesso aquele que ultrapassa o nmero de bits considerado (nmero de bits do primeiro membro da operao). A vantagem deste processo que se pode utilizar somente o circuito somador para efetuar as operaes de adio e subtrao. Do exemplo acima: 110101112 - 1001012 O complemento de 1 de 100101 considerando 8 bits (primeiro membro) : 00100101 11011010 O complemento de 2 dado por: 11011010 + 1 = 11011011 A operao de subtrao efetuada da seguinte forma: 11010111 + 11011011
Estouro do nmero de bits considerado

110110010

Assim: 110101112 - 1001012 = 101100102 107

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital 5.3.6 Subtrator Completo a partir de Meio Subtratores possvel construir um subtrator completo utilizando 2 meio subtratores e uma porta OU. Para isto, analisa-se as expresses de ambos os blocos: Meio Subtrator:

S= AB TS = A B
__

Subtrator Completo: S = A B TE

TS = A B TE + A B TE + A BTE + A BTE
Fatorando a expresso de TS, tem-se:

__ __

__

___

__

TS = TE (A B + A B) + A B(TE + TE )

__ __

__

___

TS = TE (A
__

B) + A B

__

ou TS = TE (A B) + A B A sada S obtida ligando-se os 2 meio somadores em cascata.


A B TE X S A+B AB X S A + B + TE

________

MEIO SOMADOR TS1 Y

MEIO SOMADOR (A + B) TE TS2 Y

Observa-se que TS1 e TS2 so os termos que compem a expresso de TS do subtrator completo e, desta forma, basta realizar a soma booleana utilizando a porta OU.

A B TE

S MEIO SOMADOR TS1 Y

S MEIO SOMADOR TS2 Y

S=A + B + TE

TS= TE (A + B)+AB

Subtrator completo construdo a partir de 2 meio subtratores. 108

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital 5.3.7 Somador/Subtrator Completo Ser esquematizado um circuito que efetua as duas operaes. Para isto, ser introduzida uma entrada (M) que permanecendo em nvel 0, faz circuito executar uma soma completa, e permanecendo e nvel 1, realiza uma subtrao completa. M 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 TE 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 TS 0 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1

Soma Completa

Subtrao Completa

As sadas S e TS podem ser simplificadas utilizando o mapa de karnaugh. Mapa para S Mapa para TS

B M M 0 1 1 0 TE 1 0 0 1 0 1 1 0 TE

B 1 A 0 0 1 TE
__ ___ __ __

B M M 0 0 0 0 TE 0 1 0 1 1 1 1 1 TE
__

B 0 A 1 0 1 TE
___

A A

A A

Equao de S:

S = A B TE + A B TE + A BTE + A B TE

109

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital Fatorando a expresso encontra-se:

S = A( B TE + B TE ) + A( B TE + BTE ) S = A(B TE ) + A(B


__ __

__ __

___

__ ___

TE )

S = A(B TE ) + A (B TE )

_________

S = A B TE
Equao de TS:

TS = BTE + M A B+ M A TE + M A B+ M A TE
Fatorando a expresso encontra-se:

___

___

__

__

TS = BTE + B( M A + M A) + TE ( M A + M A ) TS = BTE + ( M A + M A).(B + TE ) TS = BTE + (M A).(B + TE )


Pode-se, ento, esquematizar o circuito:
A B TE TS M
___ __

___

__

___

__

A representao, em blocos, do somador/subtrator completo :


A SOMADOR/ S B SUBTRATOR COMPLETO TS TE M

110

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital 5.4 EXERCCIOS PROPOSTOS 5.4.1) Elabore um codificador Decimal/Binrio para, a partir de um teclado com chaves numeradas de 0 a 3, fornecer nas sadas o cdigo correspondente. Considere que as entradas das portas em vazio equivalem aplicao de nvel lgico 1. 5.4.2) Projete um circuito combinacional para em um conjunto de 4 fios, fornecer nvel 0 em apenas um deles por vez (estando os demais em nvel 1), conforme seleo binria aplicada s entradas digitais. 5.4.3) Elabore um decodificador 3 para 8 onde, conforme as combinaes entre os 3 fios de entrada, 1 entre os 8 fios de sada ativado (nvel 1). 5.4.4) Desenvolva um circuito que transforme o cdigo BCD8421 para o cdigo de Johnson. 5.4.5) Projete um decodificador do cdigo Gray para o excesso 3. D apenas as expresses simplificadas. 5.4.6) Projete um decodificador para, a partir de um cdigo binrio, escrever a seqncia de 1 a 5 em um display de 7 segmentos catodo comum. 5.4.7) Escrever a seqncia da figura abaixo em um display de 7 segmentos anodo comum, a partir de um cdigo binrio.

Caractere Caso 0 1 2 3 4 5 6 7

5.4.8) Monte a tabela e simplifique as expresses do decodificador de cdigo Gray para hexadecimal, visualizado em um display de 7 segmentos catodo comum.

111

UNIVERSIDADE FEDERAL DE UBERLNDIA


FACULDADE DE ENGENHARIA ELTRICA Apostila de Eletrnica Digital 5.4.9) Faa o projeto e desenhe o circuito para, a partir de um cdigo binrio, escrever a seqncia do sistema hexadecimal em um display de 7 segmentos anodo comum. 5.4.10) Mostre como um bloco somador completo pode ser utilizado para efetuar a soma de 3 nmeros de 1 bit. 5.4.11) Esquematize, em blocos, um sistema subtrator para 2 nmeros de 4 bits. 5.4.12) Utilizando o sistema obtido no exerccio 5.4.11, faa um estudo e conclua qual o resultado obtido no caso de o minuendo (A3 A2 A1 A0) ser menor que o subtraendo (B3 B2 B1 B0). 5.4.13) Elabore um circuito meio somador (M=0) / meio subtrator (M=1). 5.4.14) Esquematize, em blocos, um sistema somador/subtrator completo para 2 nmeros de 4 bits. 5.4.15) Utilizando blocos de somadores completos, elabore um sistema subtrator para 2 nmeros de 2 bits. 5.4.16) Utilizando blocos de somadores completos, elabore um sistema para 2 nmeros de 2 bits que faa soma ou subtrao, conforme o nvel aplicado a uma entrada de controle M. (M=0 para soma e M=1 para subtrao).

RESPOSTA DOS EXERCCIOS - NO XEROX

112