90 SIsTEMtAs DicrrAis / PRINCIPIOS B APLICACOES PROBLEMAS As letras que aparecem na cor cinza antes dos proble- mas indicam a natureza ou o tipo de problema, confor: me descrito a seguir: B problema basico ‘T problema de andlise de defeito D problema de projeto ou modificagdo de circuito N novo conceito ou nova técnica nao abordados no texto © problema considerado um desatio H problema em HDL ‘SECAO33 B 3.1* Desenhe a forma de onda de saida para a porta OR da Figura 3.52 aire et | FIGURA 3.52 B 3.2 Suponha que a entrada A na Figura 3.52 seja, nao intencionalmente, curto-circuitada para 0 terra (isto é, A = 0). Desenhe a forma de onda de saida resultante. Suponha que a entrada A na Figura 3.52 seja, nao intencionalmente, curto-circuitada paraa linha de alimentago +5 V (isto é A = 1). Desenhe a forma de onda de saida resultante. B33 34 Leia as afirmacdes a seguir referentes & porta OR. A primeira vista, elas parecem ser verda- deiras, mas depois de uma andlise, vocé vera que nenhuma € totalmente verdadeira. Prove isso mostrando um exemplo especifico que refute cada afirmativa. (a) Sea forma de onda de saida de uma porta OR for a mesma que a forma de onda de uma das entradas, a outra entrada esta sendo mantida permanentemente em nivel BAIXO, Se a forma de onda de safda de uma porta OR for sempre nivel ALTO, uma de suas entradas est sendo mantida sempre em nivel ALTO. Quantos conjuntos diferentes de condigdes de entrada produzem uma saida em nivel ALTO ‘em uma porta OR de cinco entradas? (by Bs + As respostas para os problemas assinalados com um aste riseo podem ser encontradas ne final do texto, SECAO 3.4 B36 ‘Troque a porta OR na Figura 3.52 por uma porta AND. (a)* Desenhe a forma de onda de saida. (b) Desenhe a forma de onda de saida se a entrada A for permanentemente curto- circuitada para o terra. (€) Desenhe a forma de onda de saida se a entrada A for permanentemente curto: circuitada para +5. ‘Tomando como referéncia a Figura 3.4, modi- fique 0 circuito de modo que o alarme seja ativado apenas quando a presso e a tempe- ratura excederem, ao mesmo tempo, seus valores-limite. D 3.7" 1 3.8" ‘Troque a porta OR na Figura 3.6 por uma porta AND e desenhe a forma de onda de saida. Suponha que vocé tenha uma porta de duas entradas de funcao desconhecida que pode ser uma porta OR ou uma porta AND. Qual combi- nagao de niveis de entrada vocé colocaria nas entradas da porta para determinar seu tipo? Verdadeiro ou falso: Uma porta AND, nao impor- ta quantas entradas tenha, produziré uma saida em nivel ALTO para apenas uma combi- nagao de niveis de entrada B39. B 310 SEGOES35A37 B 3.11 Aplique a forma de onda A mostrada na Figura 3.23 & entrada de um INVERSOR. Desenhe a forma de onda de saida. Repita para a forma de onda B. \f 3.42) (a)* Escreva a expresso booleana para a saida x na Figura 3.53(a). Determine 0 4 valor de x para todas as condicées possi- veis de entrada e relacione os resultados em uma tabela-verdade. (b)_ Repita para o cireuito da Figura 3.53(b). (B 3.13* Determine a tabela-verdade completa para 0 —— circuito da Figura 3.15(b) encontrando os ¥ _niveis Idgicos presentes na saida de cada porta para as 32 combinacoes possiveis de entrada. 1 3.14 (a)* Troque cada OR por uma AND e cada AND por uma OR na Figura 3.15(b). Em seguida, escreva a expressao para a saida. (b) Determine a tabela-verdade completa. Gf 313) Deteritine a tabela-verdade completa’ para'o ccircuito da Figura 3.16 encontrando os niveis logicos presentes na saida de cada porta para as 16 combinagées possiveis de entrada.Capfroro 3 / DescREVENDO CircurTos Locicos ci oper ° FIGURA 3.53 SEGAO 38 B 348 Repita o Problema 3.17 para uma porta NAND. B 3.16) Para cada uma das expressdes a seguir, dese- . (© 3.19* Escreva a expressiio para a saida do circuito da nhe o circuito légico correspondente usando portas AND, OR e INVERSORES. Figura 3.55 e use-a para determinar a tabela- es verdade completa. Em seguida, aplique as for- (at x = ABE FD) mas de onda mostradas na Figura 3.54 as iain ee entradas do circuito e desenhe a forma de (byt 2 = A + B + CDE) + BCD onda de saida resultante, ( y= MN + PQ) Of A @ ¥=WtPO x8 ) [a y- @ = MNP +%) @ x= (A+ BA + B) ¢ SECAO 3.9 FIGURA 3.55 5 3.17* (a) Aplique as formas de onda de entrada da Figura 3.54 em uma porta NOR edesenhe 3.29 Determine a tabela-verdade para o circuito da a forma de onda de saida. Figura 3.24 (b) Repita para a entrada C mantida perma’ 5, 3.21 Modifique os circuitos que foram construidos penrgnents ema nivel BAIAD- no Problema 3.16 para usar as portas NAND e (©) Repita para a entrada C mantida em nivel NOR onde for apropriado. ALTO. SEGAO 3.10 ; © 3.22. Prove os teoremas (15a) ¢ (15b) testando todos ao ® er coavapontiale WH i 3.23" EXERCICIOS DE FIXACAO Fd + Complete cada expresso. 4 ; @ Ati=___s @® D1 = __ FIGURA 3.54 (b) AvA @) Dronu anu al c 3.24 Sistemas Diornais / PRINCIPIOS E APLICAGOES () BB c+t= (@ C+C= @ G+GF= (e) x0 @ vt wy (a)* Simplifique a seguinte expressao usando 0s teoremas (13D), (3) € (4): x = (M + N\M + PN + P) (hy (b) Simplifique a seguinte expresso usando (5 teoremas (13a), (8) € (6): z = ABC + ABC + BCD SECOES 3.11 £312 c 328 B 3.26 B 327" © 3.28 © 329 B 3.30 B 331 © 332 Prove os teoremas de DeMorgan testando to- dos os casos possiveis. Simplifique cada uma das seguintes expres- sées usando os teoremas de DeMorgan. (@* (b) A+ BC (©)* ABCD (A+B (o)* 4B @* AB + OD (@) ape Use os teoremas de DeMorgan para simplifi- car a expresso de saida do cireuito da Figura 3.55. Converta 0 cireuito da Figura 3.53(b) para um cireuito que use apenas portas NAND. Em seguida, escreva a expressio de saida para 0 nove circuito, simplifique-a usando os teore- mas de DeMorgan e compare-a com a expres- sio do circuito original, ° Converta o cireuito da Figura 3.53(a) para um circuito que use apenas portas NOR. Em segui- da, escreva a expressao de saida para 0 novo circuito, simplifique-a usando os teoremas de DeMorgan e compare-a com a expressio do circuito original. ‘Mostre como uma porta NAND de duas entra- das pode ser construida a partir de portas NOR de duas entradas. Mostre como uma porta NOR de duas entradas pode ser construida a partir de portas NAND de duas entradas. ‘Um avido a jato emprega um sistema de moni. toragao dos valores de rpm, pressio e tempera- tura dos seus motores usando sensores que operam, conforme descrito a seguir: saida do sensor RPM = 0 apenas quando a velocidade for <4 800 rpm saida do sensor P = 0 apenas quando a pressao for < 1,33 Nim? sada do sensor 7 = 0 apenas quando a tempe- ratura for < 93,3" () 4+ C+D (h) 1+ NVM +N) A Figura 3.56 mostra o circuito l6gico que con- trola uma lampada de adverténcia dentro da cabine para certas combinagbes de condicdes da maquina. Admita que um nivel ALTO na saida W ative a luz de adverténcia. (a)* Determine quais condicdes do motor indi- cam um sinal de advertencia ao piloto. (>) Toque esse circuito por um outro que contenha apenas portas NAND. Tw __/ Tz 2 agverence FIGURA 3.56 SECOES 3.13E 3.14 B 3.33 B 334 © 335 © 3.36 Para cada afirmativa a seguir, desenhe o sim- bolo apropriado da porta légica (padrao op alternativo) para as operagdes dadas. (a) Uma saida em nivel ALTO ocorre apenas quando todas as entradas estao em nivel, BAIXO, ‘Uma saida em nivel BAIXO ocorre apenas quando todas as entradas esto em nivel BAIXO. Uma saida em nivel BAIXO ocorre apenas quando todas as entradas estao em nivel ALTO. Desenhe as representacdes-padrdo para cada uuma das portas logicas basicas. Em seguida, desenhe as representagdes alternativas. Suponha que o circuito da’ Figura 3.55 seja um simples circuito combinacional de uma chave digital de cédigo cuja saida gera um sinal ativo em nivel BAIXO para apenas uma combi: nagio das entradas. (@)* Modifique 0 diagrama do circuito para que ele represente mais eficientemente a operagio do circuit (b) © (b) Use © novo diagrama do circuito para determinar a combinacao de entrada que ativa a saida. Faca isso da saida para a entrada do circuito, usando as informa: ‘ges dadas pelos simbolos das portas uti- Tizadas nos exemplos 3.22 © 3.23. Compare os resultados com a tabela obti- da no Problema 3.19. ‘Determine as condigdes de entrada neces- sérias para ativar a saida Z na Figura 3.37(b). Faca isso da saida para a entrada do circuito, de acordo com os exemplos 3.22 € 3.23. (a)Capireto 3 / DEScREVENDo Cixcurtos Loctcos 3 (b) Admita que 0 estado BAIXO na saida Z seja 0 estado ativo do alarme. Altere 0 diagrama do circuito para refletir essa condigao e, em seguida, use 0 diagrama alterado para determinar as condicdés de entrada necessarias para ativer 0 alarme. Modifique o circuito da Figura 3.40 de modo que seja necessdrio fazer Ay = 0 para produzir DRIVE = 1 em vez de Ay = 1. Determine as condigées de entrada necessa- rias.para levar a saida para o estado ativo na Figura 3.57. D337 B38 FIGURA 3.57 B 3.39* Qual é o estado acionado (ative) para a saida da Figura 3.57? E para a saida da Figura 3.36(c)? B 3.40. Use o resultado do Problema 3.38 para obter a tabela-verdade completa para o ,circuito da Figura 3.57. sv eg “uz ee 1 PIGURA 3.38, N 3.41* A Figura 3.58 mostra uma aplicacao de portas légicas que simula um cireuito two-way como o usado em nossas casas para ligar ou desligar uma lampada a partir de interruptores dife- rents. Nesse caso, é usado um LED que estara LIGADO (conduzindo) quando a saida da porta NOR for nivel BAIXO. Observe que essa saida foi nomeada para indicar que 6 ativa- BAIXO. Determine as condigdes de entrada necessérias para ligar 0 LED. Em seguida, verifique se o circuito funciona como um inter- ruptor fwoxway (interruptores A e B). No Capitulo 4 vocé aprender a projetar circuitos como esse para produzir uma relacao entre entradas e saidas, SECAO 3.15 B 3.42 Redesenhe os cireuitos: (a)* da Figura 3.57 € (b) da Figura 3.58 usando os simbolos IEEE/ANSI. SECAO 3.17 EXERCICIOS DE FIXAGAO SOBRE HDL Hi 3.43* Verdadeiro ou falso: (a) OVHDL é uma légica de programagao de computadores. (b) O VHDL pode fazer 0 mesmo que o AHDL. (©) O AHDL é uma linguagem do padrao . IEEE. (@) Cada interseegao de uma matriz de comu: tagdo pode ser programada como um cir cuito aberto ou em curtocircuito entre uma linka e uma coluna, (©) 0 primeiro item que aparece no topo de uma lista em HDL é a descrico funcional, (f) 0 tipo de um objeto indica se ele é uma entrada ou uma saida. (g) 0 modo de um objeto determina se ele é uma entrada ou uma saida. (h)_ Nés internos so os que foram eliminados jamais serdo usados novamente. (i) Sinais locais é um outro nome para varié- veis intermediarias. (i) 0 cabegatho é um bloco de comentarios que documentam informacdes importan- tes sobre o projeto. SEGAO 3.18 B 3.44 Redesenhe a matriz de conexao programavel da Figura 3.44. Nomeie os sinais de saida (li- nhas horizontais) da matriz de conexéo (da linha de cima até a de baixo) da seguinte forma: AAABADHE. Desenhe um X nas inter- seccdes apropriadas para fazer uma linha € uma coluna entrarem em curto-cireuito e criar essas conexdes ao circuito légico. 1H 3.45* Escreva 0 cédigo HDL na linguagem de sua escolha que iré produzir as seguintes funcdes de saida:94 Sistemas Dicrrais / PRINCIPIOS E APLICACOES H 3.46 Escreva o cédigo HDL na linguagem de sua escolha que implementaré o circuito légico da Figura 3.39. (a) Utilize uma tinica equacao booleana. (b) Use as varidveis intermedidrias V, W, X aie APLICACAO EM MICROCOMPUTADOR C 3.47* Consulte a Figura 3.40 no Exemplo 3.23. As entradas de Az a Ao sfo entradas de enderego provenientes das saidas de um chip de micro. processador em um microcomputador. O cédi: g0 de endereco de 8 bits, A; a Ag, seleciona qual dispositivo 0 microprocessador deseja RESPOSTAS DAS QUESTOES PARA REVISAO ‘SECAD3.2 Lent 2 a= oe SECAO33 1. Todas as entradas em nivel BAIXO. 2. eSA+BEC+D+E4F 3. Constantemente em nivel ALTO. SECAO 3.4 1. Todas as cinco entradas = 1. 2. Uma entrada em nivel BAIXO mantém a saida em nivel BAIXO. 3. Falso; veja a tabela-verdade de cada porta. SECAO 35 1. Assaida do segundo INVERSOR ser a mesma que a entrada A. 2. yseré nivel BAIXO apenas para A = SEGAO 3.6 x=A+B+0+ 2D 2.x=D@BTO+E SECAO 37 Sere = 1 Seg! 3. x = 1para ambos. SECAO 38 1. Vejaa Figura 3.15(a), 2. Vejaa Figura 3.17(b), % Veja a Figura 3.15(b). ativar. No Exemplo 3.23, 0 cbdigo do enderego necessario para ativar a unidade de disco foi de Az a Ag = 111111102 = FExs, ‘Modifique o circuito de modo que 0 micropro. cessador tenha de gerar 0 cédigo 4A,¢ para ati- var a unidade de.disco. DESAFIOS © 3.48 Mostre como x = ABC pode ser implementa- do com uma porta NOR de duas entradas e uma porta NAND de duas entradas. 3.49* Implemente a expresso y = ABCD usando apenas portas NAND de duas entradas. SECAO 39 1. Todas as entradas em nivel BATXO. 2 x)= 0 x= SECAO 3.10 1 y= at 2. y= ABD 3. y= 4D + BD SECAO 3.11 1.2=4B+c 2y=(R+5+ THQ 3. O mesmo que na Figura 3.28, exceto que NAND & substitufda por NOR. 4. yp = ABC + D) SEGAO 3.12 1. Trés. 2. O circuito com NOR é mais eficiente porque pode ser implementado com um CI 741802. 3. x = (AB)(CD) = AB + (CD) + AB + cD SECAO 3.13 1. A safda sera nivel BAIXO quando qualquer entrada for nivel ALTO. 2. A saida seré nivel ALTO somente quando todas as entradas forem nivel BAIXO. 1 BAIXO quando qualquer entrada 3. A saida seré ni for nivel BAIXO. 4. A saida seré nivel ALTO somente quando todas as, entradas forem nivel ALTO.CCE LL 162 PROBLEMAS Sistemas Dicrrais / PRINCEPIOS APLICACOES SECOES 42E43 B 4.1* Simplifique as seguintes expressdes usando a (a) (b) © @ (e) © @ (a) B42 algebra booleana, ABC + AC (+ RQ +R ABC + ABC + 4 q=RSTIR+ SFT) C + ABC + ABC + ABC + ABC 2=(B+OB+Q+4+B+6 v x (C+D) + ACD + ABC + ABCD + ACD ABCD) + ABD + BCD Simplifique o circuito mostrado na Figura 4.65 usando a algebra booleana, FIGURA 4.65 Problemas 4.2 € 4.3. B 4.3% Troque cada porta no circuito do Problema 4.2 Por uma porta NOR e simplifiqye o circuito, usando a algebra booleana, SECAO 4.4 B.D 4.4* Projete o circuito légico correspondente a tabela-verdade mostrada na Tabela 4.11, TABELA 4.11 AL Bane ee Oe ot DO Oinerety.)..0 0 eioage |g Piercy digs oBayochst rustacies & o2iq fe tele te ee * As respostas as questoes assinaladas com um asterisco cencontram-se no final do texto. B,D 4.5 Projete um circuito légico cuja safda seja nivel ALTO apenas quando a maioria das entradas A, B e C for nivel BATXO. D 4.6 Uma fabrica precisa de uma sirene para indicar 0 fim do expediente. A sirene deve ser ativada quando ocorrer uma das seguintes condicdes: 1. J passou das cinco horas e todas as maquinas estao desligadas, 2. Esexta-feira, a producao do dia foi ating dae todas as maquinas estdo paradas. Projete um circuito légico para controle da sirene, (Sugestdo: use quatro variéveis logicas de entrada para representar as diversas condi. ses; por exemplo, a entrada A sera nivel ALTO apenas quando for 5 horas ou mais.) D 4.7* Um niimero de quatro bits é representado como Az4x4x4p, onde As, Ap, Ay @ Ap so os bits individuais e Ay é 0 LSB. Projete um circuito l6gico que gere um nivel ALTO na saida sem. re que o mimero binério for maior que 0010 ¢ menor que 1000. D48 A Figura 4.66 mostra um diagrama para um cireuito de alarme de automével usado para detectar uma determinada condigio indeseja- da. As trés chaves so usadas para indicar, res. pectivamente, o estado da porta do motorista, © estado da ignicdo e 0 estado dos fardis, Projete um circuito légico com essas trés cha. ves como entrada, de forma que o alarme seja ativado sempre que ocorrer uma das seguintes condigées: = Osfar ligada. ™ A porta esta aberta e a ignicao esta ligada. estiio acesos e a ignigao est des- reat ieee | o Bo. he Desligaga oni || - H FIGURA 4.66 Problema 4.8, 4.9* Implemente 0 circuito do Problema 4.4 usando apenas portas NAND.Cavinvto 4 / Cmrcurros Locicos Commactonats 410 Implemente o circuito do Problema 4.5 usando apenas portas NAND. SECAO 45 B 4.11 Determine a expressio minima para o mapa K mostrado na Figura 4.67. Dedique atengao especial ao passo 5 para o mapa em (a). 0 oo ob . a ] = mlitala[s wlafslolo asfo [ole] wlofolo]o a) [0 wb FIGURA 4.67 Problema 4.11. B4a2z B Aaa Baw Na tabela-verdade a seguir, crie um mapa K de 2 2, agrupe os termos e simplifique. Entao, consulte novamente a tabela para ver se-a expresso 6 verdadeira para todos os registros na tabela, lo lo |e B 0 1 0 ql ele lei fe Comegando com a tabela-verdade na Tabela 4.11, use um mapa K para encontrar a equacao da soma-de-produtos mais simples. Simplifique a expresso em (a)* do Problema 4.1(e) usando um mapa K; (b) do Problema 4.1(g) usando um mapa K; (c)* do Problema 4.1(h) usando um mapa K, B 4.15* Obtenha a expressio desaida do Problema 4.7 pad usando um mapa K. 16 A Figura 4.68 mostra um contador BCD que gera uma saida de quatro bits repre- sentando c6digo BCD para o ntimero de pulsos que é aplicado na entrada do con- tador. Por exemplo, apés a ocorréncia de quatro pulsos, as saidas do contador sero 163 DCBA = 0100; = 449. O contador retorna para 0000 no décimo pulso, comegando a contagem novamente. Em outras palavras, as saidas DCBA nunca representarao um ntimero maior que 10012 = 940, (a)* Projete um circuito légico que gere uma safda em nivel ALTO sempre que o contador estiver sas contagens 2,3 e 9. Use o mapa K e apro- veite as condigdes de irrelevancia. 9 488) X [ avrossquando } eet ee Bou | FIGURA 4.68 Problema 4.16. D 4.174 A Figura 4.69 mostra quatro chaves que fazem parte do circuito de controle em uma maquina copiadora. As chaves esto posicionadas em diversgs pontos ao longo da trajetéria do papel dentro‘da maquina. Cada chave esta no estado normal aberta e, quando o papel passa sobre a chave, ela é fechada. E impossivel o fechamen. to simultaneo das chaves SW1 e SW4, Projete um circuito I6gico que gere uma saida em nivel-ALTO sempre que duas ou mais chaves estiverem fechadas ao mesmo tempo. Use 0 mapa K ¢ aproveite as vantagens das condi- GGes de irrelevaneia, r x | ATOsempreque ) SV | ceuto, | Nae eresscteea | lego fesiverem chads" *SW.© Sw4jamas estarao Techadas a0 mesmo tempo FIGURA 4.69 Problema 4.17. Baas C419 0 Exemplo 4.3 demonstrou a simplificacio aleé- brica. 0 Passo 3 resultou na equagao da soma-de- produtos z= ABC + ACD + ABCD + ABC. ‘Use um mapa K para provar que essa equacao ode ser simplificada ainda mais em relagao resposta mostrada no exemplo. Use dlgebra booleana para chegar ao mesmo resultado obtide pelo método do mapa K no Problema 4.18, SECAO 46 B 4.20 (a) Determine a forma de onda de saida para © circuito mostrado na Figura 4.70.164 (>) Repita para a entrada B mantida em nivel BAIXO. (©) Repita para a entrada B mantida em nivel ALTO. gees FTemtpo ts. @ FIGURA 4.70 Problema 4.20. & 4.21* Determine as condicdes de entrada necessé- rias para gerar uma saida x = 1 no circuito mostrado na Figura 4.71. ones FIGURA 4.71 Problema 4.21, B 4.22 Projete um circuito que produza uma saida ALTO s6 quando todas as trés entradas estive- rem no mesmo nivel, (@) Use uma tabela-verdade e um mapa K para obter a solugao da soma-de-produtos. (b) Use duas entradas de portas XOR e outras portas para encontrar a solucao. (Sugestdo: _Lembre-se da epropriedade transitiva da algebra... sea = be b = c,en- toa =c) B 4.23* Um 7486 contém quatro portas XOR. Mostre como implementar uma porta XNOR usando apenas um 7486, Sugestdo: Veja 0 Exemplo 4.16. B 4.24* Modifique:o circuito mostrado na Figuia 4.23 Para comparar dois mimeros de quatro bits e gerar uma saida em nivel ALTO quando os dois némeros forem idénticos, B 4.25 A Figura 4.72 apresenta'um detector de magni- tude relativa que recebe dois niimeros binarios de trés bits x2x1x9 € dayiv9 € determina se eles sao iguais e, se nao forem, indica qual é 0 maior. Existem trés saidas, definidas conforme a seguir: 1, M=1apenas se os dois niimeros de entra- da forem iguais. 2, N= 1 apenas se x;xyx) for maior que pve. 3. P = ¥ apenas se yyiuy for maior que - xaxito. Sistemas Dicrmais / PRINCIPIOS E APLICACOES Projete um circuito légico para esse detector, © circuito tem seis entradas e trés saidas € Portanto é muito complexo para usar uma tabelaverdade. Como sugestio, veja o Exemplo 4.17 para saber como comecar a resolver esse problema. Lem xy) de magnitvee FN txsyp rota bee ixey FIGURA 4.72 Problema 4.25. MAIS PROBLEMAS DE PROJETO C.D 4.26" A Figura 4.73 representa um circuito mul tiplicador que recebe dois niimeros bind- rios x1x9 € viyo © gera um ntimero bindrio de saida 2327212) que é igual ao produto aritmético dos dois mimeros de entrad: Projete um circuito légico para o multip! cador. (Sugestio: 0 circuito légico tera qua- tro entradas e quatro saidas,) z se ° TSE] creat [a yy} mutipieader |, Tel ise FIGURA 4.73 Problema 4.26. D427 Um cédigo BCD é transmitido para um recep- tor remoto. Os bits so A3, Ao, Ay € Ap, sendo Ay 0MSB. O circuito do receptor inclui um circui- to detector de erro BCD quie analisa 0 codigo recebido para saber se é um e6digo BCD vali. do (ou seja, = 1001). Projete esse circuito para gear um nivel ALTO para qualquer condicao, de erro, D 4.28* Projete um circuito légico’ cuja safda seja nivel ALTO sempre que A e B forem nivel . ALTO, enquanto .C ¢ D estiverem em né vel BAIXO ou ambas em nivel ALTO. Tente fazer o projeto sem usar uma tabela-verdade. Em seguida, verifique o resultado construindo uma tabela-verdade a partir do seu circuito ara ver se esta de acordo éom 0 enunciado do problema, D 4.29 Quatro grandes tanques em uma indistria qui- mica contém diferentes liquidos sendo aqueci dos. Sao usados sensores de nivel de liquido para.detectar sempre que o nivel no tanque A owno B subir acima'de um nivel predetermi- nado. Os Sensores de temperatura 10s tanques Ce D detectam quando a temperatura de umCariruto 4 / Circurros LoGicos ComBINactonats desses tanques cai abaixo de um determinado limite. Considere que as saidas A e B dos sen- sores de nivel de liquido estejam no nivel BAIXO, quando o nivel seja satisfatrio, e no nivel ALTO, quando 0 nivel for muito alto, Além disso, as saidas C e D dos sensores de temperatura seréo nivel BATXO, quando a temperatura for satisfatéria, e nivel ALTO, quando a temperatura for muito baixa. Projete um circuito légico que detecté sempre que 0 nivel no tanque A ou no B for alto, ao mesmo tempo que a temperatura em um dos tanques C ou D for muito baixa. @D/430* A Figura 4.74 mostra o cruzamento de uma rodovia com uma via de acesso. Sensores detectores de veiculos so colocados a0 longo das pistas Ce D (na rodovia) ¢ nas pis. tas A e B (via de acesso). As saidas desses sensotes serao nivel BAIXO (0) quando nenhum. veiculo estiver presente e nivel ALTO (1) quando um veiculo estiver presen- te. O sinal de transito no cruzamento é con. trolado de acordo com a seguinte logica: 1. sinal da direcao leste-oeste (L-O) seré verde quando as duas pistas Ce D estive- rem ocupadas 0 sinal da diregao leste-oeste serd verde sempre que as pistas C ou D estiverem ocupadas, mas com as Ae B desocupa- das, 3. © sinal da direcdo norte-sul (N-S) sera verde sempre que as duas. pistas Ae B estiverem ocupadas, mas as C e D estive- renidesocupadas. ~ 4. sinal da direc&o norte-sul também seré verde quando as pistas A ou B estiverem ocupadas enquanto ambas as pistas Ce D estiverem vazias, Osinal da direcdo leste-oeste seri verde quando ndo houver veiculo presente. Sree aie FIGURA 4.74 Problema 4.30, Usando as saidas dos sensores 4, B, Ce D como entradas, projete um circuito légico para con- trolar o seméforo. Devem existir duas saidas, NS € L-0, que serdo nivel ALTO quando a luz correspondente for verde. Simplifique o circui- to, 0 maximo possivel, e mostre todos os passos. SECAO 47 D431 Projet novamente o gerador e verificador de aridade mostrado na Figura 4.25 para: (a) ope- rar usando paridade impar (Sugestdo: Qual é a relagdo entre um bit de paridade impar e um bit de paridade par para o mesmo conjunto de bits de dados?); (b) operar com oito bits de dados. SECAO 48 B 432 (a) Sob que condigées uma porta OR permiti- 74 a passagem de um sinal l6gico para a saida sem alteragao? (b)_ Repita o item (a) para uma porta AND. (©) Repita para uma porta NAND. (@) Repita para uma porta NOR. 1B 4.334(a) Um INVERSOR pode ser usado como um circuito para habilitar/desabilitar? Explique. (b) Uma porta XOR pode ser usada em um cir cuito para habilitardesabilitar? Explique. D 434 Projete um circuito I6gico que permita que um sinal 4 na entrada passe para a saida apenas quando a entrada de controle B for nivel BAIXO enquanto a entrada de controle C for nivel ALTO; caso contra, a saida seré nivel BATXO. D 4.38* Projete um circuito que desabilite a passagem de um sinal de entrada apenas quando as entradas de controle B, Ce D estiverem todas em nivel ALTO; a safda sera nivel ALTO na condigao de circuito desabilitado, D 4.36. Projete um circuito légico que controle a pas- sagem de um sinal A de acordo com os seguin. te8 requisites: 1. A saida X seré igual a entrada A quando as entradas de controle Be C forem iguais 2, Xpermanecerd em nivel ALTO quando B €C forem diferentes, D 4237 Projete um circuito légico que tenha dois sinais de enirada, A; € 4p, e uma entrada de controle $ de forma que seu funcionamento esteja de acordo com os requisitos mostrados na Figura 4.75. (Esse circuito é denominado ‘multiplexador e seré abordado no Capitulo 8.) ane Munplexador ne 8 FIGURA 4.75 Problema 4.37. :Sistemas Dicrmals / PRINCIPIOS E APLICACOES D 4.38* Use o mapa K para projetar um citcuito que SECOE: T 43 atenda aos requisitos do Exemplo 4.17. Com- are esse circuito com a solugao mostrada na Figura 4.23. Esse exercicio mostra que o mapa K no pode aproveitar as vantagens das portas l6gicas XOR ¢ XNOR. 0 projetista tem de ser capaz de determinar quando essas portas si0 aplicaveis. S49A413 9 (a) Um téenico esta testando um circuit légi- coe verifica que a saida de um determina- do INVERSOR esta permanentemente em nivel BAIXO enquanto sua entrada esta pulsante. Relacione as razdes possiveis ara esse mau funcionamento. () Repita o item (a) para a situagao em que a saida do INVERSOR esta sempre no nivel indeterminado. ‘T 440* Os sinais mostrados na Figura 4.76 sio aplica- dos as entradas do circuito mostrado na Figura 4.32. Suponha que exista um cireuito aberto interno em Z1-4, (@) Qual é a indicacdo de uma ponta de prova logica em Z1-4? Qual leitura de tensio cc vocé esperaria ler em um voltimetro colocado em Z1-4? (Lembre-se de que os CIs so TTL.) () (©) Faca um esboco de como seriam os sinais CLKOUT e SHIFTOUT. Em vez de um circuito aberto em Z1-4, suponha que os pinos 9 © 10 de 22 esti em curto internamente. Faga um esboco do provavel sinal em 22-10, CLOCROUT e (@ FIcu 74.41 T 4.42 ‘SHIFTOUT. me fy sHer i RA 4.76 Problema 4.40, Suponha que os CIs mostrados na Figura 4.32 sejam CMOS. Descreva como 0 funcionamento do cireuito seria afetado por um circuito aber. to no condutor que conecta 22-2 € Z2-10. No Exemplo 4.24 relacionamos trés possiveis falhas para a situagdo mostrada na Figura 4.36, Qual procedimento deveria ser seguido’ * Lembrese de que T indica um exereicio de analise de defeitos T 4436 T 444 T 445 T 4.46* 7447 para determinar qual falha esta causando 0 problema? Veia o circuito mostrado na Figura 4.38 Suponha que os dispositives sejam CMOS, Suponha também que a indicagio da ponta de Prova légica seja ‘indeterminado’ em vez de ‘pulsante’. Relacione as possiveis falhas e escre- va um procedimento a ser seguido para deter. minar qual falha esta causando o problema. Veja 0 circuito da Figura 4.41. Lembre-se de que a saida Y deve estar em nivel ALTO para qualquer uma das seguintes condicées: 1. A=1,B=0,independentemente de C 2. A=0,B=1,C No teste do circuito, 0 técnico observa que a saida Y vai para o nivel ALTO apenas para a primeira condicao, mas permanece em nivel BAIXO para todas as outras condigées de entrada. Considere a lista a seguir com as pos- veis falhas. Para cada uma escreva ‘sim’ ou ‘nao’ para indicar se essa falha pode ou nao ser a causa do problema. Justifique cada res- posta ‘nao’, . (a) Um curto interno de 22-13 com GND. (b)_ Um circuito aberto na conexao com 22-13, © @ Um curto interno de 22-11 com Veo. Um circuito aberto na conexdio de Voc com 22. Um cireuito aberto interno em 22.9, Uma conexaio aberta de Z2-11 a 229, ‘Uma ponte de solda entre os pinos 6 ¢ 7 de 22, Desenvolva um procedimento para identificar a fatha que esta causando o mau funcionamen- to descrito no Problema 4.44. Suponha que as portas imostradas na Figura 441 sejam todas CMOS. Quando o técnico testa o circuito, conclui que ele funciona corre. tamente exceto para as seguintes condigées 1. A=1,B=0,C=0 2 A=0,B=1,0=1 Para essas condigées, a ponta de prova logica indica niveis indeterminados em 226, 22-11 ¢ 228, Qual deve ser a falha mais provavel no cireuito? Justifique. © © @ “A Figura 4.77 € um circuito légico combinacio- nal que ativa um alarme de um carro sempre que 0 assento do motorista e/ou do passageiro esta ocupado, mas o cinto de seguranca néo esta sendo usado quando 0 carro € ligado, Os sinais DRIV e PASS sao ativos em nivel ALTO & indicam, respectivamente, a presenca do motorista e do passageiro. Esses sinais sio obtidos a partir de chaves atuadas por pressio colocadas nos assentos. 0 sinal IGN é ativo em nivel ALTO quando a chave da ignigao estiverCapiruto 4 / Cincurros L6GIcos CoumINACrONAIS ligada. O sinal BELTD é ativo em nivel BATXO e indica que 0 cinto do motorista nao esté sendo usado. 0 sinal BELTP é 0 sinal corres: pondente ao cinto do passageiro. 0 alarme sera ativado (BAIXO) sempre que o carro for ligado, um dos bancos dianteiros estiver ocu- ado ¢ 0 cinto nao estiver sendo usado. (a) Verifique se 0 circuito funciona conforme a descrigdo dada. (b) Descreva como esse sistema de alarme funcionaria se ocorresse um curto interno de Z1-2 com GND. (©) Descreva como 0 circuito funcionaria se ocorresse uma desconexao entre 22-6 € 22-10. owe se om sam 242] * . | £ FIGURA 4.77 Problemas 4.47, 4.48 € 4.49. 'T 4.48* Suponha que o sistema mostrado na Figura 4.77 esteja funcionando de tal forma que 0 alarme seja ativado logo que 0 motorista e/ou © passageiro estejam sentados e 0 carro seja ligado, independentemente de os cintos esta- rem ou no sendo usados. Quais sdo as posst- yeis falhas? Qual procedimento deverd ser seguido para identificar a falha causadora do problema? ‘T 4.49* Considere que 0 sistema de alarme mostrado na Figura 4.77 esteja funcionando de tal forma que o alarme seja ativado continuamente assim que d carro for ligado, independentemente dos estados das outras entradas. Relacione as possi- yeis falhas e escreva um procedimento para identificar a falha causadora do problema. EXERCICIOS DE FIXACAO SOBRE PLDs (50 A 55) 4.50* Verdadeiro ou falso: (a)_ Um projeto top-down comeca com uma des- cri¢do geral do sistema inteiro e suas espe. cificagoes. (b) Um arquivo JEDEC pode ser usado como um arquivo de entrada em um programador. (©) Se um arquivo de entrada for compilado sem erros, significa que 0 circuito imple. mentado no PLD funcionara corretamente. (@)_ Um compilador pode interpretar um eédige mesmo que este tenha erros de sintaxe. (©) Vetores de teste so usados para simular e testar um dispositivo, H,B 4.51 0 que significam os caracteres % usados em um arquivo de projeto em AHDL? HB 4.52 Como 0s comentérios so introduzidos em um arquivo de projeto VHDL? B 4.83 O que é um soquete ZIF? B 4.54* Cite trés modos de entrada usados para intro- duzir a descrigao de um circuito em um softwa- re de desenvolvimento de PLD. B 4.35. O que significam as siglas JEDEC e HDL? SEGAO 4.15 H,B 4,56 Declare os seguintes objetos de dados em AHDL ou VHDL. (a)* Uma matriz de 8 bits de saida chamados gadgets. (b) Um bit de saida tinico chamado buzzer. (© «Uma porta de entrada numérica de 16 bits chamada altitude. (@) Um bit nico, intermediério, dentro de um arquivo de descricao de hardware cha- mado wire2. Expresse os seguintes ntimeros literais em hexa, bindrio e decimal usando a sintaxe de AHDL ou VEDL. (a)* 15240 (b) 1001010100, (© 3Chie 1H, B 4.38%, As seguintes definicdes similares de /0 sdo dadas em AHDL e VHDL. Escreva qua- tro declaragdes de atribuicao concorren: tes que conectarao as entradas as saidas como mostra a Figura 4.78. HB 4.57 SECAO 4.16 H,D 4.59 Modifique a tabela-verdade em AHDL da Figura 4.50 para implementar AB + AC + AB. 1H, D 4.60* Modifique o projeto em AHDL da Figura 4.54 de forma que z ~ 1 56 quando os valo- x08 digitais so inferiores a 10102. 1i,D 4.61 Modifique a tabela-verdade em VHDL da Figura 4.51 para implementar AB + AC + ae. Hi, D 4.62* Modifique' 0 projeto em VHDL da Figura 4.55 de forma que z ~ 1 56 quando os valo- res digitais so inferiores a 10102. 1, 4.63 Modifique o cédigo de (a) Figura 4.54 ou (b) Figura 4.55 de forma que a saida = soja de nivel BAIXO s6 quando valor_digital esteja entre 6 e 11 (inclusive).168 Sistemas Dicrtais / PRINCIPIOS E APLICACOES ( ) SUBDESIGN hw inbits(3..0] :TNeUT; outbits[3..0] :ovrrur; ENTITY hw 1s PORT ( inbits :IN BYT_VECTOR (3 downto 0); outbits :OUT BIT_VECTOR (3 downto 0) END hw; rote outs pwron | 3 a | swerve moron.on | 2 2 | rower eo ewery wrt [1 1 | putes rum | 0 2 | wotor FIGURA 4.78 Problema 4.58. H,D 4.64 Modifique: (a) 0 projeto em AHDL da Figura 4.60 para implementar a Tabela 4.1. (b) 0 projeto em VHDL da Figura 4.61 para implementar a Tabela 4.1. 1, D 4.65* Escreva a equacao booleana do arquivo do projeto de descricao de hardware para im- plementar 0 Exemplo 4.9. 1H, D 4.66% Escreva a equacao booleana do arquivo do projeto de descricao de hardware para implementar um gerador de paridade de 4 bits como mostrado na Figyra 4.25(a). EXERCICIOS DE FIXACAO B 4.67 Detina cada um dos seguintes termos: (a) Mapa de Karnaugh (b) Forma de soma-de-produtos (©) Gerador de paridade (a) Octeto (e) Circuito de habilitagio (®) Condigao de irrelevancia (g) Entrada flutuante (a) Nivel de tensdo indeterminado (@ Contengao @ PLD ) TIL @) cMos APLICACOES EM MICROCOMPUTADOR © 4.68 Em um microcomputador, o microprocessador (MPU) est sempre se comunicando com os seguintes dispositivos: (1) meméria de acesso aleatorio (random-access memory — RAM), que armazena programas e dados que podem ser facilmente alterados; (2) meméria apenas de leitura (read-only memory — ROM), armazena programas e dados que nunca sdo alterados; (3) dispositivos externos de entra- da/saida (input! output — U0), tais como: teclados, monitores de video, impresoras e unidades de disco. Enquanto executa um pro- grama, 0 MPU gera um cédigo de endereco que seleciona com qual dispositivo (RAM, ROM ou WO) ele quer se comunicar. A Figura 4.79 mos- ta uma configuracdo tipica na qual 0 MPU era um cOdigo de endereco de oito bits, de Ays a Ag. Na verdade, 0 MPU gera um cédigo de enderego de 16 bits, mas os bits de ordem infe- rior, Ay @ Ao, no sio usados no processo de selecdo de dispositivos. 0 cédigo de enderego é aplicado a um circuito l6gico usado para gerar 0s sinais de selecdo para os dispositives RAM, ROM e 110. FIGURA 4.79 Problema 4.68. Analise 0 circuito e responda: (a)* Qual é a faixa de endereco, Ais a Ag, ane ativa o sinal RAM? (>) Qual é a faixa de endereco que ativa o sinal YO? (©) Qual 6 a faixa de endereco que ativa 0 sinal ROM? Expresse os enderecos em binario e em hexa. decimal. Por exemplo, a resposta para (a) 6 Ais a Ag = 000000002 a 11101111 = 00,62 EF 6. C,D 469 Em alguns microcomputadores 0 MPU pode ser desabilitado por curtos periodos de tempo, enquanto um outro dispositive + controla os dispositives RAM, ROM e 1/0, Durante esses intervalos, um sinal especifi- co (DMA) é ativado pelo MPU, sendo usado para desabilitar (desativar) a légica de selecio de dispositivos, de forma que os sinais RAM, ROM, e 1/0 ficardo em seus estados inativos. Modifique 0 circuito mos. trado na Figura 4.79 de forma que os sinais RAM, ROM, e I/O sejam desativados sem- pre que o sinal DMA for ativado, indepen- dentemente do cédigo de enderego.Caviruro 4 / CIRCUITOS LOGICOS CommINACIONAIS 163 RESPOSTAS DAS QUESTOES PARA REVISAO SECAO 4.1 1, Alternativa (a), 2. Alternativa (c). SEGA0 43 1. A expresso (b) nao esta na forma de soma-de-pro- dutos, devido ao sinal de inverséo sobre ambas as varidveis Ce D (ou seja, 0 termo ACD). A expresso (c) nao esta na forma de soma-de-produtos, devido ao termo (M + N)P. 3. x=A+B+E SEGAO 44 2. 3.9=P+OR 4. Uma condigdo de entrada para a qual ndo existe uma condigao de saida especificada, ou seja, podemos tornéla 0 ou 1, conforme nossa preferéncia. SECAO 45 2. A saida esté permanentemente em nivel BAIXO. 3. Nao; porta XOR disponivel pode ser usada como um INVERSOR conectando uma de suas entradas em um nivel ALTO permanente. (Veja o Exemplo 4.16.) SEGAO 48 1. x - BOO) 2. OR, NAND 3. NAND, NOR. SEGAO 49 1. DIP. 2. $SI, MSI, LSI, VLSI, ULSL, GSL 3. Verdadeiro. 4, Verdadeiro. 5. As séries 40, 74AC e 74ACT. 6. 0a 08V;2.0a50V. 7. 0a15V;35.a5,0V. 8. Como se as entradas estivessem em nivel ALTO. 9. Imprevisivel; ele pode superaquecer e ser destrufdo, 10.74HCT e 74ACT. 11. Descrevem exatamente como interconectar os CIs para esquematizar os circuitos e a solugao de pro- blemas. 12. s entradas © saidas sdo definidas, ¢ as relacdes égicas sio deseritas. SEGAO 4.11 1. Entradas ou saidas em aberto; entradas ou saidas em curto com Vc; entradas ou saidas em curto com GND; pinos em curto entre si; falhas no circuito interno. 2. Pinos em curto entre si. 3. Para TTL, nivel BAIXO; para CMOS, nivel indeter- minado, 4, Duas ou mais saidas conectadas juntas. SECAO 4.12 1. Circuito aberto em linhas de sinais; falha na fonte de alimentacao; carregamento da saida, 2. Fios interrompidos; solda fria; fissuras ou cortes na placa de circuito impresso; pinos de CI dobrados ou ‘quebrados; soquetes de CI com defeito. 3. CIs funcipnando de forma instvel ou simplesmente nao funcionando, 4. Nivel légico indeterminado. SEGAO 4.14 1. Conexdes eletricamente controladas estéo sendo programadas como abertas ou fechadas. 2. 4, D 2,2) 0u 2,1) 4,2). 3. (4,5) (1,6) ou (4,6) (1,5). SECAO 4.15 1. (a) push_buttons{5..0] INPUT; (b) push_buttons :IN BIT_VECTOR (5 DOWNTO 0); 2. (a)z = push_buttons{5}; (b) # <= push_buttons(5); 3. STD_LOGIC. 4. STD_LOGIC_VECTOR. SECAO 4.16 1. (AHDL) omegal] = (x,9,2); (VHDL) omega <= x &y ka 2. Usando a palavra-chave TABLE. 3. Usando atribuigées de sinal selecionadas. SECAO 4.17 1. IFTHEN 2, IFTHEN/ELSE 3. CASE ow IF/ELSIF 4. (AHDL) contagem[7..0] INPUT; (VHDL) contagem SIN INTEGER RANGE 00 205