Estructura metal-aislante-semiconductor (MIS) ( )

El transistor MOS, o MOSFET (transistor de efecto-campo metal-xido-semicond.), o IGFET (transistor de efecto-campo con puerta aislada), es el dispositivo ms efecto campo utilizado en microelectrnica. Transistor MOS de canal-N: p ,q - substrato de tipo-P, que contendr la regin del canal, - dos regiones de fuente y drenador dopadas tipo-N.

Entre las dos regiones, sobre la del canal, se crece una lmina de xido (aislante) sobre la que se sita el contacto metlico de puerta. La estructura metal-xido-semiconductor (MOS) es la que da nombre al dispositivo.

Condensador MOS
Suponiendo un semiconductor de tipo-P, el diagrama de bandas de la estructura en funcin del voltaje aplicado entre los terminales del metal (puerta) y del semiconductor (substrato) sera el siguiente:

Asignemos el potencial d referencia ( i A i l t i l de f i (origen d potencial) en el t de t i l) l terminal d l i l del semiconductor.

 Acumulacin: (B)
Al aplicar un voltaje negativo de puerta (al metal), dicho potencial da lugar a una acumulacin de carga superficial en la intercara metal-xido. i t t l id Como consecuencia, se produce una acumulacin equivalente de carga, p q g , pero de signo opuesto, en el semiconductor, en la regin de intercara xido-semiconductor.

Ambas distribuciones de carga actan como un condensador de placas paralelas, de capacidad:

donde ox es la permitividad dielctrica del xido y tox su espesor. Puede demostrarse que el espesor d l capa d acumulacin en el semiconductor, xacc, es a l sumo d l de la de l i l i d t lo de: (habitualmente, alguna decena de nm), y el perfil de la distribucin de carga (huecos) es tal q vara rpidamente con la p ( ) que p profundidad. Por tanto, la distribucin de carga en el semiconductor, en acumulacin, puede asumirse tambin como carga superficial.

 Vaciamiento: (C)
Al aplicar una pequea tensin positiva de puerta, los huecos del semicond. prximos a la intercara con el xido son repelidos. Puesto que los iones aceptores del semicond. tipo-P no son mviles, la carga negativa que suponen en el semiconductor, en la vecindad p , del la intercara con el xido, inducen una carga superficial positiva en el metal, en su intercara con el xido.

As como la acumulacin de carga en el metal de puerta es superficial, en el semicond. no lo es, sino que se distribuye a lo largo de una profundidad no despreciable. y g Utilizando la aproximacin de vaciamiento, que asume que la densidad de carga en la regin vaciada del semiconductor es constante e igual a -qNa, es posible calcular el potencial a lo largo de la regin de vaciamiento mediante la ecuacin de Poisson Poisson. El voltaje de puerta ser igual a la suma de la cada de tensin en el xido ms la variacin de potencial en la regin de vaciamiento del semiconductor. La capacidad total es entonces la asociacin en serie de las capacidades del xido y de la regin de vaciamiento del semiconductor.

 Vaciamiento: (C)
La expresin de la capacidad total de la estructura MOS en vaciamiento, en funcin de la moderada tensin positiva de puerta, resulta ser: lt

donde si es la permitividad dielctrica del semiconductor.

 Inversin: (D)
Si se contina incrementando la tensin positiva de puerta desde la situacin de vaciamiento, el potencial de superficie continuar i ti incrementndose, y di i t d disminuyendo d con l la concentracin de huecos. Al disminuir la concentracin de huecos, , se incrementa simultneamente la de electrones, puesto que pn = ni2.

Cuando el potencial de superficie alcanza un valor: las concentraciones de electrones y huecos se igualan.

 Inversin:
Mientras F S < 2F, la concentracin de electrones (minoritarios sin polarizacin aplicada) supera a l de h la d huecos (mayoritarios sin polarizacin de puerta), pero es inferior a la de impurezas aceptoras; se dice que la superficie del semiconductor est q p en inversin dbil. Cuando S = 2F, la concentracin de electrones iguala a la de aceptores, y para valores por encima de ste, S 2F, se dice que la superficie del semiconductor se encuentra en f t i fuerte inversin. i

La superficie del semiconductor en fuerte inversin inversin, rica en electrones, vuelve a comportarse como un buen conductor, y por tanto la capacidad de la estructura alcanza de nuevo el valor de Cox.

Las caractersticas capacidad vs. voltaje de puerta que se obtendran en medidas a distintas frecuencias seran:

pues los electrones, minoritarios que se convierten en mayoritarios en inversin y fuerte inversin, son generados trmicamente, y ese es un proceso lento a temperatura ambiente ambiente.

 Tensin de banda plana:

Al igualarse los niveles de Fermi de metal y semiconductor, las distintas funciones de trabajo de metal y semiconductor provocan una transferencia de carga que da lugar al doblamiento de las bandas en la superficie del semiconductor.

La tensin de banda plana es el voltaje necesario para desdoblar las bandas del semiconductor, consecuencia de las diferentes funciones de trabajo de metal y semiconductor. semiconductor Su valor es por tanto: es,

Transistor MOS
Volviendo al transistor MOS de canal-N de la primera figura. Voltaje umbral: La tensin umbral de un transistor MOS es la tensin que debe ser aplicada a la puerta para formar una capa de inversin.

En un transistor MOS, el voltaje de puerta es igual a la suma de las cadas de potencial en el semiconductor y el xido. Asignando el potencial de referencia al substrato: donde QG es igual a la carga positiva en el electrodo de puerta.

Una carga equivalente a QG, pero negativa, debe existir en el semiconductor: - impurezas ionizadas en la regin de vaciamiento, - electrones ( l t (carga mvil) en l i t il) la intercara id / xido/semiconductor, en i i d t inversin. i Asumiendo que la carga debida a impurezas ionizadas es mucho mayor que la de portadores libres (aproximacin de vaciamiento) cuando comienza a formarse la capa invertida en la regin del canal, entonces:

Voltaje umbral ideal medido respecto del terminal de fuente

 Corriente en el transistor MOS:

- Caracterstica ID-VD similar a la observada en un transistor FET: FET MOSFET de empobrecimiento p

- Electrones calientes: portadores acelerados en la situacin de estrangulamiento del canal, en el extremo estrangulado, generan pares electrn-hueco que, bajo polarizacin, dan lugar a corrientes de puerta (e-) y substrato (h+). Reduccin de los voltajes de polarizacin.

 Estructuras MOSFET especiales: de l d almacenamiento de memoria no voltil i d i l il

- Erasable Programmable Read-Only Memory (EPROM),

Basadas en la utilizacin de dispositivos Floating gate Avalanche-injection MOS (FAMOS), con o sin puerta de control:

Escritura mediante la aplicacin de voltajes de drenador (y puerta de control) elevados, inyectando electrones calientes en la puerta flotante. Borrado mediante exposicin prolongada (~ 30 min) a radiacin UV.

La carga almacenada (o no) determina el voltaje umbral de formacin del canal.

- Electrically Erasable Programmable Read-Only Memory (EEPROM), y( )

Utilizan dispositivos FLoating gate Tunneling OXide (FLOTOX), con puerta de control.

Escritura y borrado mediante aplicacin de voltajes entre puerta y drenador drenador.

 MOSFET de tecnologa SOI (Silicon-On-Insulator) y TFT (Thin-Film Transistor) (Thi Fil T i ) SOI: Dependiendo de su espesor (por debajo de media micra): - completamente vaciado o p - parcialmente vaciado ( (atendiendo a la regin de g vaciamiento bajo la puerta). - El parcialmente vaciado se comporta como un MOSFET normal (bulk). i l t i d t l (b lk) - El completamente vaciado, con un comportamiento equivalente al anterior, anterior presenta mejor capacidad de conduccin de corriente corriente.
El TFT es equivalente al MOSFET de tecnologa SOI, p q g , pero la p pelcula semiconductora es depositada sobre substratos de distinto tipo, y en general de mucha menor calidad.