‘Trazendo o mundo real para dentro do processudor — Condicionamento de sais analigicos — Parte 3 (1708/2016 Henrique Fan Meme PublmannINDICE DE CONTEUDO Introdugéo Andlise das situagbes mais frequentes sSituagéo 1 Sttuagge2 Situaggo 3 Sttuagéo 4 Conclusio Este post faz parte da série Trazendo 0 mundo real para dentro do processador. Leia também os outros posts da série: ‘+ Trazendo 0 mundo real para dentro do processador ~ Conversor A/D ‘= DSP ~ Oversampling, Upsampling e Downsampling ‘+ Trazendo 0 mundo real para dentro do processador ~ Condicionamento de sinais analégicos ‘+ Trazendo 0 mundo real para dentro do processador ~ Condicionamento de sinais analégicos ~ Parte 2 ‘+ Trazendo 0 mundo real para dentro do processador ~ Condicionamento de sinais analégicos - Parte 3 ‘+ Trazendo 0 mundo real para dentro do processador ~ Condicionamento de sinais analégicos ~ Parte 4 Introdugio Neste artigo seré abordado 0 condicionamento de sinais analégicos cujo conteddo a ser medido é em corrente altermada (CA), ‘ou seja, So as frequéncias do sinal que nos interessam. Frequentemente o sinal CA é montado sobre um sinal em corrente continua (CC), que nem sempre é adequado para a entrada analégica do seu circuito. No decorrer deste artigo serao apresentadas algumas situages mais comiuns e algumas ideias de como realizar esse condicionamento.Analise das situagdes mais frequentes Para ilustrar e simular as situagSes mais frequentes foi utilizado 0 programa gratuito LTSpice IV fornecido pela Linear Technology. Os circuitos desenvolvidos como exemplo podem ser acessados aqui. Retirar a componente em corrente continua de um sensor ou transdutor nada mais é do que submeter esse sinal a um filtro passivo do tipo passa-altas. S6 para recordar, ‘a Figura 1 mostra um filtro passivo do tipo passa-altas e a formula para calcular a frequéncia de corte desse filtro. ~ publicidade ~ Passa-Alta Figura ~Fitvo passat Pode-se classificar as situagdes mais frequentes como a combinagao das seguintes especificagées:+ Quanto & relago entre as amplitudes méximas do sinal em corrente alternada com a méxima excursao desejada apés 0 condicionamento: + Osinal é menor do que o desejado > Amplificagao; + O sinal é maior do que 0 desejado -> Atenuacao. * Quanto a uma nova componente em corrente continua desejada na saida do condicionador: + Areferéncia é 0 GND do circuito; + Annova referéncia é uma componente em corrente continua, em geral correspondente & metade da excursao do sinal nna saida do condicionador. ‘Suponhamos que 0 nosso sensor ou transdutor tenha uma componente em corrente continua de 10 Vee, Vamos detalhar alguns célculos comuns aos circuitos utlizados nos exemplos. + Frequéncia de corte do filtro passa-altas: fe = 1/(2 x 1 x 10 HF x 100 kA) = 0,16 Hz * Ganho do amplificador operacional néo inversor: G = 1+R3/R4 Situago 1 Nessa situagao, 0 sinal em CA é menor do que o necessério e a saida ¢ referenciada ao GND. Pode-se observar 0 circuito desenvolvido para essa situagao na Figura 2. 0 sinal do sensor tem 2 Vpp, e 0 de saida tem 10 Vpp.TI tg Saida_do_Sensor®' _Filtrado, 100-6 vi ES ‘2 >, A < 100k ‘SINE(10 1 100 0) tran 0.1004 Figura 2 ~ Sensor com 10 Vee © Vpp om CA, ~ Salda 10 Vppsimética com reaedo a0 GND A simulagao desse circuito produziu 0 seguinte grafico de sinais (Figura 3).Figura 3 ~Grtico com os sinals da Entrada, Fired eda Salda~ StuagSo 1 Observe como o sinal apés a passagem pelo filtro passa-altas jé perdeu a componente CC e oscila em torno de GND. Foi necesséria uma simples amplificagdo pelo fator de 5 para atingir as especificagoes desejadas.Situagao 2 Nessa situagao, 0 sinal em CA é maior do que o necessério e a saida é referenciada ao GND, Pode-se observar 0 circuito desenvolvido para essa situaco na Figura 4. 0 sinal do sensor tem 20 Vpp e o de saida tem 10 Vp,Dart AcqR EN BRN FROM GaLo@24) F00005c\a9 ‘Saida_do, “ Fittrado i g| At 08 po me be =i «Tur | ey 1 E INE(10 10 1000) fran 0.1001 Figura 4 ~ Sensor com 10 Vee #20 ¥pp em CA ~ Sada 10 Vp simstes com elo ao GND Observe que 0 circuito apresentado na Figura 4 realiza uma atenuagao puramente resistiva do sinal CA fltrado. A simulagéo desse circuito produziu 0 seguinte grafico de sinais (Figura 5).Situacao 3Nessa situagéo, o sinal em CA é menor do que o necessério e a saida é referenciada a 2,5 Vec. Pode-se observar o circuito desenvolvido para essa situagao na Figura 6. 0 sinal do sensor tem 2 Vp, ¢ 0 de saida tem 5 Vp, montado numa referéncia de 28 Vec. 8 Salida_do Sensor! _Filtrado 10046 iM “SINE(10 4 100 0) core 10k stan 0.1004 Figura 6 ~ Sensor com 10 Vee 2 Vpp em CA, ~ Saida 5 Vppsimética com rlagdo a5 VorObserve na Figura 6, que na saida do sinal filtrado jé € somado um sinal em CC de referéncia e que nessa solucao esse sinal também é amplificado também pelo ganho do amplificador operacional para compor o sinal de saida. O ganho do amplificador & G = 2,5. Acomponente CC gerada na entrada do amplificador operacional & Voffset foc x R2/(RS + R2) = 12.x 10 k/ (10k + 110K) = 12x 0,0833 = 1,0 Multiplicado pelo ganho, Voffset na saida = 2,5 Vec. Observe que esse arranjo também afeta a frequéncia de corte do fitro passa-atas: Fo = 1/(2x 1x 10 pF x 110 kA // 10 kO) Fo=1,74Hz Para 0 nosso caso isso néo altera em nada os resultados. A simulagdo desse circuito produziu o seguinte grafico de sinais (Figura 7).RR CT F | rN i Figura 7 ~Grtico com os sinale da Entrada, Fired eda Saida~ Stuagio 3 Ha uma outra solugdo pare essa situacdo, na minha opinido brilhante, que ¢ o circuito ilustrado na Figura 8. Nesse circuito sepata-se a geracdo do Voffsetem CC da amplficagao do sinal em CA. € lindo![Eanes ene eV? } ( piwee> Saida_do_Sensor"). 100-8 Filtrado ore 100 tran 0.1004 Figura 8 ~ Circuito alternative para a solugSo da Stuagao 3 0 grafico da simulaco desse circuito pode ser observado na Figura 9. SaidaSituagao 4‘Nessa situagdo, o sinal em CA € maior do que o necessério e a saida € referenciada ao 2,5 Vec. Pode-se observar 0 circuito desenvolvido para essa situagao na Figura 10. 0 sinal do sensor tem 10 Vpp, e 0 de saida tem 5 Vpp. BaUrs A QR ED BRN INO SOLo@24) F00005K/e% Figura 10~ Sensor com 10 Ves 10 Vppem A ~ Salsa 5 Vpp simétrica com relagéoa25 VeeObserve que o circuito apresentado na Figura 10, a tensdo de offset é determinada pelo divisor resistivo formado por RS R2, enquanto que @ atenuagao do sinalfiltrado € produzida pela relagdo dos resistores R6 e RS // R2. A simulacdo desse circuito produziu o seguinte gréfico de sinais (Figura 11) Figura 11 ~ Gréfico com os sna da Enrada, Fra eda Sida ~ StangSo-4Conclusio Este artigo técnico encerra a série sobre condicionamento de sinais analégicos. Leia também os demais artigos dessa série. Agradecimentos Meus agradecimentos ao Harolde Amaral pela sua contribuicdo na elaboragao deste artigo técnico. Crédito para a figura destacada ~ Free Images -red-wave-1463993-1280x960 Crédito para a Figura 1 ~ Saber Elétrica - Uma andlise filtros passives