Circuito codificador, descodificador

Presentado por: Andrea Jaramillo Adrian Escalona

Dirigido a: Ing. Fernando Mndez

Grupo: BD

Corporacin Universitaria de la Costa, CUC

Barranquilla, 14 de noviembre de 2011

Circuito Codificador Objetivo Comprender los codificadores Discusin Un codificador es una compuerta lgica combinacional que acepta entradas de uno o mltiples y genera un cdigo de salida especfico. Slo una entrada se activa a la vez. Un codificador con n bits de entradas y n bits de salidas se muestra en la figura 1. Cuando una de las entradas se dispara, habr un cdigo de salida de n bits. principios de funcionamiento de los circuitos

Figura 1. Codificador octal a binario Un codificador de octal a binario se muestra en la figura 2. Hay 8 entradas octales A1-A7 (0-7), y tres salidas binarias Q0, Q1, Q2, (000111). Si la entrada A0 = 0, la salida correspondiente Q2Q1Q0 es igual a 000.

Figura 2. Codificador octal a binario En realidad, A0 no est conectado a la entrada de la compuerta. Si A1 = 1 entonces Q2Q1Q0 = 001. Cuando A2 = 1, la salida Q2Q1Q0 = Q10. No puede haber ms de un 1 entre las entradas. Por ejemplo, si A2 = 1 y A3 = 1 simultneamente, Q2Q1Q0 = 011. Si A3, A4 ambos son uno, al mismo tiempo, Q2Q1Q0 = 111. Ambas salidas son incorrectos. Matriz del codificador Si los codificadores disponibles en el mercado no se ajustan a la especificaciones requeridas, se puede construir uno mediante el uso de diodos. La Figura 3 muestra un codificador de matriz simple de construir con diodos.

Figura 3. Matriz del codificador Slo uno de los X-X4 se activar a la vez. Cuando X0 = 1, Y3Y2Y1Y0 = 1011. Cuando X1 = 1, Y3Y2Y1Y0 = 0110. En los circuitos digitales a veces es muy importante procesar las seales de entrada en orden de prioridad. Un tipo particular de codificador llamado "codificador de prioridad", las entradas del proceso deben ser en orden de prioridad y este debera ser empleado en dichos circuitos. Cuando una entrada con mayor prioridad se activa, la salida se corresponde a una ALTA prioridad sin tener en cuenta los estados de las entradas de menor prioridad. El 74LS147 es un 9-1 codificador de prioridad BCD de salida, la prioridad de entrada se ejecuta en orden ascendente, puerta 1 tiene un nivel bajo y la puerta 9 tiene un nivel alto de prioridad. Las salidas estn en los cdigos BCD. La Tabla 1 es la tabla de verdad para el 74LS147 codificador de prioridad 10 a 4.

1 H X X X X X X X X L

2 H X X X X X X X L H

3 H X X X X X X L H H

4 H X X X X X L H H H

ENTRADAS 5 6 H H X X X X X X X L L H H H H H H H H H

7 H X X L H H H H H H

8 H X L H H H H H H H

9 H L H H H H H H H H

D H L L H H H H H H H

SALIDAS B C H H H H H H L L L L L H L H H L H L H H

A H L H L H L H L H L

Tabla 1. 74LS147 Decimal a binario El 74LS147 es activado por el estado lgico bajo. Cuando las entradas 1-9 estn en estado ALTO, la salida de DCBA = HHHH. Cuando la entrada de 2 y 5 se activan al mismo tiempo la produccin est determinada por la entrada 5, que tiene mayor prioridad que la entrada 2. Cuando las entradas 2, 5 y 7 se activan juntas, la entrada 7 determinar el resultado. Equipos necesarios: KL34003 Procedimientos: a) La construccin de un codificador 4 a 2 con compuertas bsicas 1. Construya el circuito de la figura 4. KL-32001 laboratorio lgica digital; mdulo

Figura 4. 2. Conecte las entradas de A-D al SW0-SW3, respectivamente, y las salidas F8 y F9 al indicador lgico L0 y L1. Siga las secuencias de entrada por debajo, y registre los resultados en la tabla 2.

D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1

C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1

B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1

A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1

F9 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0

F8 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0

Tabla 2.

3. Construya el circuito de la figura 5. (KL-34003 bloque e)

Figura 5.

4. Conecte F8 y F9 a L0 a L1. Siga las secuencias de entrada por debajo, y registre los resultados en la tabla 3. D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 F9 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 F8 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0

Tabla 3. 5. Comparar los estados de resultados de la tabla 2 y 3. Cul es la diferencia entre ellas? En la tabla 2 cuando estn adyacentes se aplica prioridad del mayor. b) La construccin de un codificador de 9-4 con TTL IC 1. Construya el circuito de la figura 6. (KL-34003 bloque a) 2. Conecte las entradas A1-A9-a DP0 DP7 de DIPA y DP0 de DIPB. Conecte las salidas de F1-F4 a los indicadores lgicos de L1-L4. Siga las secuencias de entrada en la tabla 4 y los estados de registros de salida.

Figura 6.
A9 0 0 1 1 1 1 1 1 1 1 1 1 A8 1 0 1 1 1 1 1 1 1 1 1 0 A7 1 1 1 1 1 1 1 1 1 0 0 0 A6 1 1 1 1 1 1 1 1 0 1 0 0 A5 1 1 1 1 1 1 0 0 1 1 0 0 A4 1 1 1 1 1 0 1 0 1 0 1 0 A3 1 1 1 1 0 0 1 0 1 1 1 1 A2 1 1 1 0 1 0 1 1 0 1 1 1 A1 1 1 0 0 1 0 1 1 0 0 1 1 F4 0 0 0 1 0 1 0 0 1 0 0 1 F3 1 1 1 0 0 1 1 1 0 0 0 1 F2 1 1 1 1 1 0 0 0 0 0 0 1 F1 0 0 1 1 1 1 1 1 1 1 1 0

Tabla 4. Resultados

1. Los codificadores tienen ms compuertas de entrada que compuertas de salida. 2. Los cdigos de salida de los codificadores pueden ser ledos slo por los profesionales. 3. La salida de los codificadores deben ser decodificados por los decodificadores. Circuito decodificador Objetivo Comprender los principios de funcionamiento del circuito decodificador Discusin Un decodificador es un circuito lgico que detecta la presencia de un nmero binario especfico o una palabra. La entrada al decodificador es un nmero binario en paralelo y la salida es una seal binaria que indica la presencia o ausencia de ese nmero. La compuerta AND se puede utilizar como un circuito decodificador bsico, ya que la salida de las compuertas AND ser un 1 binario slo cuando todas las entradas son 1 binario. La conexin adecuada de la compuerta AND de las entradas a los datos aseguran la deteccin de un nmero binario.

Decodificador de binario a octal Un decodificador de binario a octal se muestra en la figura 7. Hay tres entradas binarias A, B, C y 8 salidas octal Q0-Q7. Si CBA = 010, la la salida Q2=1. Cuando CBA = 111, la salida Q7 = 1

Figura 7. Equipos necesarios: KL-32001 Laboratorio Lgica Digital; Mdulo KL 34003/KL-34001 Procedimientos: a) La construccin de un decodificador de 2 a 4 con compuertas bsicas 1. Construya el circuito de la figura 8.

Figura 8. 2. Conecte las entradas A, B a los interruptores de datos SW0 y SW1. Conecte las salidas de F1-F4 a los indicadores lgicos L0-L3 repectivamente. 3. Siga las secuencias de entrada de la siguiente manera y los estados de registros de salida en la tabla 5.
B 0 0 1 1 A 0 1 0 1 F4 0 0 0 1 F3 0 0 1 0 F2 0 1 0 0 F1 1 0 0 0

Tabla 5. c) La construccin de un decodificador de 4 a 10 TTL con IC 1. Construya el circuito de la figura 9.

Figura 9. 2. Conecte las entradas A1, B1, C1, D1 a SW0-SW3. Conecte las salidas 0-9 al indicador lgico L0-L9. Establezca los valores en el mdulo, y luego anote los valores de las salidas correspondientes en el cuadro 6.
ENTRADAS A1 B1 C1 D1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 2 1 1 1 1 0 SALIDAS 3 4 5 6 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 7 1 1 1 1 1 8 1 0 1 1 1 9 1 1 1 1 1

0 0 1

1 1 1

0 1 1

1 0 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1

Tabla 6. a) El decodificador BCD de 7 segmentos (KL-34003 bloque d) La figura 10 muestra el circuito de decodificacin para mostrar 0-9 en la pantalla de 7 segmentos de BCD. Sin embargo, cuando la pantalla de la A-FA se realiza con TTL SN7448, por favor refirase a la tabla 7. Cuando el decodificador 7SEG es implementado por CPLD, por favor refirase a la tabla 8 para informacin detallada. 1. Conecte las entradas de A, B, C y D al SW0, SW1, SW2 y SW3, respectivamente. Conecte LT a SW4, BI a SW5, RBI a SW6 y RBO a SW7.

Figura 10.
No 0 1 2 3 4 5 6 7 D L L L L L L L L ENTRADAS C B L L L L L H L H H L H L H H H H A L H L H L H L H 0 L H H H H H H H 1 H L H H H H H H 2 H H L H H H H H 3 H H H L H H H H SALIDAS 4 5 H H H H H H H H L H H L H H H H 6 H H H H H H L H 7 H H H H H H H L 8 H H H H H H H H 9 H H H H H H H H

8 9 INVALID

H H H H H H H H

L L L L H H H H

L L H H L L H H

L H L H L H L H

H H H H H H H H

H H H H H H H H

H H H H H H H H

H H H H H H H H

H H H H H H H H

H H H H H H H H

H H H H H H H H

H H H H H H H H

L H H H H H H H

H L H H H H H H

Tabla 7. La pantalla LED del display 7SEG para el decodificador tradicional TTL7447.

Tabla 8.

2. Conecte D, C, B y A a SW3 - SW0. Conecte LT a SW4, BI a SW5, RBI a SW6 y RBO a SW7. Establecer LT (SW4), BI (SW5) y RBI (SW6) en ALTO y RBO (SW7) a BAJO. Ajuste el selector de funcin en funcin de 7447. Siga las secuencias de entrada en el cuadro 9. Tenga en cuenta las salidas de la pantalla de 7 segmentos, y registre los resultados en la tabla 9.

D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1

C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1

B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1

A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1

DISPLAY 0 1 2 3 4 5 6 7 8 9

Tabla 9. 3. Establezca LT (SW4), BI (SW5) a ALTO, y RBO (SW7) y RBI (SW6) a BAJO. Ajuste la funcin de 7SEG. Siga las secuencias de entrada en la tabla 10. Tenga en cuenta las salidas de la pantalla 7 segmentos, y registre los resultados en la tabla 10.
D 0 0 0 0 0 0 0 0 1 1 C 0 0 0 0 1 1 1 1 0 0 B 0 0 1 1 0 0 1 1 0 0 A 0 1 0 1 0 1 0 1 0 1 DISPLAY X 1 2 3 4 5 6 7 8 9

1 1 1 1 1

0 0 1 1 1

1 1 0 0 1

0 1 0 1 1

Tabla 10. 4. Cuando LT (SW4) = 0, Qu muestra el display? El display muestra 8 5. Cuando RBI (SW6) = 0, repita las secuencias de entrada en la tabla 10, y registre los resultados. Tambin el display muestra un 8 Resultados 1. El decodificador tiene las funciones exactamente opuestas al codificador 2. Dos de las aplicaciones ms directas de los decodificadores es con nmeros y letras 3. El 7442 es un decodificador de la lnea 3 a la lnea 8, si D = 6 Hex a Dec / Dec a Hex de conversin digital
El circuito de conversin complicado ha sido empaquetado en un mdulo en la unidad, como se muestra en la figura 11 (Bloque f)

Figura 11. Lo siguiente es acerca este mdulo: Sel = ALTO: La conversin de ocho dgitos a partir de Dec (D0-D7, 0099) a Hex (T0-T7) Sel = BAJO: La conversin de ocho dgitos de Hex (D0-D7, 00-99) a Dec (T0-T9) Inicio: Se habilita el mdulo para iniciar la conversin. Eso puede ser activado por un pulso en ALTO. SCLk: la frecuencia del sistema, va desde DC a 100 MHz (banda ancha) Donf: La indicacin de la finalizacin de conversin, si BAJA D0-D7: Las entradas que se convierten T0-T9: Las digitos convertidos a salidas

Equipos necesarios

KL-32001 Laboratorio Lgico Digital, mdulo KL-34002 bloque f Procedimientos a) Ocho dgitos conversin Dec a Hex 1. Como se muestra en la figura 11, se conecta Sel a SW0, D0-D7 a DP0-DP7 de DIPA, Start a la A del pulse A, SCLK a 1Mhz de frecuencia estndar, T0-T3 al D0-D3 de una pantalla Digital , T4T7 al D0-D3 de la B de la pantalla digital, T8- T9 a D1-D0 de C de la pantalla digital, T0-T9 a L0-L9 y L11 a Donf. 2. Establecer Sel (SW0) = ALTO para la conversin de Dec a Hex. Para llevar a cabo las conversiones en la tabla 11, pulse el interruptor de pulso para obtener una conversin de cada condicin y ver si L11 brilla con rapidez. Registre las salidas en la tabla 11 y compruebe si son correctas (Aviso: D0-D7 debe ser decimal) Num 1 2 3 4 5 6 7 8 Entradas D0-D7 Salidas T0-T7 (BCD entradas) 09 17 36 48 53 88 65 99 0000 0001 0010 0011 0101 0100 0100 0110 Tabla 11. 1001 0111 0100 0101 1000 0001 0001 0011 Equivalente decimal en salida 9 11 24 30 35 58 41 63

3. Cambiar SCLK a 1Hz. Medir el tiempo que tarde desde que se presiona Start (PULSE A) hasta encender el indicador L11, el perodo de tiempo es el tiempo total que consume (RELOJ N) durante la conversin. Intente conectar SCLK a 10MHz y ver si funciona correctamente. Registrar los resultados, y hacer la discusin para ellos. Con mayor frecuencia ms rpido enciende el indicador. b) De 8 bits la conversin de Hex a Dec. 1. Como se muestra en la figura 11, se conecta Sel a SW0, D0-D7 a DP0-DP7 de DIPA, Start al Pulse A, SCLK a 1 MHz de frecuencia

estndar, T0-T3 a D0-D3 de una pantalla de Digital , T4-T7 a D0D3 de la B de la pantalla digital, T8-T9 a D1 D0-de C de pantalla digital, T0-T9 al L0-L9 y L11 al Dong 2. Establecer Sel (SW0) = alto para la conversin de Dec a Hex. Para llevar a cabo las conversiones en la tabla 12, pulse el interruptor A para obtener una conversin de cada condicin y ver si L11 brilla rpidamente. Registre las salidas en la tabla 12 y compruebe sin son correctas. Num 1 2 3 4 5 6 7 8 9 10 11 12 Entradas D0-D7 09 1A 38 C7 5D 8E AB 9F 78 D9 E7 FF Tabla 12.
3. Cambiar SCLK a 1Hz. Medir el tiempo que tarde desde que se

Salidas T0-T9 0000 1001 0010 0110 0101 0110 0001 1001 1001 1001 0010 0001 0100 0010 0001 0111 0001 0001 0111 0001 0001 0010 0000 0010 0001 0111 0010 0011 0001 0010 0101 0101

Equivalente decimal en salida 09 26 56 199 92 142 171 159 120 217 231 255

presiona Start (PULSE A) hasta encender el indicador L11, el perodo de tiempo es el tiempo total que consume (RELOJ N) durante la conversin. Intente conectar SCLK a 10MHz y ver si funciona correctamente. Registrar los resultados, y hacer la discusin para ellos. Con mayor frecuencia ms rpido enciende el
indicador. Ya que la frecuencia es una magnitud que mide el nmero

de repeticiones por unidad de tiempo de cualquier fenmeno o suceso peridico. Por lo que es directamente proporcional con el tiempo.