Repblica Bolivariana de Venezuela Ministerio Del Poder Popular Para La Defensa Universidad Nacional Experimental Politcnica De La Fuerza Armada

Nacional Bolivariana -UNEFANcleo Sucre- Sede Cuman

Prof: Ing. Maryluz C. Sistemas Digitales Integrantes: Alejandro Guevara C.I 15.742.185 Ruzmer Castro C.I 16.807.967

Cuman, Octubre de 2011 INDICE

INTRODUCCION

SUMADORES BINARIOS BCD CDIGO DECIMAL CODIFICADO EN BINARIO, generalmente llamado cdigo BCD, utilizado en computadoras digitales para representar nmeros decimales. Una caracterstica particular de este cdigo es que por cada dgito decimal se requieren 4 dgitos binarios (bits), esto quiere decir que se tendrn 16 combinaciones, de las cuales slo son vlidas del 0 al 9, quedando como opcionales 6 combinaciones.

Fjense, las sumas 1+2=3, 3+4=7, 8+1=9, etc, o sea, todas cuya suma sea menor o igual a nueve no tienen problemas en BCD ya que todas esas sumas son iguales en binario y en BCD. Pero en el caso de 5+5=10, que es 0101+0101 el resultado es 1010 que tiene sentido en binario pero NO en BCD. El resultado en BCD es 1 y 0000, que son los dos cdigos binarios de los nmeros decimales 1 y 0 que juntos representan el 10. Recuerden que los nmeros BCD son una forma de trabajar los nmeros DECIMALES pero expresados con cdigo binario. Entonces, toda suma cuyo resultado est por encima de 9 debe tener un procesamiento especial. Por otro lado, el nmero mximo que puede formarse de la suma de dos nmeros BCD es el 18 (9+9) o en todo caso el 19 si tomamos en cuenta el acarreo de entrada (9+9+1). La primera etapa de nuestro circuito es elemental, son nuestros dos nmeros binarios de entrada a un circuito sumador. Lo que requerir de procesamiento ser la salida de esta primera etapa. Veamos entonces la siguiente tabla de la verdad:

Resultado de la suma en decimal.

Resultado de la suma en Binario

Resultado de la suma en BCD (binario corregido)

C4 0 1 2 3 4 5 0 0 0 0 0 0

S3 0 0 0 0 0 0

S2 0 0 0 0 1 1

S1 0 0 1 1 0 0

S0 0 1 0 1 0 1

Cn 0 0 0 0 0 0

R3 0 0 0 0 0 0

R2 0 0 0 0 1 1

R1 0 0 1 1 0 0

R0 0 1 0 1 0 1

6 7 8 9 10 11 12 13 14 15 16 17 18 19

0 0 0 0 0 0 0 0 0 0 1 1 1 1

0 0 1 1 1 1 1 1 1 1 0 0 0 0

1 1 0 0 0 0 1 1 1 1 0 0 0 0

1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 0 0 0 1 1 1 1 1 1 1 1 1 1

0 0 1 1 0 0 0 0 0 0 0 0 1 1

1 1 0 0 0 0 0 0 1 1 1 1 0 0

1 1 0 0 0 0 1 1 0 0 1 1 0 0

0 1 0 1 0 1 0 1 0 1 0 1 0 1

S es la salida originada por la suma de nuestra primera etapa del circuito y C4 es el acarreo generado en la misma. Vemos que los resultados en AZUL son los generados por nuestra primera etapa. Vemos que para nuestro circuito de salida ninguno de los resultados en VERDE CLARO requieren correccin (El resultado en BCD es el mismo que en binario). En cambio, para todos nuestros resultados en ROJO si requeriremos de una correccin. De aqu podemos concluir que el procesamiento especial al que hice referencia puede resolverse con tan slo sumar 6 (0110) a los resultados de la suma de nuestra primera etapa cuyos valores estn por encima del nueve (ejemplos:

10=1010 que + 0110 es 1 0000, 12=1100 que + 0110 es 1 0010, 19=10011 que + 0110 es 1 1001) y que en todos los casos que se requieren correccin el bit ms significativo de nuestro resultado a obtener es UNO (Cn=1). CONCLUSIN: R=S si S<=9 y R=S+6 si S>9. De la tabla tambin podemos tambin obtener que:

Cn(C4,S3,S2,S1,S0)=(10,11,12,13,14,15,16,17,18,19) o lo que es lo mismo: Cn=C4+F(S3,S2,S1,S0) donde F(S3,S2,S1,S0)=(10,11,12,13,14,15). Este es en realidad nuestro circuito corrector ya que ser ste quien indique cuando es que deben sumarse 0110 (como ya coment, la correccin es siempre que C n=1). Ejerctese con mapas de K. y resuelva las funciones anteriores. Se dar cuenta de que el resultado de la simplificacin es: Cn=C4+S3S2+S3,S1 y que a su vez, llevndolo a compuertas universales en este caso a NAND, ser: Cn=[(C4)'(S3S2)'(S3,S1)']' Veamos entonces nuestro circuito:

Analizando el circuito, se observa que en los resultados del 0 al 9 no se se realiza ninguna correccin. Por ejemplo, si el resultado es 1001 (910), C4=0 y la salida de la compuerta (1) es 1; S3=1 y S2=0, por lo que la salida de la compuerta (2) es 1; para la compuerta (3), las entradas son 1 y 0 y la salida es 1. Las tres entradas de la compuerta (4) son 1, lo que da como resultado que su salida sea 0. En forma similar se analizan los resultados del 10 al 15 y del 16 al 19 (este ltimo el ms fcil de explicar ya que al ser C4=1 la salida de la compuerta (1) es cero por lo que automticamente la salida de la compuerta (4) es 1); en estos casos la salida Cn=1, por lo que se requiere la correccin y el 1 generado en el circuito corrector va a las entradas del segundo sumador para originar el 0110 (610) as como tambin a formar parte del nmero final usndose como el bit ms significativo de nuestro resultado en BCD. Como algunos notarn, en todos los casos en que se usa la correccin el acarreo del segundo sumador es 1. Este bit de acarreo SI puede ser usado como el bit ms significativo del resultado BCD. Lo nico que podra ser una factor importante a tomar en cuenta es el tiempo de propagacin. Obviamente Cn est disponible antes que el acarreo de salida del segundo sumador y es por ello que suele usarse ste sobre todo si se colocarn varios circuitos de este tipo en cascada. Por lo tanto, si el tiempo no es un factor importante en su circuito, es indiferente usar cualquiera de los dos, as que pueden utilizar el que le resulte ms cmodo de cablear.