Você está na página 1de 5

Centro Universitrio Fundao Santo Andr

Faculdade de Engenharia Engenheiro Celso Daniel


Laboratrio de Eletricidade

Integrador e Diferenciador
Autor: Edson Benedicto Ramos Fris Reformatado por: Roberto Yamamoto

Circuito integrador A Fig. 1 mostra o circuito integrador, terico, construdo com um amplificador operacional realimentado negativamente.

Influncia da tenso de off-set. O capacitor um circuito aberto para a freqncia zero. Portanto, o circuito equivalente para tenso DC fica representado pelo esquema da Fig. 2.
R

i1

iF

C
Voff set V2 DC

v1

0 v

v2

Fig. 2 Fig. 1 Como o ganho, para tenso contnua, A 100.000 , e a tenso de off-set da ordem de alguns milivolts, a tenso de sada satura em um valor limite. Esse valor , aproximadamente, o valor da tenso de alimentao com a mesma polaridade da tenso de off-set. V2 DC ECC Portanto, o circuito integrador no funcionar pois, um amplificador saturado, fica incapaz de responder s variaes do sinal de entrada. Para evitar o efeito da saturao, o circuito modificado, obedecendo o esquema da Fig. 3.

Vamos calcular a transferncia da tenso da entrada para a sada


i1 = v1 0 v1 = R R

iF = C

d (0 v 2 ) dv = C 2 dt dt

Mas,

i1 = i F

e portanto:

v1 dv = C 2 R dt

ou

dv 2 =

1 v1 dt RC

ou

v2 =

1 v1 dt RC t

ou

v 2 = C v1 dt
t

(1)

C
10 R

onde

C =

1 RC

(2)
v1

Portanto, a tenso de sada corresponde a integral da tenso de entrada multiplicada pelo fator constante C .

v2

Fig. 3 1

Neste caso, o circuito equivalente para tenso DC, toma a forma mostrada na Fig. 4a.. Nesse esquema vemos que o gerador equivalente da tenso de off-set possui uma resistncia interna RI . O valor tpico dessa resistncia de algumas centenas de quilo-ohms.
10 R

Anlise do novo esquema do circuito integrador (Ver Fig. 5)

Equaes:
i1 = v1 0 v1 = R R iF =

iF =

0 v2 d (0 v 2 ) +C 10 R dt

ou
A
RI Voff set V2 DC

v2 dv C 2 10 R dt
C
10 R

R i1
(a)

iF

v1

0 v

v2

i1 RI Voff set

i1 VX 10 R A +1

A
V2 DC

Fig. 5 Mas i F = i1 e portanto:

v2 dv v C 2 = 1 10 R dt R

(b)

ou
v2 << v1 10 dv 2

Fig. 4 No esquema da Fig. 4b, transferimos o resistor de realimentao, para a entrada do amplificador. Como vimos na experincia 4, seu valor fica dividido por A+1, onde A o ganho do amplificador operacional para tenso DC ( A 100.000 ).

v1 +

v2 dv = RC 2 10 dt

Vamos considerar
v1 RC dv 2 dt

Neste caso,

ou

1 v1 dt RC

ou onde

Calculando a tenso V X e multiplicando por A, chega-se ao valor da tenso de sada. Resulta:


V2 DC = Voff set Voff set Voff set 10 R 10 R 10 R ( A) = A 10 R A + 1 10R A + 1 10R RI + RI + RI + A +1 A +1 A +1

v 2 C v1 dt
t

(3)

C =

1 RC

Desigualdade a ser satisfeita

Como RI >>

10 R podemos usar a aproximao: A +1


V2 DC

Vimos que a equao (3) s vlida se Vamos supor que o valor de um dcimo do valor de v1 :

v2 << v1 10

10 R Voff set RI --------------------------------------------------------------Exerccio 1 Partindo-se dos dados:

v2 seja, pelo menos, 10 v2 0,1 v1 10

Voff set = 3 mv , R I = 200 k , 10 R = 100 k e


A = 100.000 , determinar a tenso de sada V2 DC . Soluo: 110 5 V2 DC 3 mV = 1,5 mV 2 10 5 ---------------------------------------------------------------

Neste caso, a condio, a ser satisfeita, fica: Se v 2 v1 , ento v 2 = C v1dt


t

1 onde C = RC
2

Integrao de uma tenso senoidal

Integrao de uma tenso constante durante um tempo

Seja o sinal de entrada: v 2 = C V1 sen tdt = V1


t

v1 = V1 sen t

t = t1

c cos t

Seja

v1 = V1 = const.

= V1 c sen t + 2
Podemos escrever: onde
V2 = V1

v 2 = C V1 dt = V20 CV1t
t

onde

V20 o

valor inicial de v 2 para (t = 0).

v 2 = V2 sen t + 2

A Fig. 6a mostra esta integrao realizada at o tempo t = t1 . Quando se tem: v1 = V1 = const.

Repare-se que existe uma defasagem de +90 graus entre o sinal de sada e o sinal de entrada.
Condio de validade:
V2 V1

Resulta:

v 2 = C ( V1 )dt = V20 + CV1t ,


t

onde V20 o valor inicial de v 2 para (t = 0).

ou

V1

C V1

ou

A Fig. 6b mostra esta integrao realizada at o tempo t = t1 .


v2 V20

--------------------------------------------------------------Exerccio 2 Um integrador possui R = 10 k . Determinar o menor valor do capacitor para que o dispositivo se comporte como um integrador para a freqncia f = 5 kHz . Soluo: = 2f = 2 5000 = 3,14 10 4 rd / s 1 C = 3,14 10 4 RC 1 1 C = 4 = 3,18 10 9 F 4 R 3,14 10 10 3,14 10 4 Resposta: C 3,18 F --------------------------------------------------------------Exerccio 3 O circuito integrador do mdulo M1131 possui os componentes: R = 10 k e C = 100 F Determinar a menor freqncia onde a integrao se faz com preciso aceitvel Soluo: 1 1 C = = 4 = 1000 rd / s RC 10 100 10 9 C ou C =1000 ou 2f 1000 1000 f = 159 Hz 2 Resposta: f 159 Hz ou ( f )MIN = 159 Hz --------------------------------------------------------------3

t1

(a)
v2

V20 0 t1 t

(b)

Fig. 6 A Fig. 7 mostra a resposta do circuito integrador, quando o sinal de entrada uma onda quadrada, de freqncia f , e amplitude V1 .
C
4f

V1

v 2 (t )
t

C
4f

V1

Fig. 7

Circuito diferenciador

Caso em que o circuito diferenciador seja excitado por um gerador de resistncia interna RS

A Fig. 8 mostra um circuito diferenciador.

i1

iF

Neste caso, o diferenciador s funciona se a resistncia do gerador for desprezvel perante a impedncia do capacitor de entrada. Isto significa que RS deve ser muito menor do que o mdulo da reatncia do capacitor:
v2

v1

0 v

RS <<

1 C

ou

<<

1 RS C

Fig. 8 Equaes:
i1 = C d (v1 0 ) dv =C 1 dt dt

Adotando o fator 10 para satisfazer esta desigualdade, chegaremos ao valor mximo de para que o circuito diferenciador funcione com a preciso desejada:
0 v2 v = 2 R R

iF =

1 10 RS C

---------------------------------------------------------------

Mas

i1 = i F
dv1 dt

e portanto:

dv1 v = 2 dt R

ou

v 2 = RC

ou

v2 =

dv1 dt

Exerccio 4 No mdulo M-1131, construiremos um circuito diferenciador com os componentes C = 0,01 F e R = 100 k . Excitaremos com um gerador com RS = 1 k . Determinar a maior freqncia de operao para o funcionamento adequado do diferenciador. Soluo:
1 10 RS C

onde

C =

1 RC

Diferenciao de um sinal senoidal

ou

( )MAX

1 10 RS C

Portanto,
1 = 1 10 4 rd / s e 10 1 10 0,01 10 6 4 ( ) ( f )MAX = MAX = 1 10 = 1,59 kHz 2 2 ---------------------------------------------------------------

Seja
v2 =

v1 = V1 cos t

( )MAX

1 dv1 1 = ( V1 sen t ) C dt C 1 C = RC

onde

V1 cost Ou v 2 = V1 sen t = C 2 C
Podemos escrever: onde

v 2 = V2 cos t 2

Exerccio 5 - No circuito descrito no problema anterior, o gerador de excitao fornecer um sinal senoidal, de freqncia f = 100 Hz, cuja fora eletromotriz possui a amplitude de 2 v. Determinar a amplitude da tenso v 2 . Soluo: Como 100 Hz << 1,59 kHz , fica satisfeita, com bastante margem, a condio necessria para o funcionamento correto do diferenciador.
v2 =

V2 = V1 C

Repare-se que existe uma defasagem de -90 graus entre o sinal de sada e o sinal de entrada. 4

V1 sen t = V2 sen t C

Portanto,
V2 = V1 = 2fRCV1 = 2 100 1 10 5 0,01 10 6 2 = 1,26 v C

--------------------------------------------------------------Sinais de entrada e de sada de um diferenciador inversor para um sinal de entrada com forma triangular. (Ver Fig. 9)
V1 0 V1 4f

v1 (t )
t

C
0 4f

V1

v 2 (t )

V1

Fig. 9