Escolar Documentos
Profissional Documentos
Cultura Documentos
Figura III.2.- Concepto de la cancelacin de ruido adaptable.
En el sistema mostrado en la figura III.2, la referencia de entrada esta procesada
por un filtro adaptable, el cual automticamente ajusta su propia respuesta a travs de un
algoritmo de mnimos cuadrados. As el filtro puede operar bajo condiciones de cambio y
puede autoajustarse continuamente para minimizar la seal de error (). Se puede probar
que la salida del filtro (Y), es una mejor estimacin de mnimos cuadrados del ruido
primario (no), cuando el filtro esta ajustado, ya que elevado a una potencia la seal de
error , se minimiza.
La situacin ideal es cuando el mismo ruido en la entrada primaria como en la
entrada de referencia se elimina por completo, y la salida del sistema contiene solamente
las mismas componentes de la seal de entrada de referencia.
Hablando concretamente en la aplicacin de FA, la componente fundamental en la
corriente de la carga y el voltaje de la fuente de AC estn mutuamente correlacionados. Si
el voltaje fundamental acta como la entrada de referencia y la corriente de la carga no
lineal (CNL) como la entrada primaria, ser similar a la situacin anterior; la entrada de
referencia es procesada por un filtro adaptable para producir una seal de salida que
iguala a la seal fundamental de la entrada primaria en amplitud y fase. Esta salida es
sustrada de la entrada primaria para cancelar su componente fundamental y
consecuentemente la salida del sistema ser la suma de todas las componentes armnicas.
Adems, si la seal de referencia est sincronizada a la componente fundamental activa,
entonces solamente la componente activa ser eliminada, por lo que se tendr a la salida
del sistema la suma de las corrientes reactiva y armnicas [37].
Figura III.3.- Diagrama a bloques del CDCRA.
42
CENIDET Captulo III. Diseo de la Etapa de Control
III.4.1.1 Estudio de la funcin de transferencia del CDCRA
En la figura III.3, se tiene el diagrama a bloques del CDCRA. En l se tienen las
siguientes etapas: dos de ganancia constante (G
1
, G
2
); dos multiplicadoras con dos
entradas cada una (M
1
, M
2
); otra de integracin y una sumadora.
Con base a dicho diagrama, se procede a obtener la funcin de transferencia, del
CDCRA. Para ello ser necesario seccionar el lazo de retroalimentacin en tres etapas
principales denotadas por las salidas Vx, Vy y Vz con la finalidad de facilitar su manejo
algebraico.
Inicialmente, se obtendr la ganancia del integrador, el cual esta constituido por
un amplificador operacional (opamp), cuya configuracin se tiene en el diagrama E.2
(apndice E). Las ecuaciones (III.1) y (III.2) denotan la tensin y corriente de salida del
integrador en el dominio de Laplace.
|
.
|
\
|
=
SC
I Vo
1
2
ec. (III.1)
R
Vi
I I = =
1 2
ec. (III.2)
Sustituyendo (III.2) en (III.1) y despejando Vo/Vi, se tiene la ganancia del
integrador, I(S) en la ec. (III.3):
SRC SC R Vi
Vo
I
1 1 1
=
|
.
|
\
|
= = ec. (III.3)
haciendo se obtiene RC =
S
I
1
= ec. (III.4)
y como los valores de R y C son fijos, se puede manejar a como una constante G
1
i
,
es decir: G . La ganancia de la etapa de integracin es la ec. (III.5)
1
=
i
S
G
S I
i
= ) ( ec. (III.5)
Del diagrama a bloques, se tiene que la salida en Vx es igual a:
Vx ec. (III.6) ( ) ) ( ) ( . ) ( ) (
1 1
S V S Vo G S V S Vo G
R R
= =
43
CENIDET Captulo III. Diseo de la Etapa de Control
siendo V
R
(S) una seal sinusoidal a 60 Hz, por lo que:
2 2
2
) (
+
=
S
A S V
R
ec. (III.7)
sustituyendo (III.7) en (III.6):
2 2
2
1
) (
+
=
S
A S Vo G Vx ec. (III.8)
Por otro lado se tiene para la salida Vy:
) ( ) ( S Vx S I Vy = ec. (III.9)
sustituyendo (III.5) y (III.6), en (III.7) se tiene:
S S
AG G S Vo
S
A S Vo G
S
G
Vy
i
i
2 3
2
1
2 2
2
1
) ( ) (
+
=
|
|
.
|
\
|
+
|
.
|
\
|
=
( )
2 2
2
1
) (
+
=
S S
A G G S Vo Vy
i
ec. (III.10)
ahora, para la salida Vz:
( ) ( ) (
2
S V S Vy G Vz
R
= ) ec. (III.11)
sustituyendo (III.10) y (III.7), en (III.11) se tiene:
(
|
|
.
|
\
|
+
|
|
.
|
\
|
+
=
S S
A
S
A G G S Vo G Vz
i
2 3
2
2 2
2
1 2
) (
2
2 2
2
2
2 1
1
. ) (
|
|
.
|
\
|
+
=
S S
A G G G S Vo Vz
i
ec. (III.12)
si se hace , se tiene la ecuacin (III.13):
2
2 1
A G G G K
i
=
2
2 2
2
1
) (
|
|
.
|
\
|
+
=
S S
K S Vo Vz ec. (III.13)
Por otro lado, en la etapa sumadora se tiene:
) ( ) ( S Vz S Vi Vo + = ec. (III.14)
44
CENIDET Captulo III. Diseo de la Etapa de Control
sustituyendo (III.13) en (III.14) se tiene:
2
2 2
2
1
) ( ) ( ) (
|
|
.
|
\
|
+
+ =
S S
K S Vo S Vi S Vo ec. (III.15)
factorizando Vo(S) de la ec. (III.15), resulta la ec. (III.16):
) (
1
1 ) (
2
2 2
2
S Vi
S S
K S Vo =
(
(
|
|
.
|
\
|
+
ec. (III.16)
de la ec. (III.16) se puede despejar a Vo(S)/Vi(S):
( )
( )
1
2
2 2
4
2
2 2
1
2
2 2
2
1
1
) (
) (
(
(
+
+
=
(
(
|
|
.
|
\
|
+
=
S S
K S S
S S
K
S Vi
S Vo
( )
( )
1
4 2 3 5
4 4 2 3 5
1
4 2 2 4
4 4 2 2 4
2
2
2
2
) (
) (
(
+ +
+ +
=
(
+ +
+ +
=
S S S
K S S S
S S S
K S S S
S Vi
S Vo
Finalmente, resolviendo el inverso de esta ltima ecuacin, se obtiene la funcin
de transferencia que representa el desempeo funcional del CDCRA, denotada por la ec.
(III.17):
(
+ +
+ +
=
4 4 2 3 5
4 2 3 5
2
2
) (
) (
K S S S
S S S
S Vi
S Vo
ec. (III.17)
donde y el valor de k esta dado por . seg rad Hz f / 377 ) 60 ( 2 2 = = =
2
2 1
A G G G K
i
=
De la ec. (III.17) se puede deducir que el CDCRA es un sistema de 5 orden. Su respuesta
en frecuencia es la de un filtro tipo muesca. La frecuencia de corte se tiene a los 60Hz, y
las pendientes son tan pronunciadas que le permiten ser muy selectivo, como se presenta
en la seccin siguiente.
III.4.1.2 Efecto del valor de ganancia en el lazo de retroalimentacin
La respuesta de la funcin de transferencia pude ser manipulada mediante la
constante K. La ec. (III.17) muestra que K, a su vez, es directamente proporcional a las
ganancias de las etapas y al cuadrado de la amplitud mxima de la seal de referencia;
adems es inversamente proporcional a = RC, la constante del integrador.
45
CENIDET Captulo III. Diseo de la Etapa de Control
Los valores sugeridos de acuerdo con las simulaciones en PSpice (Apndice C)
son , , y y V . V es
la amplitud mxima de la seal de referencia. De esta manera la funcin de transferencia
queda como:
1 =
i
G 1 . 0
1
= G 5 . 0
2
= G 0032 . 0 ) 47 . 0 )( 8 . 6 ( = = = F K RC 2 =
12 264 . 1 2.02e10 2.842e5
2.02e10 2.842e5
3 5
3 5
e S S S
S S S
Vo
Vi
+ + +
+ +
= ec. (III.18)
los valores en [37] son G ; ; ; y
[37]. De esta manera la funcin de transferencia queda como:
1 =
i
1 1 . 0
2
= G . 0
1
= G 0.2209 ) 47 . 0 )( 470 ( = = F k
2 = V
3.658e9 2.02e10 2.842e5
2.02e10 2.842e5
3 5
3 5
+ + +
+ +
=
S S S
S S S
Vo
Vi
ec. (III.19)
10
-1
10
0
10
1
10
2
10
3
-50
-40
-30
-20
-10
0
CDCRA
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
d
b
)
10
-1
10
0
10
1
10
2
10
3
0
20
40
60
80
100
Frecuencia (Hz)
F
a
s
e
(
)
Figura III.4.- Diagrama de Bode de la
ec.(III.18).
10
-1
10
0
10
1
10
2
10
3
-50
-40
-30
-20
-10
0
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
d
b
)
CDCRA
10
-1
10
0
10
1
10
2
10
3
0
20
40
60
80
100
Frecuencia (Hz)
F
a
s
e
(
)
Figura III.5.-. Diagrama de Bode de la ec.
(III.19).
En las figuras III.4 y III.5 se tienen los diagramas de Bode para las funciones de
transferencia de las ecuaciones (III.18) y (III.19) respectivamente. De lo anterior se tiene
que el ltimo caso es ms selectivo en la frecuencia que atena (f = 60Hz). Aqu se tiene
que un valor importante en el comportamiento del sistema de control es la K, la cual
depende de los valores de las ganancias; en especial de la constante del integrador, que
para nuestro caso se ha manipulado variando R.
III.4.2 Diseo e implementacin del CDCRA
Se sabe que uno de los elementos claves para el eficiente desempeo de este tipo
de diseos analgicos, radica en la seleccin adecuada del amplificador operacional, dado
que sus caractersticas elctricas son determinantes para el eficiente funcionamiento de la
etapa que forma parte. Dichas caractersticas son: niveles de Offset, Slew rate,
46
CENIDET Captulo III. Diseo de la Etapa de Control
impedancias de entrada, consumos, CMRR, etc. Se consideraron todos los parmetros
que podran afectar de una manera directa al desempeo y la precisin del diseo [49]. El
opamp seleccionado fue uno de alta precisin, el CI OP271 de Analog Devices (AD). Su
presentacin compacta de 2 opamps por encapsulado simplifica las conexiones fsicas.
Adems, debido a la alta impedancia de entrada en los opamps y los multiplicadores, no
hubo necesidad de algn seguidor de voltaje entre etapas, garantizando un buen
acoplamiento de seales, mitigando efectos por cualquier fuente de ruido [50]. Es sabida
la importancia que guarda el acoplamiento de etapas en circuitos analgicos; sobre todo
cuando se manejan seales del orden de mV. En el captulo V se presentan los resultados
mas significativos del CDCRA.
En el diseo, el punto suma y el restador se implementaron con opamps OP271,
con ganancia unitaria [51]. Para la rama de retroalimentacin los elementos claves son los
multiplicadores y el integrador (U2, U4 y U3 respectivamente del diagrama E.2,
apndice E).
Para los multiplicadores se utiliz el CI AD633JN [52] de 4 cuadrantes dada su
simplicidad, bajo costo y su precisin aceptable (error total de 2% del fondo de escala).
La salida de cada multiplicador esta dividida por 10; por ello las ganancias G
1
y G
2
del
diagrama a bloques del CDCRA (figura III.3) son menores a 1.
Se evaluaron tambin las hojas de datos de multiplicadores como el MC1495 y
MC1494 de Motorola [53]. Las caractersticas elctricas eran similares al AD633JN,
excepto el ancho de banda; en Motorola es mayor al de AD. Sin embargo ello no es
relevante, puesto que se va a operar a bajas frecuencias (menos de 1kHz). Por otro lado el
encapsulado del AD es de 8 pines y los de Motorola de 14 pines, ya que cuenta con factor
multiplicativo ajustable.
Para el integrador y el amplificador (U3) se utiliz el CI 0P271, por su respuesta
rpida, necesaria en la integracin. Otro elemento importante en la etapa de integracin es
el condensador. En este elemento se deben evitar las prdidas en el material del
dielctrico [54], debido a que afectara el resultado esperado y en consecuencia la
deteccin fiel de las seales deseadas [55]. En el integrador del CDCRA se uso un
condensador de polister de 0.47 F, al 5% de tolerancia (valor comercial de
capacitancia).
III.5 Integracin del CDCRA al SFIPA
III.5.1 Diagrama a bloques
En la seccin I.7 se tiene de manera general la configuracin de este trabajo de
investigacin, es decir la etapa de filtrado activo en la plataforma funcional del SFIPA.
En el diagrama de la figura III.6 estn los bloques funcionales del prototipo. En esta
seccin y en el capitulo IV, se describir cada uno de ellos con la finalidad de presentar
claramente la filosofa de operacin y los principios fundamentales de cada elemento.
47
CENIDET Captulo III. Diseo de la Etapa de Control
FILTRO DE
SALIDA
ZL
CDCRA
PMP
=
CELDAS
FV
INVERSOR
RED
ELCTRICA
SEALES DE
CONTROL
TRAFO
ELEVADOR
PROTECCIONES
Set Point
BUS
C
+
-
+
+
V
CA
V
P
V
QD
V
P
+V
QD
V
H1
V
H2
Figura III.6.- Diagrama a bloques del Sistema de Cogeneracin
con Funciones de Filtro Activo Integradas.
III.5.2 Set point
La seal de referencia o el set point como se le conoce en el argot del control y la
instrumentacin, es la referencia que seguir la salida del inversor del SFV y que ser
inyectado a la red elctrica. En otras palabras, es la seal acondicionada apropiadamente
que debe ser amplificada en potencia, de manera que el SFV suministre la energa activa
disponible en el arreglo FV y compense la energa no activa que afecta la calidad de la
red elctrica en el PCC a donde est conectado.
Partiendo de la figura III.6 la seal no activa (V
QD
) entregada por el bloque
CDCRA y la seal activa (V
P
) entregada por el PMP, son las entradas del punto suma. La
sumatoria resultante V
P
+V
QD
, es la seal de set point del sistema. Aparte de sus
caractersticas intrnsecas, ambas seales tienen comportamientos distintos en amplitud,
lo que se ver reflejado en la amplitud resultante del set point.
Referente a los comportamientos distintos en amplitud se tiene que: V
P
es el
resultado del algoritmo de localizacin del PMP, controlado por medio de un
microcontrolador (CI U24), el cual a su vez manipula un potencimetro digital (CI U23),
para variar la magnitud de la corriente activa que ser inyectada a la red (ver figura III.7 y
diagrama E.4 del apndice E). Por otro lado, V
QD
no cambiar el valor de su magnitud
(incluso en la forma de onda) a menos que las condiciones de la CNL lo hagan. Por lo
anterior se puede deducir que la seal de set point ser ms frecuentemente variable en
amplitud debido a Vp; y aunque no tan frecuente, (incluso con valores mayores que Vp)
debido a V
QD
. En la seccin V.5 se presentan resultados ms representativos sobre el set
point.
48
CENIDET Captulo III. Diseo de la Etapa de Control
III.5.3 Implementacin
En esta etapa se integr en el control del SFIPA el CDCRA. Esto fue a travs de
una etapa sumadora con opamps de precisin (CI U8 del diagrama E.2, apndice E). Se
acondicion con ajustes de ganancias y de offsets. Los resultados obtenidos fueron
bastante satisfactorios como se podr comprobar en el captulo V. Con base en lo
comentado para este diseo se consider: la organizacin del diseo (menor espacio), los
elementos pasivos que se utilizan, la construccin fsica del circuito impreso, el ambiente
en el que debe operar, las trayectorias que siguen los conductores con los que se aplican
las entradas al circuito, etc. Todo ello a manera de evitar ruidos que interfirieran las
seales procesadas en las diferentes etapas del control, tanto en la parte analgica como
en la parte digital
En este prototipo se manejan comparadores de tensin cuyas salidas se conectan a
circuitos digitales del tipo TTL (CIs U9, U17 y U18 del diagrama E.6 del apndice E),
por lo que cualquier ruido o seal inestable (i.e: las componentes de la f
SW
) provocara un
funcionamiento inadecuado. Por otro lado, las fuentes de alimentacin de las etapas
analgica y digital no tenan un filtrado adecuado, y cualquier interferencia poda ser
inducida; sobretodo la etapa analgica que es ms vulnerable en sus lneas de
alimentacin. En este ltimo punto se interconectaron condensadores de desacoplo.
Lo anterior se evit con un anlisis cauteloso en la distribucin de las tierras
(analgica y digital) con la finalidad de minimizar las inductancias presentes en el
circuito impreso. Tambin se contemplaron tanto los blindajes de las seales como los
planos de tierra. Inclusive se opt por procurar un blindaje de Faraday (i.e: en las
interfaces analgicas-digitales) para contrarrestar el efecto del acoplamiento capacitivo
[56].
III.6.- Tcnica de modulacin
III.6.1. Sincronizacin con la lnea
Dado que se trata de un generador conectado a la red elctrica, la carga del
usuario siempre se encuentra conectada tanto al inversor como a la red. Por lo tanto, para
no reducir el FP de la lnea ante cualquier carga, es necesario que la corriente generada
por el inversor este sincronizada o en fase con la tensin de la red, evitando inyectar
reactivos indeseados. En la figura III.7 se muestra el diagrama del circuito que logra
dicha sincronizacin; se observa que es necesaria una seal senoidal V
CA
como
referencia, la cual es una muestra directa de la red.
Los inversores con regulacin de corriente son los ms utilizados en la interfaz de
SFV con la red, dada la estabilidad que se tiene al regular corriente mediante un inductor.
Con ello se tiene un sistema de potencia confiable para este tipo de aplicaciones. Existen
varias tcnicas de regulacin de corriente basadas en un control de lazo cerrado (en el
prototipo, la seal de retroalimentacin V
H2
), que permiten ajustar en todo momento la
corriente de salida, a la seal de referencia mediante una seal de error. Dicha seal
genera un patrn de conmutacin para los interruptores de potencia, de manera que la
corriente de salida del inversor siga al set point del control.
49
CENIDET Captulo III. Diseo de la Etapa de Control
Seales de
Control
+
+
V
H2
(V
P
+V
QD
)
Set Point
_
+
V
CA
+
V
PV
-
C
Bus
de CD
L
F
Circuito de
tiempo
muerto CDCRA
f
O
C
V
P
Referencia
V
CA
V
H1
i
V
QD
Figura III.7 Diagrama del circuito de sincronizacin con la lnea.
La frecuencia de conmutacin (f
SW
) es un parmetro de entrada en el control de
corriente, en este caso como se trata de un control por histresis, dicha frecuencia es
variable, y la frecuencia mxima estar definida por la misma banda de histresis [17].
Segn [17], los inversores de corriente controlada inyectan una corriente
sinusoidal a la red, normalmente en fase con la tensin, sin importar el nivel de distorsin
armnica que ste presente (aunque para este trabajo, ello no es relevante debido a las
funciones de FA). La ventaja en este tipo de inversores, es que el control es ms simple y
robusto. Aunque, su desventaja fundamental es que no pueden alimentar cargas no
lineales en modo aislado [57].
III.6.2 Acondicionamiento de la seal de referencia de lnea
La seal V
CA
es una referencia completamente sinusoidal, tomada de una muestra
de tensin alterna de la lnea elctrica a donde est interconectado el SFV. Esta referencia
se utiliza tanto en la etapa de modulacin (V
CA
), como por el CDCRA descrito en la
seccin III.4.2. (V
R
). Como se expone en seguida, debido a la diferencia de amplitudes en
el diseo, V
CA
es una atenuacin de V
R
.
En la figura III.8 se tiene el diagrama a bloques del circuito que acondiciona la
seal de referencia (vase el diagrama E.1 del apndice E). A continuacin se describe su
funcionamiento.
50
CENIDET Captulo III. Diseo de la Etapa de Control
T. Reductor V
R
Defasador FPB
Atenuador Reloj
V
CA
V
LNEA
Figura III.8.- Acondicionamiento de la seal de referencia.
El circuito proporciona la seal de referencia a partir de la tensin de lnea. Se
utiliza un transformador reductor (T
1
), para que la tensin se encuentre en los niveles de
Vcc del circuito de control.
Posteriormente se tiene un filtro pasa bajas (FPB), cuya funcin es obtener la
componente fundamental de la tensin de lnea. El FPB se implement con el CI
MF4CN-100 (U10). Este CI U10 es un filtro Butterworth de 4 orden, basado en la
tcnica de condensadores conmutados, por lo cual requiere de una seal de reloj. Se
seleccion un filtro de 4 orden debido a la presencia de un 3
er
y 5 armnico en la tensin
de lnea, la presencia de estos armnicos ocasiona que la corriente generada no sea
puramente senoidal. Se propone una frecuencia de corte para el filtro de fc = 100 Hz. La
seal de reloj est a una frecuencia de 10 kHz, ya que la fc del FPB es 1/100 parte de la
frecuencia de reloj, segn especifica el fabricante en la hoja de datos [58]. Un
inconveniente lo constituye el hecho de que el filtro es un sistema muestreado, lo que
implica que en la salida aparecer ruido a la frecuencia del reloj, sin embargo, dado que
esta frecuencia es mas elevada que la de corte, el ruido puede eliminarse con facilidad
agregando en serie con la salida un filtro pasivo de primer orden, tenindose la ventaja de
tener un FPB de 5 orden [59].
En seguida, se tiene un circuito desfasador (CI U12B) despus del FPB; esto es
porque el CI U10 ocasiona un desfasamiento de la seal de referencia el cual se debe
compensar para garantizar que la corriente generada est en fase con la tensin de lnea.
La salida de este bloque es la referencia V
R
.
Finalmente, a partir de V
R
se obtiene V
CA
a travs de un bloque atenuador.
III.6.3 Seales de control para los interruptores de potencia
Las seales de disparo para los interruptores de potencia (IGBTs del inversor) se
obtienen a partir de un controlador por histresis (figura III.9). La desventaja principal de
este mtodo de control, es la f
SW
variable a lo largo de un ciclo de lnea, aunque no afecta
de manera considerable el funcionamiento del SFV. Adems, la implementacin de este
mtodo es muy sencillo y cuenta con una buena respuesta dinmica, la sincrona con la
lnea se obtiene de forma automtica al tomar la seal de referencia directamente de la
lnea (V
CA
).
51
CENIDET Captulo III. Diseo de la Etapa de Control
-
+
V
H2
Circuito de
tiempo
muerto
(V
P
+V
QD
)
Set Point
Figura III.9.- Controlador de corriente por histresis.
La comparacin por histresis que se efecta es entre la seal de set point, que se
llamar en esta seccin I
REF
y la retroalimentacin de la corriente V
H2
, tomada a la salida
del SFV, en el secundario del transformador elevador y denotada por I
INV
. Las seales
que resultan de la comparacin en el CI U7, se utilizan para controlar el encendido y
apagado de los interruptores de potencia. La banda de histresis est determinada por I,
tales seales se pueden ver en la figura III.10. El estado de conmutacin de apagado a
encendido aparece cuando la corriente I
INV
tiende a ser menor que la corriente I
REF
ms su
incremento (I
REF
- I/2). La conmutacin inversa, de encendido a apagado, se presenta
cuando la corriente I
INV
empieza a exceder un valor determinado, dado por I
REF
+ I/2. Se
agrega un circuito adicional de tiempo muerto que permite que uno de los interruptores
de una misma rama se apague, antes de que el complementario se encienda lo que evita
posibles corto circuitos en el bus de CD (seccin IV.4.6).
Figura III.10.- Obtencin de las seales de control para los interruptores de potencia.
En operacin normal, este tipo de modulacin producir una forma de onda de
corriente que sigue la forma de onda de la tensin de red, con un rizo sobrepuesto, I. La
amplitud del rizado es directamente proporcional a la banda de histresis y a la magnitud
del inductor de salida. El contenido armnico es inversamente proporcional a la amplitud
de la corriente generada a la salida del sistema, es decir, debido a que se tiene una banda
de histresis fija, si la corriente de salida es pequea, el rizado I en comparacin con la
corriente generada es considerablemente grande, por lo que aumenta el contenido
armnico. Cuando la corriente generada tiene una amplitud ms grande que la amplitud
del rizado I, disminuye la distorsin armnica en la seal de salida del sistema [17].
52
CENIDET Captulo III. Diseo de la Etapa de Control
III.7 Etapa de protecciones y seguridad
Esta etapa es de gran importancia, ya que evita accidentes y daos en el equipo
instalado, en los usuarios y en el personal de mantenimiento de la compaa proveedora
de la energa elctrica. Se tienen las protecciones que incluye el fabricante de los
mdulos impulsores para los interruptores de potencia, y adems las que fueron
implementadas en el prototipo.
Las protecciones que se implementaron son: sobrecorriente elctrica en la salida
del inversor (semiciclo positivo y negativo), el efecto islanding, y la inyeccin de CD a la
red elctrica. Adems, la etapa de protecciones cuenta con leds piloto que indican:
funcionamiento adecuado (verde), la presencia de falla (rojo) y paro manual (ambar);
para que tanto el usuario como el personal correspondiente tenga conocimiento del estado
del prototipo y permita tomar medidas adecuadas.
En esta etapa, las salidas de cada circuito de proteccin alimentan un circuito
digital con enclavamiento, el cual acta directamente sobre la salida de las seales de
conmutacin que disparan a los interruptores de potencia. La condicin de falla
permanece hasta que se efecta un reinicio manual (START) para intentar volver a operar
adecuadamente. El propsito de mantener el estado de falla y reiniciar manualmente, es
para evitar que se active nuevamente la proteccin. Es decir, cuando los IGBTs se
inhabilitan, la corriente que circula a travs de ellos decrece hasta llegar por debajo del
lmite permitido de corriente, temperatura o tensin. En ese momento la condicin de
falla desaparece, pero si la causa que origina la falla permanece, entonces la proteccin se
activar nuevamente y podra repetirse indefinidamente. Ahora, si la falla ha sido
corregida, al pulsar START los IGBTs recibirn nuevamente las seales de conmutacin
para poner en marcha al inversor.
III.7.1 Sobrecorriente
Una de las consideraciones ms importantes en cualquier mdulo de potencia, es
la de proteccin contra sobrecorrientes. En el prototipo, dicha proteccin se lleva a cabo
sensando la corriente de salida del inversor, V
H2
(en el secundario del transformador
elevador). Esta seal se lleva a una etapa amplificadora y finalmente a un comparador de
ventana donde los limites mximos para el semiciclo positivo y negativo se fijan por
medio de potencimetros de precisin, cuyos valores pueden ajustarse en cualquier
momento. El funcionamiento es como sigue: si el comparador de ventana detecta un nivel
de corriente superior a cualquiera de los limites, se activa su salida y deshabilita la
conmutacin de los interruptores de potencia. El valor de dichos lmites, con respecto a
los establecidos en el SFIPA se modificaron, debido a las funciones de FA. Es decir, la
magnitud de la corriente no activa es mayor que la activa, por ello la ventana de
comparacin se amplio tomando en cuenta la capacidad de corriente de los interruptores
de potencia. Sin embargo, los mdulos de IGBTs utilizados cuentan con un circuito
impulsor (ver seccin IV.4.2) el cual provee una seal de control que inhibe las
conmutaciones de los IGBTs, en caso de presentarse una sobrecorriente. Estos circuitos
53
CENIDET Captulo III. Diseo de la Etapa de Control
impulsores tambin activan una seal de proteccin, en el control por baja tensin y
sobretemperatura.
Se puede pensar que como el sistema es regulado en corriente, puede ser tolerante
a cortos circuitos en la carga, pero si por alguna razn (i.e.: mal funcionamiento del
circuito de control o algn problema en la instalacin) la seal de referencia desaparece y
la corriente de salida al intentar compararse con la referencia en el control por histresis,
har que se tenga una corriente muy elevada a la salida, ya sea en el semiciclo positivo o
negativo, activando inmediatamente esta proteccin; lo que la hace indispensable.
III.7.2 Aislamiento de lnea (Islanding)
El trmino: aislamiento de lnea (islanding) [60], se refiere a la operacin continua
de uno o varios generadores de potencia dispersos en toda la red (en este caso los SFV),
sobre una seccin aislada de la lnea de distribucin. Es decir, cuando algn generador
llega a trabajar en forma de isla con la carga y desconectado de la lnea. Esto ocurre si un
inversor est operando con una carga exactamente acoplada, en ese instante puede ocurrir
que la conexin con la red desaparezca debido a la operacin de interruptores que
desconectan al generador de la lnea [61]. El trmino carga exactamente acoplada se
refiere a que el flujo de potencia proveniente de la red es nulo, es decir, cuando existe un
generador interconectado con la lnea, que entrega toda la energa demandada por la
carga.
Esta desconexin puede ser causada por alguna falla en el sistema o por razones
de mantenimiento. Bajo estas condiciones los generadores conectados a la red pueden
alimentar a una carga aislada por algn tiempo si no existe un mtodo de deteccin. Esto
puede ocasionar condiciones indeseables e inseguras, sobre todo al personal de la
compaa elctrica si la desconexin se llev acabo para dar mantenimiento a sus lneas
de distribucin.
Para evitar los daos que puede ocasionar el fenmeno islanding, en materia de
normatividad se ha establecido que todo equipo generador debe desconectarse de la red,
cuando su voltaje o frecuencia estn fuera de los lmites especificados (en Mxico los
lmites estn en [21]), en un tiempo no mayor a 2 seg [62]. En la ausencia del fluido
elctrico, el paro del SFV es obligatorio. La reconexin, puede llevarse a cabo hasta que
la tensin y frecuencia de la red vuelvan a estar operando dentro de los limites
establecidos. Un tiempo tpico para verificarlo es por lo menos 30 a 120 seg. [61].
La implementacin de esta proteccin se llev a cabo por medio de la utilizacin
de un CI MID400 (U15 del diagrama E.5, apndice E) de QT Optoelectronics, el cual es
un monitor de lnea que proporciona una seal de control TTL cuando la tensin de lnea
desaparece, logrando que el SFV deje de operar hasta que se restablezcan las condiciones
normales.
54
CENIDET Captulo III. Diseo de la Etapa de Control
III.7.3 Inyeccin de CD
Inyectar corriente de CD a la lnea de distribucin puede tener consecuencias
considerables [63], por ello las normas establecen que por ningn motivo se debe inyectar
componentes de CD a la red elctrica. Un ejemplo de ello se puede presentar cuando el
personal de la compaa elctrica, dando mantenimiento a las lneas, al abrir las cuchillas
correspondientes, podra verificar la ausencia de voltaje de CA, sin embargo una lnea
aislada alimentada con un voltaje de CD muestra 0 VCA, ignorndose completamente un
nivel de CD inyectado en dicha seccin de la red elctrica; lo cual conduce a una
situacin peligrosa para el personal citado [64]. Otro ejemplo es la presencia de tensin
de CD en un sistema de distribucin de CA, lo cual es una circunstancia indeseable
considerando que las cargas de CA y el secundario del transformador de distribucin se
ve representado como un corto circuito para ella. Adems, los altos niveles de corriente
de CD que se produciran podran causar una saturacin en la distribucin del
transformador (en la acometida elctrica).
En la prctica, la inyeccin de corriente de CD en el transformador simplemente
desplazar el punto de operacin de la curva de flujo. El flujo est en funcin de la
corriente, sin tomar en cuenta si es CA CD, incluso el signo. A plena carga el
transformador se ver obligado a trabajar cerca de la saturacin del lado en el cual ha
ocurrido el desplazamiento.
Debido a la tcnica de modulacin seleccionada para el diseo de este prototipo,
la probabilidad de que ocurra la inyeccin de CD a la red elctrica es alta, por lo que la
proteccin es necesaria. La ocurrencia se puede dar en cualquier momento que algn
semiciclo (positivo o negativo) del patrn de conmutacin sea mayor que el otro, es decir,
cuando el valor promedio de CD no es cero. Esta situacin es indeseable y se evita de dos
maneras. La primera, por medio del aislamiento elctrico (o galvnico) de un
transformador elevador interconectado entre el inversor del SFV y la red elctrica. Su
funcin, es impedir el paso de un nivel de CD a la salida del sistema, y su diseo ser
presentado en la seccin IV.5.
La restante en la seal de set point, evitando las tensiones de offset en las diversas
etapas que conforman el control analgico, sobre todo en la entrada a etapas
amplificadoras (como las provenientes de los sensores de corriente). Ello se solucion
con los opamps de precisin, con su bajo nivel de offset (en el orden de V) [65]; y en su
defecto, implementando mallas de compensacin de offset, para opamps y circuitos de
funciones especiales con valores de mV. (Vase el diagrama E.3, apndice E).
Finalmente, cabe sealar que la posibilidad de eliminar cualquier componente de
CD en el control analgico por medio de condensadores de paso (o bypass) qued
descartada, debido al desfasamiento inherente que estos introducen pudiendo contribuir a
una degradacin paulatina del FP, debido a la variacin de sus valores con el
envejecimiento, temperatura, etc. (ver seccin III.6.1).
55
CAPTULO IV
Diseo de la Etapa de Potencia
IV.1 Introduccin
En este captulo se presenta el diseo de la etapa de potencia. En la primera parte se
muestra un anlisis terico simple, cuya finalidad es facilitar la comprensin de la filosofa
de funcionamiento del equipo a lo largo del da. Esto a manera de comparacin, ya que
cuando se habla de la capacidad instalada de un SFV tpico, es comn pensar que su
utilidad esta limitada al 50%; debido a que durante la noche el equipo permanece ocioso.
Posteriormente, se presentan los diseos especficos de cada elemento involucrado
con esta etapa, que son los componentes pasivos y los dispositivos semiconductores de
potencia. Se abarca desde los clculos matemticos, hasta su implementacin elctrica. Se
comentan los compromisos y las consideraciones pertinentes, que se llevaron a cabo con la
finalidad de conseguir una alta eficiencia del sistema en general, tanto en su propio
funcionamiento, como en su interaccin con el conjunto red-usuario; sobretodo en materia
de Calidad de la Red y de eficiencia energtica. Tambin, aunque de manera elemental, se
estiman las prdidas de energa en el inversor.
CENIDET Captulo IV. Diseo de la Etapa de Potencia
IV.2 Flujo de energa
Se empezar por analizar el flujo de energa, mediante diagramas fasoriales. Debido
a lo poco prctico que resulta para este anlisis manejar el sistema de potencias
tridimensional (P-Q-D), nicamente se considerar la corriente reactiva, ms no las
armnicas. Por lo tanto se omitir el fasor de potencia de distorsin (fasor D), y se recurrir
al plano de potencias P-Q.
A continuacin, se tienen dos casos que describen el funcionamiento del presente
trabajo. El caso I, es durante el periodo de insolacin. En l, se muestra la manera en que
opera el prototipo para la compensacin de potencia activa y reactiva. Finalmente en el
caso II, se tiene la otra etapa de operacin del sistema, en el periodo de oscuridad. Esta
ltima es una de las ventajas que ofrece el trabajo de investigacin presentado, ya que el
funcionamiento del sistema durante la noche, en ausencia de energa solar (y al no tener un
medio de almacenamiento) hace que la capacidad instalada del mismo se aproveche al
100% del da y no al 50%, que es lo que dura el periodo de insolacin.
En ambos casos se tiene el tringulo de potencias que corresponde a la potencia
aparente de: la carga, de la red elctrica y del prototipo; denotadas por los fasores S
C
, S
CA
y
S
PV
respectivamente. Sus componentes correspondientes estarn representadas por Q, para
la reactiva y P para la activa.
IV.2.1 Caso I: Periodo de insolacin
En este caso, se tiene que las componentes de la S
PV
entregada por el prototipo, son
la potencia activa (P
PV
) y la reactiva Q
PV
, (ver figura IV.1). La P
PV
compensar la
componente activa entregada por la red elctrica (P
PV
>0). As tambin, la Q
PV
compensar
la componente reactiva de la potencia demandada por la carga (fasor Qc); lo que de
acuerdo con el diagrama de fasores significa Q
CA
=0. Es decir, la red elctrica solamente
suministrara potencia activa. Este hecho resalta la importancia que tiene un sistema de este
tipo para las compaas de distribucin elctrica, dado que el FP de la red mejorar y
adems eliminar su contaminacin armnica, evitando los problemas y efectos dainos a
sus equipos, sobretodo en el periodo donde se presenta la demanda mxima.
P
Q
S
PV
Q
C
P
PV
S
C Q
CA
= 0
P
PV
> 0
Q
PV
S
CA
Figura IV.1.- Diagrama fasorial del prototipo,
periodo de insolacin.
58
CENIDET Captulo IV. Diseo de la Etapa de Potencia
P
Q
CA
= 0
Q
S
CA
S
PV
= Q
PV
S
C
P
PV
= 0
Figura IV.2.- Diagrama fasorial del prototipo,
periodo de oscuridad.
IV.2.2 Caso II: Periodo de oscuridad
Para este otro caso, el sistema nicamente opera como FA, compensando potencia
reactiva; dado que la celdas FV no estn en operacin, el trmino P
PV
es nulo y se dice que
S
PV
= Q
PV
, (figura IV.2). El resultado ser que el sistema compensar la componente
reactiva de la potencia demandada por la carga Qc, logrando que la red elctrica no
suministre componente reactiva, (Q
CA
nula, similar al caso I) y nicamente suministre
potencia activa. Por lo tanto, al compensar la potencia reactiva y armnica (o de distorsin,
fasor D) debido al FA, el FP es unitario, las corrientes armnicas se eliminan y entonces la
eficiencia de la capacidad instalada de la red elctrica se eleva. Por lo tanto, la potencia
entregada a los usuarios ser 100% activa, por lo menos en el PCC, donde est
interconectado el prototipo.
IV.3 Bus de CD
El bus de CD lo conforman los conductores que entregan la tensin del arreglo FV
al inversor (figura III.6). En paralelo con estos conductores se interconecta un condensador
(C
CD
) polarizado, que permite mantener un nivel de tensin lo ms estable posible. Este
mismo condensador, es el elemento que almacena la energa necesaria para la
compensacin de potencia reactiva y de distorsin. La tensin aproximadamente constante
que entrega el panel solar es la tensin del bus de CD y en consecuencia, del C
CD
. Es
necesario sealar que entre el arreglo FV y el bus de CD, debe conectarse un diodo, con la
intencin de evitar, durante el periodo de oscuridad, que la baja tensin (V
FV
<1 VCD)
presente en los mdulos FV, descarguen a C
CD
. Imposibilitando las funciones de FA.
En la red elctrica existen fenmenos transitorios, provocados por la conexin o
desconexin de cargas, o por maniobras de interruptores de potencia en los sistemas
elctricos. Estos fenmenos transitorios introducen fluctuaciones en la tensin en las
terminales del condensador que alimenta al inversor del FA. Por lo tanto, para evitar
repentinas fluctuaciones de tensin, se debe contar con un condensador lo suficientemente
grande para absorber tales variaciones [66]. En la seccin IV.3.2 se presenta el clculo de
C
CD
.
59
CENIDET Captulo IV. Diseo de la Etapa de Potencia
Figura IV.3.- (a)Grfica caracterstica del mdulo FV sp75 (y sp70) ante
variaciones de irradiancia. (b)El Mdulo FV (cortesa de Siemens).
IV.3.1 Arreglo FV
Los mdulos de celdas solares del arreglo FV, producen una tensin de CD cuando
se exponen a la luz solar; dicha tensin es funcin de la temperatura, la irradiancia y la
corriente que se extrae de ellas, de manera que se obtiene una curva caracterstica como la
que se muestra en la figura IV.3 (a). Como se observa, existe una combinacin nica V-I en
la cual se llega al Punto de Mxima Potencia (PMP). Para aprovechar al mximo las celdas,
es necesario operarlas en este punto. A manera de ejemplo, tambin se muestra el mdulo
solar sp75, del fabricante Siemens.
Por otro lado, el arreglo FV que se requiere para garantizar la adecuada operacin
de cualquier SFV interconectado a la red, es aquel que ofrezca una tensin entre 100 y 150
VCD. La potencia del arreglo con la que se realizaron parte de las pruebas en campo con el
SFIPA, fue de 1.76 kW obteniendo buenos resultados [17]. Es necesario aclarar que por lo
anterior y por los objetivos planteados en este trabajo de investigacin no fue necesario
realizar pruebas en campo durante su desarrollo; por lo tanto, la tensin del arreglo FV se
emul con fuentes de alimentacin de CD de 0-150 VCD a 1 kW, la cual fue suficiente
para las pruebas requeridas al prototipo.
La capacidad de potencia aparente (S) del prototipo es de 1 kVA, aunque se pueden
manejar 3kVA, dependiendo de la capacidad de potencia de CD que se disponga a la
entrada del inversor; ya que el inversor utilizado tiene capacidad para manejar dicha
potencia (vase la seccin IV.4.1).
IV.3.2 Condensador de CD
La determinacin del valor del condensador de CD (C
CD
) del FA, se realiza
tomando en cuenta la potencia instantnea demandada por la CNL, y su valor se obtiene de
acuerdo al concepto de balance de energa [67]. Adems, se parte de la siguiente
consideracin: como el FA solamente debe entregar potencia reactiva, el flujo neto de
potencia activa en un ciclo de red es igual a cero. Esto garantiza que el flujo de potencia
activa hacia C
CD
(corriente entrando) es igual al flujo de potencia activa desde C
CD
(corriente saliendo) en un ciclo [68].
60
CENIDET Captulo IV. Diseo de la Etapa de Potencia
Para el diseo de C
CD
, se contemplan dos posibles circunstancias relevantes,
debidas a la dinmica de la CNL. La primera se tiene cuando la corriente de carga vara
hacia un valor mayor. Entonces, dicho incremento de corriente debe ser compensado por el
FA, y ser demandado de C
CD
; reflejando una disminucin de tensin en l. Lo esperado es
que el valor de tensin no caiga por debajo de un nivel mnimo estimado. Para ello, la
energa necesaria para pasar del valor inicial (V
CR
), al valor mnimo debe ser igual al
cambio de energa de la carga; como se expresa en la ec. (IV.1). Mediante un simple
despeje, se obtiene el valor de C
CD
, ec. (IV.2), para estas condiciones.
( ) IT Vp V V C
Cmn CR CD
=
2
1
2
1
2 2
ec. (IV.1)
F
V V
ms A V
V V
IT Vp
C
Cmn CR
CD
2400
100 150
67 . 16 * 10 * 180
2 2 2 2
=
= ec. (IV.2)
donde:
C
CD
= Capacitancia en el bus de CD
Vc
mn
= Tensin mnima para C
CD
= 100 V
Vc
mx
= Tensin mxima para C
CD
= 200 V
V
CR
= Tensin de referencia establecida en C
CD
= 150 V
Vp
= Valor pico de la tensin de lnea = 180 Vp
I
= Decremento de la corriente de carga = 10 Amp
T = Periodo de la tensin de lnea = 60
-1
seg.
En el caso contrario, la corriente de carga vara hacia un valor menor; entonces, la
corriente de lnea no puede cambiar en forma instantnea y la corriente en exceso
suministrada por la lnea se dirige en forma directa hacia C
CD
, por lo que su tensin puede
incrementarse a valores no permitidos (sobretodo si es el periodo de oscuridad hay ausencia
de tensin FV). Por lo tanto, es necesario fijar una tensin mxima (Vc
mx
), en C
CD
. En la
ec. (IV.3), se presenta el balance de energa reactiva y la ecuacin que resuelve el valor de
C
CD
, para tales condiciones es la (IV.4).
( ) IT Vp V V C
CR Cmx CD
=
2
1
2
1
2 2
ec. (IV.3)
F
V V
ms A V
V Vc
IT Vp
C
CR mx
CD
1714
150 200
67 . 16 * 10 * 180
2 2 2 2
=
= ec. (IV.4)
Los valores propuestos para los balances de energa, fueron estimados con base a la
capacidad de potencia aparente del prototipo (1 kVA) a la relacin del transformador (n=2)
para aislamiento galvnico, y los periodos de operacin durante el da (insolacin y
oscuridad).
61
CENIDET Captulo IV. Diseo de la Etapa de Potencia
De los resultados obtenidos para C
CD
, se opt por el de la ec. (IV.4), debido a que el
prototipo no cuenta con alguna etapa que regule el bus de CD, y el incremento en la tensin
del bus, podra ocasionar esfuerzos de tensin en el transformador elevador en ausencia de
la tensin del arreglo FV (en oscuridad). Por otro lado, el valor encontrado por la ec.
(IV.2), es un valor alto que afectara la dinmica de respuesta del FA. Adems, el
incremento de corriente propuesto esta ligeramente alto; es decir, en un incremento de la
corriente de carga difcilmente se tendra el valor I (sobretodo en aplicaciones
residenciales). Sin embargo con el valor de C
CD
(ec. IV.4) la tensin caera a 90.2 V, lo que
relativamente, no es un valor crtico, en caso de suscitarse dicho incremento.
En realidad, es difcil para llevar a cabo la implementacin del FA, con el valor
calculado para C
CD
, por lo que una opcin es realizar pruebas de laboratorio con los valores
comerciales cercanos al valor calculado para observar la respuesta de la tensin en sus
bornes cuando existe un cambio en la carga. Por lo tanto, en la implementacin del FA se
opt por el valor de 1350F / 400 VCD.
IV.4 Inversor
IV.4.1 Dispositivos de conmutacin
La etapa de potencia del prototipo, est formada por un inversor monofsico puente
completo construido con mdulos de IGBTs (IGBTMODTM), de Powerex. Estos mdulos
son del tipo CM75DY-12H [69]. Cada mdulo consiste de dos transistores IGBT en una
configuracin medio puente donde cada transistor tiene conectado un diodo de libre
circulacin (freewheeling), de recuperacin rpida (70ns). La frecuencia mxima de
operacin est entre los 20 y 25 kHz. Los componentes e interconexiones estn aislados de
la placa base de disipacin de calor, ofreciendo un sistema simplificado de ensamble y
disipacin trmica. Dichos mdulos cuentan con circuitos impulsores para su
accionamiento; en la tabla IV.1 se presentan los principales parmetros elctricos de los
mdulos.
Tabla IV.1.- Especificaciones del mdulo CM75DY-12H
Parmetro Elctrico Smbolo Valor tpico
Tensin colector emisor (abierto) V
CES
600 V
Tensin colector emisor (saturacin) V
CES(sat)
2.1 V
Tensin compuerta - emisor V
GES
20 V
Corriente de colector I
C
75 A
Corriente pico de colector I
CM
150 A
Tensin de aislamiento V
RMS
2500 V
62
CENIDET Captulo IV. Diseo de la Etapa de Potencia
Para el diseo del inversor se consideraron las especificaciones y caractersticas del
sistema. Su capacidad es de 1 kVA (si el FP es unitario, se tiene entonces que se manejar
tambin 1kW de P). Tomando en cuenta la tensin nominal de lnea de 127 V
rms
, la
corriente mxima generada es de 8 A
rms
en el secundario del transformador elevador, es
decir 11.13 A
pico
. La relacin de transformacin es de 1:2 (seccin IV.5), por lo que la
corriente en el primario es de 16 A
rms
. Para aumentar la confiabilidad en el diseo, el
fabricante sugiere que los mdulos de IGBTs deben contar con un margen de
confiabilidad. De acuerdo a [70], para corriente y tensin, los valores calculados deben ser
iguales al 75% de las especificaciones mximas del dispositivo seleccionado. Es necesario
aclarar que se han utilizado estos dispositivos de conmutacin sabiendo que su capacidad
supera la requerida, sin embargo el inversor implementado es utilizado para fines de
investigacin, y cabe la posibilidad de utilizarse en trabajos futuros (i.e: esquemas
trifsicos).
El uso de IGBTs como interruptores de potencia, en el diseo de este sistema se
debi a las bondades de estos dispositivos, ya que estos son semiconductores que tienen un
manejo sencillo y, adems, la tensin colector-emisor es poco dependiente de la corriente
de colector. Las prdidas que se pudieran ocasionar en los IGBTs y en los diodos se
analizan ms adelante.
Es importante mencionar que durante la generacin de corriente en un ciclo de
lnea, se producen corrientes de retorno hacia el arreglo FV. Dado que las celdas no tienen
la capacidad de absorber dicha corriente, el condensador polarizado C
CD
conectado en el
bus de CD desempea esta funcin, lo que permite almacenar energa para las funciones de
FA.
Carga
D
1
Q
1
Circuito
Impulsor
D
2
Q
2
Circuito
Impulsor
D
3
Q
3
Circuito
Impulsor
D
4
Q
4
Circuito
Impulsor
Circuito de
Control
Figura VI.4.- Etapa de potencia y circuitos impulsores en el inversor.
IV.4.2 Circuitos impulsores para los dispositivos de conmutacin
Los mdulos de IGBTs requieren de un circuito impulsor como interfaz para
responder a las seales de control. Los impulsores utilizados son del tipo M57959L, de
Powerex. Estos dispositivos son del tipo hbrido y son de alta velocidad; estn diseados
para convertir niveles lgicos (TTL) de seales de control, en una adecuada excitacin de
63
CENIDET Captulo IV. Diseo de la Etapa de Potencia
compuerta de los IGBTs (garantizando una conmutacin rgida); las seales de entrada
estn aisladas del IGBT, por medio de optoacopladores de alta velocidad (15 kV/s) y alta
CMRR; simplifican el diseo de la etapa de excitacin de compuerta, minimizando el
nmero de componentes necesario; y adems, cuentan con proteccin de cortocircuito
usando tcnicas de desaturacin que le permiten una respuesta inmediata para apagar al
IGBT y enviando una seal TTL a la tarjeta de control por un pin de salida [71].
En la figura VI.4 se observa, que cada uno de los dispositivos de conmutacin
cuenta con un circuito impulsor. Dado que el punto de referencia es diferente para cada
interruptor, estos impulsores necesitan fuentes de alimentacin independientes. Por
recomendacin del fabricante, las tensiones de alimentacin requeridas para un buen
funcionamiento son: +15 V y 10 V [70].
IV.4.3 Prdidas en los IGBTs
Las prdidas totales en cada IGBT (PQ) estn dadas por la ecuacin (IV.5), es decir
la suma de las prdidas en conduccin (Pss), ms las prdidas en conmutacin (Psw).
Psw Pss P
Q
+ = ec. (IV.5)
siendo:
( cos
) (
D V I Pss
sat CE CP
= ) ec. (IV.6)
( )
SW OFF SW ON SW
f E E Psw
) ( ) (
+ = ec. (IV.7)
donde:
ICP = Corriente pico de salida.
VCE(sat) = Tensin colector-emisor de saturacin.
D = Ciclo de trabajo de la seal PWM.
= ngulo de fase entre la tensin y corriente de salida.
ESW(on) = Energa de conmutacin de encendido del IGBT por pulso a la
corriente pico ICP.
ESW(off) = Energa de conmutacin de apagado del IGBT por pulso a la
corriente pico ICP.
A continuacin, se obtendrn los datos necesarios para resolver las ecuaciones
(IV.6), (IV.7) y con ello la ec. (IV.5). Considerando que la corriente mxima generada por
el inversor es de 8 A
rms
en el secundario del transformador, y de acuerdo a la relacin de
transformacin, la corriente en el primario es de 16 A
rms
, y la corriente pico en el
interruptor tiene el valor de la ec. (IV.8).
A I
CP
627 . 22 2 16 = = ec. (IV.8)
De las hojas de datos en [69], se tiene que:
VCE(sat)=2.1v VFM=2.8v Esw(on) = Esw(off) = 0.7 mJ
64
CENIDET Captulo IV. Diseo de la Etapa de Potencia
En el caso de la conmutacin por histresis, la corriente promedio generada es cero,
por lo tanto el tiempo de conduccin es D = 50%.
Por otro lado, la frecuencia de conmutacin mxima permitida para los IGBTs es
de fsw = 20 kHz.
Debido a que se tiene una bobina a la salida del inversor, la corriente esta desfasada
90 elctricos con respecto a la tensin de salida. Es decir = 90.
De acuerdo al dispositivo seleccionado, los valores de las resistencias trmicas
consideradas son los siguientes:
RJC = 0.40 C/W RJD = 0.90 C/W RCS = 0.15 C/W
La temperatura de unin mxima permitida para el dispositivo IGBT seleccionado
es de 150 C, y la temperatura mxima permitida del encapsulado es de 125C. Tomando
un margen de seguridad se proponen los siguientes valores de temperatura:
TJQ = 120 C TA = 55 C.
Finalmente, sustituyendo los valores en las ecuaciones (IV.5), (IV.6) y (IV.7), se
obtienen los siguientes resultados:
Pss = 0 w Psw = 28 w PQ = 28 w
IV.4.4 Prdidas en los diodos
La siguiente ecuacin define las prdidas en los diodos.
( [ D V I P
FM CP D
cos 1 = ) ] ec. (IV.9)
donde:
VFM = Cada de tensin en sentido directo del diodo = 2.8 V, por lo que:
PD = 31.6 w
IV.4.5 Diseo trmico
Una vez que se determinan las caractersticas del sistema, es conveniente analizar el
comportamiento trmico del inversor con el objeto de evaluar la resistencia trmica
disipador-ambiente (RDA) para evitar que en cualquier condicin de carga, se alcance la
temperatura de unin mxima (TJmax) de los dispositivos de potencia.
65
CENIDET Captulo IV. Diseo de la Etapa de Potencia
P
Q1
P
D1
P
Q2
P
D2
P
Q3
P
D3
P
Q4
P
D4
T
JQ
T
JD
T
C
T
A
R
qJQ
R
qJD
R
qCS
T
JQ
T
JD
T
C
R
qJQ
R
qJD
R
qCS
T
JQ
T
JD
T
C
R
qJQ
R
qJD
R
qCS
T
JQ
T
JD
T
C
R
qJQ
R
qJD
R
qCS
T
D
R
qDA
Figura IV.5 Modelo trmico de la etapa de potencia.
La capacidad de los semiconductores esta ligada a su ambiente trmico. Un exceso
en su temperatura provoca la mayora de las fallas, debido a un punto excesivamente
caliente en la juntura. Por lo tanto, es importante un diseo trmico adecuado, que
mantenga la temperatura semiconductor-disipador dentro de los lmites permitidos.
Para comenzar este anlisis y basndose en [72], se considera el modelo trmico de
la figura IV.5, de la etapa de potencia, utilizando una analoga elctrica.
La resistencia trmica disipador-ambiente (RDA) para el caso de un inversor
monofsico puente completo, esta dada por la ec. (IV.10).
( )
( )
D Q
A D Q CS JC Q JQ
DA
P P
T P P R R P T
R
+
+
=
4
ec. (IV.10)
donde:
TJQ = Temp. de unin en el
dispositivo.
RJC = R. trmica unin-encapsulado
(IGBT).
RJD = R. trmica unin-encapsulado
(diodo).
RCS = R. trmica encapsulado-
disipador del IGBT.
RDA = R. trmica disipador-ambiente.
PQ = P. disipada por cada IGBT.
PD = P. disipada por cada diodo.
Para resolver esta ecuacin, es necesario sustituir en la ec. (IV.10), las prdidas en
cada dispositivo de potencia calculadas en las secciones anteriores. De esta manera, se tiene
que la resistencia disipador-ambiente es: RDA = 0.188 C/W
Las expresiones que determinan los valores de las temperaturas en los diferentes
puntos son las siguientes:
66
CENIDET Captulo IV. Diseo de la Etapa de Potencia
Temperatura en el disipador:
( )
A DA D Q D
T R P P T + + =
4 ec. (IV.11)
Temperatura en el encapsulado:
( )
D CS D Q C
T R P P T + + =
ec. (IV.12)
Temperatura de unin en el IGBT:
C JC Q JQ
T R P T + =
ec. (IV.13)
Temperatura de unin en el diodo:
C JD D JD
T R P T + =
ec. (IV.14)
Sustituyendo los valores calculados se obtienen las temperaturas en varios puntos
del sistema:
T
D
= 99.82 C T
C
= 108.76 C
T
JQ
= 119.96 C T
JD
= 137.2 C
los cuales son valores aproximados de los valores mximos; aunque es difcil calcular la
disipacin de potencia de los dispositivos debido a f
SW
variable, se consider el peor caso
con la frecuencia mxima permitida.
IV.4.6 Anlisis del tiempo muerto
En la teora, la operacin de las seales de control en los interruptores de potencia
es ideal; es decir, no existen prdidas por conmutacin, ya que los tiempos de encendido y
apagado son instantneos. Sin embargo, en la realidad esto es imposible, debido a que
cualquier dispositivo que conmuta de encendido a apagado, o viceversa, invierte un tiempo
determinado para realizar esta operacin.
Si dos dispositivos de conmutacin, se encuentran conectados en una misma rama
(figura IV.6), es importante considerar los tiempos de encendido (t
ON
) y de apagado (t
OFF
)
de cada uno. Por ejemplo, cuando Q
1
conmute a apagado, Q
2
no debe encender hasta que
Q
1
este completamente apagado. En caso de no considerar los tiempos t
ON
y t
OFF
, los dos
interruptores estaran encendidos simultneamente en un determinado lapso de tiempo, que
podra ocasionar algn tipo de dao tanto a los dispositivos de conmutacin como a la
propia fuente de CD.
Lo anterior se debe principalmente, a la inherente cola de apagado que presentan los
IGBTs; la cual puede variar desde 500 nseg hasta 1 2 seg. Por esta razn y para evitar
67
CENIDET Captulo IV. Diseo de la Etapa de Potencia
problemas de corto circuito, se considera cierto tiempo entre encendido y apagado de los
IGBTs. Este tiempo recibe el nombre de tiempo muerto (tm), y corresponde a la suma
t
ON
+ t
OFF
en el peor de los casos. En este diseo se consider que el tiempo muerto
necesario para evitar dao alguno en los mdulos de IGBTs, sera de 5 seg.
En las tcnicas de conmutacin que se utilizan para los interruptores de potencia
conectados en una misma rama, es necesario contemplar en el diseo, un circuito adicional
que proporcione el tiempo muerto, con la finalidad de evitar las consabidas consecuencias.
El diagrama E.6 (apndice E) corresponde al circuito implementado para este fin.
Es necesario sealar que al implementar un circuito de este tipo, las seales de
control aplicadas a los IGBTs varan en su ancho de pulso con respecto a las seales que
se generan antes de dicho circuito; en la figura IV.7 se muestra este efecto. Definitivamente
lo anterior afecta a la seal de salida del inversor, alterando su contenido armnico, (y en
consecuencia la THD), a causa de la generacin de armnicos que idealmente deberan ser
cero.
t
G
1
t
D
1
Q
1
D
2
Q
2
V
CD
tm
G
2
Figura IV.6.- Consideracin del tiempo muerto en las seales de control.
t
G
1
t
G
2
t
1
t
G
1
t
G
2
t
1
t
2
(a) (b)
tm tm
t
1
+ tm t
2
t
2
+ tm
Figura IV.7.- Variacin de las seales de control al incluir el tiempo muerto.
(a)Salida del Control, (b)Salida del circuito de tiempo muerto.
68
CENIDET Captulo IV. Diseo de la Etapa de Potencia
t
G
1
,
G
4
t
Carga
D
1
Q
1
D
2
Q
2
D
3
Q
3
D
4
Q
4
+ Vo -
I
O
V
CD
tm
G
2
,
G
3
t
-V
CD
+V
CD
V
O
0
Corriente Positiva
t
G
1
,
G
4
t
tm
G
2
,
G
3
t
-V
CD
+V
CD
V
O
0
Corriente Negativa
Figura IV.8.- Anlisis del efecto del tiempo muerto en la tensin de salida Vo.
En la figura IV.8, se muestra un inversor monofsico puente completo conectado a
la carga en el momento en que se realizan las conmutaciones, la corriente no es cero.
Para iniciar el anlisis, se supone que los dispositivos de conmutacin Q
1
y Q
4
estn
encendidos y que la corriente a travs de ellos es de un valor positivo. La tensin de salida
V0 toma un valor de +V
CD
, idealmente. En el momento en que las seales de control
apagan a Q
1
y Q
4
, los diodos D
2
y D
3
entran en conduccin, y en ese momento V0 ahora
toma un valor de - V
CD
, an cuando las seales de control no hayan encendido a Q
2
y Q
3
.
Esto se debe a la implementacin del t
m
. Cuando Q
2
y Q
3
estn encendidos y la corriente a
travs de ellos es negativa. La tensin de salida es V
CD
, cuando Q
2
y Q
3
son apagados D
1
y D
4
entran en conduccin y V0 toma el valor de +V
CD
[70].
IV.5 Transformador elevador
La seal alterna que entrega el inversor pasa a travs de un transformador, que eleva
su tensin al doble; ya que la tensin de CD debe ser mayor que la tensin pico de la red
bajo cualquier condicin de operacin. Esto garantiza, que el sentido del flujo de la energa
sea hacia la carga y a la red, y no al contrario. Adems, se ha descrito en la seccin III.7.3,
la necesidad de tener algn tipo de aislamiento galvnico entre el prototipo y la red para no
inyectarle componentes de CD a sta ltima. Por lo tanto, este tipo de aislamiento lo provee
el transformador.
Se requiere garantizar un flujo de energa en la direccin mostrada en la figura IV.9,
es decir, que la potencia siempre se inyecte a la red elctrica. Por ello, es necesario que se
cumpla la siguiente condicin: que la tensin a la salida del inversor (V
PWM
) sea mayor que
la tensin de la red (V
CA
), es decir, que durante todo el ciclo de lnea se tenga la condicin
(IV.15).
|V
PWM
| > |V
CA
| ec. (IV.15)
69
CENIDET Captulo IV. Diseo de la Etapa de Potencia
V
PWM
V
CA
L
F
Carga
I
INV I
Carga
I
CA
Figura IV.9.- Condicin |V
PWM
| > |V
CA
| para la circulacin
de corriente en el sentido que se muestra.
Dadas las magnitudes de las tensiones que se aplican a la entrada del inversor, para
cumplir con la condicin de inyectar potencia a la red, es necesario conectar un
transformador a la salida del inversor.
La condicin de inyectar en todo momento es porque el arreglo FV, al ser expuesto
al sol empieza a producir cierta energa en sus terminales la cual debe ser consumida, o de
lo contrario dicha energa se disipa a travs de sus mismos mdulos, lo cual provoca un
calentamiento prematuro en los mdulos FV y as restar eficiencia al desempeo del
sistema.
Antes de seleccionar la relacin de vueltas del transformador, se debe considerar
que la tensin de la red tiene una variacin alrededor de un valor nominal. En Mxico, la
norma CFE L0000-02 [73] establece que para el suministro en baja tensin es:
% 10 =
CA
V ec. (IV.16)
La tensin de red mxima se define por la ec. (IV.17).
( )( )(
CA CAMAX
V V 2 1 . 1 = )
)
ec. (IV.17)
Por lo tanto, la tensin de salida del sistema debe ser mayor a esta tensin de red
mxima; y deacuerdo con [17], se establece un margen de seguridad del +10% y se tiene la
ec. (IV.18)
V ec. (IV.18) ( )( )
CAMAX PWM
V 1 . 1 =
sustituyendo la ec. (IV.17) en la ec. (IV.18), resulta la ec. (IV.19), que expresa el
valor mximo de tensin que puede presentarse en la red elctrica, debido a cualquier
posible variacin, y que la tensin de salida del sistema debe superar para poder cumplir la
condicin (IV.15).
( )(
CA PWM
V V 711 . 1 = ec. (IV.19)
Finalmente, luego de conocer la tensin mnima en el bus de CD (100 VCD) y
considerar la ec. (IV.19), se decidi utilizar la relacin de transformacin (n) de la igualdad
70
CENIDET Captulo IV. Diseo de la Etapa de Potencia
(IV.20). El transformador utilizado es el mismo del SFIPA; cuya capacidad es de 1 kVA
con 93.38 % de eficiencia [17].
n = 2 ec. (IV.20)
Esta relacin es la mnima necesaria para garantizar en cualquier momento la
inyeccin de potencia hacia la lnea. En el caso en que, en algn momento no se cumpla la
condicin (IV.15), el sistema operar en condiciones indeseables, ya que los mdulos FV
operan solo con tensin y corriente positiva, adems, se podra producir una deformacin
en la corriente de salida del sistema degradando la calidad de la red en el PCC.
IV.6 Inductor de interconexin
En la figura IV.10, se muestra la conexin del inductor de interconexin (L
F
).
Debido a la configuracin VSI (salida en corriente) del prototipo, la funcin del inductor,
es regular la corriente que se entrega a la red elctrica y al usuario (la carga).
Por los objetivos planteados en este trabajo de investigacin, se tiene que L
F
, debe
ser diseado de tal manera que entregue formas de onda de corriente adecuadas, para
alcanzar una eficiencia energtica en su interaccin con el conjunto red-carga. Es decir, se
tienen dos compromisos: por un lado, el prototipo debe entregar una corriente activa lo ms
senoidal posible, (sin adicionar armnicos); y por el otro, se debe entregar una energa no
activa, que compense potencia reactiva y reduzca la contaminacin armnica (debido a la
demanda de corriente por las CNL) en el PCC.
V
PWM
V
CA
L
F
Carga
I
INV
2V
PWM
1:2
Figura IV.10- Bobina de interconexin a la red.
El primer compromiso se cubri en el SFIPA, donde en un intervalo de 13 mH a 104.6
mH, se consider el de 34 mH como el valor adecuado para L
F
dando buenos resultados
(vese el apndice C en [17]). Ahora, para salvar el compromiso restante, se procedi a un
rediseo de L
F
, de manera que su valor, tambin contribuyera a las funciones de FA. En
seguida se tienen los puntos de diseo contemplados para dichas funciones.
Para establecer el valor de L
F
, se debe partir de las caractersticas de compensacin
deseadas en el FA. Para ello, es necesario considerar las caractersticas de la corriente de la
CNL, especialmente en el mximo di/dt que esta alcanza. Para encontrar este valor, se
estim una demanda de corriente no lineal, de 10 A
pico
; dentro de la capacidad del inversor.
La CNL fue tipo fuente de tensin. Para este diseo se llevo a cabo, una sencilla simulacin
en Pspice, con los valores mencionados, para observar grficamente el comportamiento de
71
CENIDET Captulo IV. Diseo de la Etapa de Potencia
la derivada (di
CNL
/dt). En la figura IV.11, se muestran los resultados de la simulacin. El
valor mximo de la derivada fue 6.6186 A/ms y tiene lugar, poco despus que la corriente
en la CNL empieza a ser mayor (o menor) a cero.
En la ec. (IV.21) se tiene la tensin en un inductor, por lo tanto, conociendo el valor
mximo de di
CNL
/dt se puede conocer el valor de L
F
. Sin embargo, se debe considerar el
comportamiento de la tensin en los extremos de L
F
.
( )
dt
di
L t V
F L
= ec. (IV.21)
Para analizar dicho comportamiento, considrese la figura IV.12; los niveles de
tensin en L
F
estn dados por las ecuaciones (IV.22) y (IV.23), para el valor mnimo y
mximo respectivamente.
Figura IV.11.- Grfica de la derivada de la corriente en la CNL (arriba);
corriente de la CNL y tensin de red (abajo).
V
Lmin
V
Lmin
V
Lmax
V
Lmax
2V
PWM
-2V
PWM
Figura IV.12.- Tensin mxima y mnima en L
F
.
72
CENIDET Captulo IV. Diseo de la Etapa de Potencia
RED PWM L
V V V = 2
min
ec. (IV.22)
RED PWM L
V V V + = 2
max
ec. (IV.23)
donde V
PWM
= 150 / 100 V (mximo / mnimo en el arreglo FV) y V
CA
= 180 V
pico
.
Sustituyendo los valores de tensin se tiene:
VLmin = 2 (100) V 180 V = 20 V
VLmax = 2 (150) V + 180 V = 480V
lo anterior, sugiere dos valores de inductancia mnimo y mximo, ecuaciones
(IV.24) y (IV.25) respectivamente.
mH
ms A
V
dt
di
V
L
CNL
L
F
02 . 3
/ 6186 . 6
20
min
min
= = = ec. (IV.24)
mH
ms A
V
dt
di
V
L
CNL
L
F
52 . 75
/ 6186 . 6
480
max
max
= = = ec. (IV.25)
Con base en los resultados presentados, se obtuvo en el laboratorio un valor de
inductancia para L
F
, muy adecuado para el FA. Este fue de 9mH, sin embargo, estaba por
debajo del limite inferior sugerido en el SFIPA; y generaba un rizado de corriente, ancho,
lo que afectaba la THD de corriente de la seal de salida. Por esa razn, finalmente se opt
por dejar el mismo valor de inductancia obtenido para el SFIPA (L
F
= 34 mH), por dos
razones importantes: a).- encontrarse dentro de los valores aceptables para un adecuado
funcionamiento como FA; y b).- los resultados que arroj el desempeo de su
funcionamiento, durante las pruebas de laboratorio a las que fue sometido el prototipo.
IV.7 Potencia aparente manejada como FA
La potencia aparente que maneja el FA esta directamente relacionada con la
corriente armnica que circula a travs de l y la tensin en terminales [74], es decir:
( )
SL hRMS SL F
V I THD I V S
1
= = ec. (IV.26)
donde:
S
F
= Potencia aparente manejada como FA
V
SL
= Tensin fase-neutro = 127 VCA
I
hRMS
= Corriente eficaz, a compensar por el FA
THD = Distorsin Armnica Total de la corriente de la carga, y que ser
compensada por el FA = 120 % (estimada).
I
1
= Componente fundamental de la corriente de carga = 5 A
73
CENIDET Captulo IV. Diseo de la Etapa de Potencia
Se han estimando valores de corriente para varias CNL, en consumo residencial y
del tipo fuente de tensin. Sustituyendo estos valores en la ec. IV.26, se tiene que la
potencia aparente manejada por el FA, para las condiciones estimadas es:
( ) ( )( )( ) Vars V A V I THD S
SL F
1080 180 5 2 . 1
1
= = =
Este valor es representativo, ya que el consumo de las cargas residenciales supera
ligeramente los 5 A estimados. Sin embargo, da una idea de que para tales condiciones, el
FA podr disminuir notablemente las magnitudes de los armnicos que contaminan a la red
elctrica, sobretodo los de menor orden. Tambin debe considerarse que la THD toma
valores inferiores al 50 % debido al consumo de corriente de CL resistivas, tales como
lmparas incandescentes (ver el apndice A).
74
CAPTULO V
Resultados Experimentales
V.1 Introduccin
En este captulo se presentan los resultados ms representativos del trabajo de
investigacin desarrollado, al cual se har referencia como SFV. Se comienza separando dichos
resultados en trminos de compensacin reactiva y activa a manera de apreciar el
comportamiento del prototipo para cada caso. Se presentan tambin el desempeo del SFV con
diferentes tipos de cargas elctricas tanto no lineales (CNL), como lineales (CL). Se presenta la
dinmica del mismo ante el cambio de carga.
En la actualidad es comn que se utilice el trmino potencia reactiva, para referirse a la
potencia no activa (Q+ D); es decir se incluye la potencia de distorsin debida a los armnicos
(D). En estos resultados se seguir este criterio. En este sentido se presenta tambin un anlisis
de resultados en trminos de su espectro en frecuencia y la THD de corriente, con la finalidad de
reunir condiciones y evaluar la contribucin de este trabajo de investigacin en la calidad de la
red.
Finalmente se presenta una evaluacin en funcin de la produccin y prdidas que se
tendra en la interaccin del SFV con el binomio red elctrica carga (usuario de la red) en un
determinado periodo, con la intencin de mostrar el impacto tecnolgico que tiene para dicho
binomio los SFV de este tipo.
CENIDET Captulo V. Resultados Experimentales
En la figura V.1 se muestra el flujo de potencia. Se tiene el sentido de la corriente del
SFV, de la carga (Z
L
) y de la red elctrica, representadas con I
SFV
, I
ZL
e I
CA
respectivamente. La
tensin en la red elctrica se denota por V
CA
. La tensin de las celdas FV, fue emulada con una
fuente de alimentacin de 0-500 V
CD
a 1kW; de la cual se obtuvieron 150 V
CD
a 5 A
CD
, para
todas las pruebas realizadas al prototipo.
V
PWM
V
CA
I
SFV
Z
L
L
F
I
CA
I
ZL
Figura V.1.- Flujo de corrientes en la interconexin del
SFV con la red elctrica y la carga (Z
L
).
En cada punto se especificarn las condiciones de prueba. Para las seales medidas en el
osciloscopio por el canal correspondiente, es necesario que en la lectura de las cartulas se
considere el factor indicado en cada caso. Cabe mencionar que a lo largo de este captulo, las
lecturas de corriente vistas en las figuras se ven afectadas por algunos factores, tales como:
componentes elctricos no ideales, tolerancias de los sensores de corriente y por las funciones
algortmicas que intervienen en la adquisicin de datos del osciloscopio digital empleado.
V.2 Especificaciones del prototipo
Tabla V.1.- Caractersticas generales del sistema de cogeneracin con funciones de FA.
Componente Caractersticas
Funciones de FA
Monofsico, del tipo paralelo; alimentado
en tensin y regulado en corriente.
Capacidad de compensacin Cualquier valor de P, Q y D; con una potencia S = 1 kVA.
Potencia de distorsin (D) Se compensa hasta una frecuencia de 900Hz.
Interruptores de Potencia IGBTs, CM75DY-12H de (powerex).
Transformador de
interconexin
Relacin de transformacin, 1:2 y una potencia de
1 kVA; ncleo laminado.
Inductor de interconexin (L
F
) 34 mH, con ncleo de aire.
Condensador del bus de CD (C) 1350 F / 400 VCD del tipo electroltico.
Proteccin vs. islanding
Despus de 1 ms de haber ocurrido una desenergizacin
de la red elctrica.
Proteccin vs. sobrecorriente Se activa cuando I
SFV
sobrepasa los 12 A
P
.
Proteccin vs. inyeccin
de CD a la red elctrica
A travs del transformador de interconexin
que provee un aislamiento galvnico.
Sensores de corriente 2 de efecto Hall; modelo SHR-100 de NANA. Rango: 100 A.
Deteccin de la seal reactiva Tcnica de Cancelacin de Interferencia Adaptable.
Tipo de modulacin PWM por histresis; de 2 niveles.
76
CENIDET Captulo V. Resultados Experimentales
V.3 Compensacin de potencia reactiva
En esta prueba se anul la etapa de compensacin activa. Es decir, el sistema de
cogeneracin solamente inyecta corrientes reactiva y armnicos a la red como si estuviese
operando durante la noche, ya que no se tendra potencia FV por las celdas solares. En este caso
la carga Z
L
, es no lineal (ver figura V.1).
V.3.1 Carga no lineal, tipo fuente de tensin
Para caracterizar el funcionamiento del prototipo con los valores seleccionados para el
inductor de interconexin, L
F
; se presentan los resultados que arrojan los dos valores
representativos de inductancia en las funciones de FA, obtenidos en la etapa de diseo. Se
consider una CNL de este tipo dado a que es la carga que mayormente se encuentra conectada a
la red elctrica y cuyos valores de THD son ms elevados; en comparacin con las cargas tipo
fuente de corriente. Adems, los valores de di/dt que toma la corriente que demanda este tipo de
CNL son elevados (especficamente alrededor de sus valores mximos y mnimos).
Para esta prueba se us como CNL un monitor de PC, con una potencia de 85 W. La
corriente pico de esta carga es de 2.0 A
P
y su consumo eficaz para una tensin de red de 127
V
CA
, es de 0.67 A
RMS
.
CNL tipo fuente de tensin, filtro inductivo, L
F
= 34 mH
En la parte inferior de la figura V.2 se tiene una corriente de 2.0 A
P
, que demanda la carga
Z
L
(I
ZL
), su valor eficaz es de 0.716 A
RMS
. En la parte superior se tiene la seal de corriente
entregada por la red (I
CA
), junto con la tensin alterna de la red elctrica (V
CA
). La forma de onda
de la corriente est en fase con la tensin.
Figura V.2.- Formas de onda de tensin y corriente de
lnea, corriente en Z
L
; cuando se compensa corriente
reactiva (L
F
= 34 mH).
Figura V.3.- Formas de onda de tensin y corriente
del inversor, corriente en Z
L
; cuando se compensa
corriente reactiva (L
F
= 34 mH).
77
CENIDET Captulo V. Resultados Experimentales
En la figura V.3 se tiene la corriente reactiva que se inyecta a la red por parte del
prototipo (I
SFV
), para compensar los armnicos que demanda la CNL. Esta corriente tiene un
valor eficaz de 0.529 A
RMS
.
CNL tipo fuente de tensin, filtro inductivo, L
F
=9mH
En la parte inferior de la figura V.4 se observa que la corriente demandada por la carga,
I
ZL
(canal 1) sigue siendo la misma que el caso anterior. En la parte superior se tiene la seal de
corriente entregada por la red (I
CA
) junto con la tensin alterna (V
CA
). En estas formas de onda se
aprecia el instante en que se pone en marcha el prototipo, para llevar a cabo la compensacin de
potencia reactiva; es notable como los armnicos son reducidos a valores despreciables. Por
simple inspeccin, la magnitud de la corriente pico se abate al 50 % de su valor y la forma de
onda de la corriente est en fase con la tensin. Tambin, se aprecia como la forma de onda de la
corriente en la CNL no se ve alterada en lo ms mnimo; es decir la operacin del prototipo no
genera perturbaciones representativas que puedan afectar el desempeo de la CNL.
En la figura V.5 se tiene la corriente reactiva que se inyecta a la red por parte del
prototipo, cuyo valor eficaz es de 0.62 A
RMS
. La escala para I
ZL
en el canal 1 es de 2 A/div, para
V
CA
es de 50 V/div, para I
CA
es de 1 A/div en la figura V.4, y 0.5 A/div para I
SFV
en la figura
V.5.
Figura V.4.- Instante en el que se compensa
corriente reactiva, con L
F
= 9mH.
Figura V.5.- Formas de onda de tensin y corriente
del inversor, corriente en Z
L
; cuando se compensa
corriente reactiva (L
F
= 9 mH).
Fuente de alimentacin variable
En esta seccin, la CNL fue una fuente de alimentacin de CD con tensin variable, en
cuya salida se conect una resistencia de 14 a 1 kW. La tensin con que se aliment a la carga
de 14 , fue de 50 V
CD
. En la parte superior de la figura V.6 se tiene la seal de corriente
entregada por la red (I
CA
), junto con la tensin alterna (V
CA
). Ntese que la forma de onda de la
corriente esta en fase con la tensin; aunque la corriente reactiva no se logra compensar
completamente. En la parte inferior se tiene la corriente que demanda la carga, I
ZL
(canal 1) y se
debe tomar en cuenta que la escala de medicin es diferente a I
CA
.
78
CENIDET Captulo V. Resultados Experimentales
Figura V.6.- Formas de onda de tensin y corriente de
lnea, corriente en Z
L
; cuando se compensa corriente
reactiva. L
F
= 34mH.
Figura V.7. Formas de onda de tensin y corriente de
lnea, corriente en Z
L
; instante cuando se deja de
compensar corriente reactiva. L
F
= 9mH.
En la figura V.7 se presenta el instante en que se deja de inyectar corriente reactiva a la
red elctrica. En la parte superior se tiene la seal de corriente entregada por la red (I
CA
) con la
tensin alterna (V
CA
). Ntese que la forma de onda de la corriente est en fase con la tensin. En
la parte inferior se tiene la corriente que demanda la carga, I
ZL
(canal 1).
Anlisis de resultados
Los resultados siguientes permiten evaluar el desempeo del prototipo al compensar
armnicos de un CNL del tipo fuente de tensin. Para ello se har uso de la tabla V.2 en donde se
presentan los resultados de las tres pruebas anteriores; apoyndose en la THD correspondiente y
en el porcentaje de cada armnico con respecto a la componente fundamental. Los datos
presentados del contenido armnico sern sin compensacin y con ella.
Tabla V.2.- Resultados del contenido armnico para las pruebas con una CNL del tipo fuente de tensin.
Armnicos (% I
1
)
CNL
Funciones
de FA
FP
THD
(%)
3 5 7 9 11 13 15
L
F
(mH)
NO 0.6256
120.45 86.02 66.15 43.50 22.77 10.25 11.64 8.70
SI 0.9805 13.76 10.46 6.00 4.68 2.72 1.52 2.08 2.37
34
NO 0.6317 114.86 80.35 63.10 44.05 25.00 11.01 5.60 6.50
Monitor
de PC
SI 0.9742 11.53 8.09 4.27 4.30 1.85 0.70 0.40 0.80
9
NO 0.6704
101.53 76.06 55.75 32.21 14.12 6.67 6.78 5.27
SI 0.9029 34.66 25.00 17.93 11.63 9.00 4.89 2.66 2.65
34
NO 0.6254 110.00 80.00 60.52 38.36 19.80 8.42 7.10 8.57
Fuente
Variable
SI 0.9866 5.86 3.47 2.24 0.95 1.10 < 1.0 < 1.0 < 1.0
9
Para indicar el estado de operacin de las funciones del FA del prototipo se utiliza SI o
NO. Por lo que un estado NO mostrar el contenido armnico de la corriente que suministra la
79
CENIDET Captulo V. Resultados Experimentales
red elctrica a sus usuarios, normalmente; y SI el resultado de la compensacin de energa no
activa, en este caso componentes armnicas.
Para el monitor de PC, su contenido armnico en la corriente demandada de la red es alto;
principalmente los primeros armnicos como el 3 y 5, cuyos valores respectivos, en ambos
valores de L
F
, estn alrededor del 83 y 6 % de la magnitud de la componente fundamental (I
1
).
En la compensacin de potencia reactiva se tiene que la magnitud de estos armnicos entregados
por I
CA
se ven reducidos satisfactoriamente. En el caso de L
F
= 9mH se tiene el caso ms
favorable, aunque se debe sealar que los valores de THD no presentan una diferencia
considerable. Por otro lado, en las figuras V.8 y V.9 se presentan los espectros en frecuencia
(EF) del contenido armnico de I
SFV
, para cada caso.
10
0
10
1
10
2
10
3
10
4
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
A
)
Armnicos de Corriente
3
5
Figura V.8.- EF de la I
SFV
que compensa potencia
reactiva (L
F
=34mH).
10
0
10
1
10
2
10
3
10
4
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
A
)
Armnicos de Corriente
3
5
Figura V.9.- EF de la I
SFV
que compensa potencia
reactiva (L
F
=9mH).
Al final de la tabla V.2 se tiene el caso de la fuente de tensin de CD alimentando una
baja resistencia. Puesto que la razn de esta prueba fue presentar un caso extremo donde la
demanda de corriente no lineal a la red elctrica fuera alta, y mostrar que el prototipo, aunque no
es capaz de compensarla significativamente, s disminuye la contaminacin armnica a valores
satisfactorios. El consumo de corriente en la red por la CNL tiene un alto contenido armnico;
los armnicos 3 y 5 presentan valores que oscilan entre un 78 y 58 % de la magnitud de la
fundamental para ambos casos. Al compensar potencia reactiva se tiene que la magnitud de los
armnicos entregados por I
CA
, se ven reducidos considerablemente. En el caso de L
F
= 9mH se
tiene el caso ms favorable, puesto que los valores de THD denotan una diferencia considerable.
Por otro lado, en las figuras V.10 y V.11 se presentan los espectros en frecuencia del contenido
armnico de I
SFV
para cada caso, que compensa la potencia reactiva que se demanda de la red
elctrica por la CNL.
80
CENIDET Captulo V. Resultados Experimentales
10
0
10
1
10
2
10
3
10
4
0
0.5
1
1.5
2
2.5
3
3.5
4
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
A
)
Armnicos de Corriente
3
5
Figura V.10.- Espectro en frecuencia de la I
SFV
que
compensa potencia reactiva (L
F
=34mH).
10
0
10
1
10
2
10
3
0
0.5
1
1.5
2
2.5
3
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
A
)
Armnicos de Corriente
3
5
Figura V.11.- Espectro en frecuencia de la I
SFV
que
compensa potencia reactiva (L
F
=9mH).
V.3.2 Carga no lineal, tipo fuente de corriente
En esta seccin, se conect como CNL del tipo fuente de corriente, un puente rectificador
alimentando una carga inductiva RL serie. Para evaluar el desempeo del filtrado activo se
tomaron dos valores diferentes de inductancia en la carga citada. Uno de ellos, RL
1
con L
ZL
=
450.34 mH y el otro, RL
2
con L
ZL
= 775 mH. y una resistencia serie de 14.3 . El valor de L
F
se
mantuvo de 9 mH; cuyo di/dt medido en I
SFV
fue de 0.023A/s.
Figura V.12.- Formas de onda de tensin y corriente
de lnea, corriente en Z
L
; cuando se compensa corriente
reactiva. Caso RL
1
.
Figura V.13. Formas de onda de tensin y corriente de
lnea, corriente en Z
L
; instante cuando se compensa
corriente reactiva. Caso RL
2
.
CNL tipo fuente de corriente con carga RL
1
En la figura V.12 la CNL fue el puente rectificador citado, alimentando la carga RL
1
serie
(L
1
=450.34 mH). En la parte superior de la figura V.12 se tiene la seal de corriente entregada
por la red (I
CA
) junto con la tensin alterna (V
CA
) en el momento que se compensa la potencia
81
CENIDET Captulo V. Resultados Experimentales
reactiva. Esta corriente est en fase con la tensin, por lo que es activa y su valor es de 4.5 A
RMS
.
En la parte inferior, se tiene la corriente que demanda Z
L
(I
ZL
en el canal 1), cuyo valor es de 7.3
A
RMS
y 10 A
P
. El valor de la di/dt de esta corriente no lineal es de 0.107 A/s.
CNL tipo fuente de corriente con carga RL
2
En la CNL tipo fuente de corriente, se modific el valor de la inductancia de la carga RL
1
serie, para tener ahora la carga RL
2
, donde L
2
= 775 mH. En la parte superior de la figura V.13 se
tiene la seal de corriente entregada por la red (I
CA
) junto con su tensin (V
CA
). Ntese que la
forma de onda de la corriente tiene forma senoidal y est en fase con la tensin; su valor es de
3.6 A
RMS
. En la parte inferior (canal 1), se tiene la corriente que demanda la carga RL
2
(I
ZL
) cuya
magnitud es de 5.84 A
RMS
y 8 A
P
. El valor de la di/dt de esta corriente no lineal es de 0.09 A/s.
Reuniendo condiciones, en las figuras V.12 a V.13 se presentan sobretiros de corriente en
los cruces por cero de la seal; siendo ligeramente mayor en RL
2
(considerar la diferencia de
escalas). Esto se debe al seguimiento de la corriente de salida del prototipo (I
SFV
), a su seal de
referencia (set point), que no es tan fiel en los cruces por cero, donde se presentan los valores
mximos de di/dt por la CNL.
Anlisis de resultados
Los resultados siguientes permiten evaluar el desempeo del prototipo al compensar
armnicos de un CNL del tipo fuente de corriente. Para ello se har uso de la tabla V.3 en donde
se presentan los resultados de las pruebas correspondiente al caso de RL
1
y RL
2
; apoyndose de
la THD correspondiente y en el porcentaje de cada armnico con respecto a la componente
fundamental.
Tabla V.3.- Resultados del contenido armnico para las pruebas con una CNL del tipo fuente de corriente.
Armnicos (% I
1
)
CNL
Funciones
de FA
FP
THD
(%)
3 5 7 9 11 13 15
L
F
(mH)
NO 0.9571 24.22 17.06 11.06 8.21 6.42 5.34 4.52 3.91
RL
1
SI 0.9677 8.81 3.60 3.01 2.82 2.73 2.69 2.52 2.53
9
NO 0.8836 36.61 26.93 16.23 11.83 9.23 7.54 6.33 5.43
RL
2
SI 0.8838 37.10 19.21 14.65 13.59 12.86 12.37 12.00 11.62
9
Al igual que en la tabla V.2 los datos presentados del contenido armnico sern sin
compensacin y con ella. Para indicar el estado de operacin de las funciones del FA del
prototipo se utiliza SI NO. Por lo que un estado NO mostrar el contenido armnico de la
corriente que suministra la red elctrica a sus usuarios normalmente; y SI el resultado de la
compensacin de energa no activa, en este caso componentes armnicas.
En los resultados de la tabla V.3 se tiene que para una CNL del tipo fuente de corriente,
su contenido armnico en la corriente demandada de la red es bajo, comparado con los resultados
de la tabla V.2; puesto que sus valores de THD estn alrededor de la tercera parte. Tomando
como valores ms representativos del contenido armnico al 3, se tiene que su valor oscila
82
CENIDET Captulo V. Resultados Experimentales
alrededor del 17.0 % de la magnitud de la componente fundamental (para ambos casos). Durante
la compensacin de potencia reactiva se tiene que la magnitud de los armnicos entregados por
I
CA
, se ven reducidos satisfactoriamente. En trminos de la THD, se deduce que para RL
1
disminuy cerca de un 64.0 % de su valor sin compensacin; pero los resultados con RL
2
no son
favorables debido a un aparente incremento en la THD al compensar. Sin embargo, en este
ltimo caso, la magnitud de los armnicos de primer orden se reduce considerablemente; y el
incremento en la THD se debe, por un lado a un incremento que presentan los armnicos a partir
del 7 armnico en adelante y por otro, a una disminucin en la magnitud de la componente
fundamental. Ver figuras V.14 y V.15.
10
0
10
1
10
2
10
3
10
4
0
1
2
3
4
5
6
7
8
9
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
A
)
Armnicos de Corriente
3
5
Figura V.14.- EF de la I
CA
con Z
L
tipo fuente de
corriente (RL
2
); sin compensar potencia reactiva.
THD = 36.61 %.
10
0
10
1
10
2
10
3
10
4
0
1
2
3
4
5
6
7
8
9
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
A
)
Armnicos de Corriente
3 5
Figura V.15.- EF de la I
CA
con Z
L
tipo fuente de
corriente (RL
2
); compensando potencia reactiva
(L
F
=9mH). THD = 37.10 %.
V.3.3 Carga lineal reactiva tipo capacitiva, RC paralelo
En este caso Z
L
fue una carga lineal RC paralelo. La capacitancia fue de C
ZL
=14.85 F y
la R = 70.8 . En la parte superior de la figura V.16 se tiene la seal de corriente entregada por
la red (I
CA
) junto con la tensin alterna (V
CA
). Ntese que la forma de onda de la corriente esta
en fase con la tensin y se tiene un FP de 0.863 en la red elctrica mientras se compensa potencia
reactiva; de lo contrario se tiene un FP de 0.43 en adelanto. En la parte inferior, se tiene la
corriente que demanda la carga Z
L
en el canal 1, cuyo valor es de 7 A
P
y 4.98 A
RMS
. Debido a la
interconexin de la carga capacitiva, la impedancia que se presenta a la corriente de
compensacin del prototipo, es baja (principalmente el rizo de corriente cuya frecuencia es de
1.536 kHz); por lo que se presenta el rizo de corriente superpuesto en la I
ZL,
a la frecuencia de
conmutacin (f
SW
), debido a la tcnica de modulacin empleada.
83
CENIDET Captulo V. Resultados Experimentales
Figura V.16.- Instante en que se deja de compensar
corriente reactiva; siendo Z
L
lineal, RC paralelo.
10
0
10
1
10
2
10
3
10
4
0
0.5
1
1.5
2
2.5
3
3.5
4
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
A
)
Armnicos de Corriente
3 5
Figura V.17.- EF de la I
CA
con Z
L
tipo lineal, RC
paralelo; compensando potencia reactiva
(L
F
=34mH). THD = 6.05 %.
En seguida se analizan los resultados de la carga lineal (CL) capacitiva, con base en su
contenido armnico (apoyndose en el EF y la THD), con la finalidad de evaluar como impacta
la conexin de una CL con el prototipo, a la red elctrica. Debido a que se trata de una CL, no se
presenta el EF de I
CA
antes de la compensacin. En la figura V.17 se presenta el EF de I
CA
cuando se compensa potencia reactiva. Se tienen armnicos de alto orden, correspondientes a la
frecuencia de conmutacin (f
SW
) del prototipo, con valores de alrededor de 1.5 kHz. La magnitud
de estos armnicos es pequea y adems interfieren la corriente de la carga; sin embargo se sabe
que las cargas capacitivas no son muy comunes en las aplicaciones a donde est orientado el
presente diseo.
V.3.4 Carga lineal reactiva tipo inductiva, motor
En este caso, la Z
L
fue una carga lineal inductiva; dicha carga fue el motor de un esmeril
de HP, que de acuerdo con las lecturas tomadas por el analizador de demanda elctrica [75],
tiene un consumo de 187 W, 319 Vars y un FP de 0.506.
En la parte inferior de la figura V.18 se tiene la corriente que demanda la carga, I
ZL
(canal
1), cuyo valor es de 2.4 A
P
y 1.6 A
RMS
. En la parte superior se tiene la seal de corriente
entregada por la red (I
CA
) y la tensin alterna (V
CA
). En esta figura se tiene el instante en que se
deja de compensar potencia reactiva. Ntese como al compensar se tiene un FP unitario, con una
corriente pico de 1.2 A
P
; y al cesar la compensacin, se tiene el desplazamiento de la corriente,
por el FP menor que 1 (en atraso), debido a la carga inductiva. Se tiene entonces que la corriente
pico sube a 2.4 A
P
, que corresponde con la corriente I
ZL
.
84
CENIDET Captulo V. Resultados Experimentales
Figura V.18.- Instante en que se deja de compensar
corriente reactiva; siendo Z
L
lineal, un motor de
esmeril.
10
0
10
1
10
2
10
3
10
4
0
0.2
0.4
0.6
0.8
1
1.2
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
A
)
Armnicos de Corriente
3
Figura V.19.- EF de la I
CA
con Z
L
tipo lineal, RL serie;
compensando potencia reactiva (L
F
=34mH).
THD = 4.33 %.
A continuacin, se analizan los resultados de la CL inductiva, con base en su contenido
armnico, utilizando el EF y la THD, con la finalidad de evaluar como impacta la conexin de
una CL de estas caractersticas con el prototipo, a la red elctrica. Por la misma razn que el caso
anterior, no se presenta el EF de I
CA
antes de la compensacin.
En la figura V.19 se presenta el EF de I
CA
cuando se compensa potencia reactiva; en ella
se muestra que en I
CA
se tienen armnicos de bajo orden (inclusive magnitud), como el 3er
armnico. Como es de esperarse para una CL de estas caractersticas, se tiene un valor reducido
de THD y no se tienen armnicos de alto orden con magnitudes considerables que puedan
interferir; debido a f
S
, al menos en los primeros 5 kHz.
V.4 Compensacin de potencia activa
En esta seccin se presentan los resultados correspondientes a la prueba de la etapa de
inyeccin activa con la etapa de compensacin de potencia reactiva sin operar. Lo anterior con la
finalidad de apreciar el adecuado funcionamiento del sistema de cogeneracin al interactuar con
la red elctrica. Para la prueba, se utiliz una carga resistiva de 70.8 como carga (Z
L
). En las
figuras de esta seccin se han incluido los cursores del osciloscopio (lneas horizontales,
simtricas al eje del tiempo) con la finalidad de tener una referencia para apreciar el
comportamiento de la magnitud de la corriente de la red. Esta franja es de 2.4 A de ancho.
85
CENIDET Captulo V. Resultados Experimentales
Figura V.20.- Prototipo inyectando potencia activa a
Z
L
.
Figura V.21.- Prototipo inyectando potencia activa a
la red elctrica.
V.4.1 Sistema de cogeneracin inyectando corriente a Z
L
En la figura V.20 se tiene al sistema de cogeneracin inyectando potencia activa; dicha
potencia permite que la corriente que entrega la red elctrica, disminuya, mientras que la
corriente demanda por Z
L
no vara. En esta seccin la escala para las formas de onda permanecen
sin cambio.
Se tiene entonces que Z
L
demanda 1.656 A
RMS
(I
ZL
). La corriente entregada por el
prototipo es de 1.305 A
RMS
(I
SFV
) y la corriente que entrega la lnea es 0.572 A
RMS
(I
CA
). En otras
palabras, el prototipo entrega el 78.8% de la I
ZL
; mientras que la red elctrica contribuye ahora
con el 21.2% restante.
V.4.2 Sistema de cogeneracin inyectando corriente activa a la red
En la figura V.21 se tiene que el prototipo inyecta potencia activa (I
SFV
), slo que en este
caso la corriente que entrega es tal que ahora se inyecta corriente activa tanto a Z
L
como a la red
elctrica. Por esta razn la seal de corriente (I
CA
), est en contrafase con respecto a la tensin de
la red.
Por otro lado la corriente activa en la carga permanece igual (canal 1) y la red elctrica en
lugar de entregar corriente, la recibe; de esta manera se observa que el prototipo suministra toda
la potencia activa que demanda Z
L
y su excedente lo inyecta a la red elctrica.
La escala para los canales del osciloscopio son idnticos a los anteriores. En la figura
V.21 se tiene que el prototipo entrega una corriente de 3.17 A
RMS
; de los cuales el 52.5 % (1.664
A
RMS
) se entreg a Z
L
y el 40.5 % (1.284 A
RMS
) a la red. Para este caso se tuvieron prdidas del
7% (0.222 A
RMS
).
86
CENIDET Captulo V. Resultados Experimentales
V.5 Compensacin de potencia activa y reactiva
En esta seccin se presentan los resultados de las pruebas que se hicieron al prototipo,
operando durante el periodo de insolacin. Es decir el prototipo inyecta potencia activa y
reactiva a la red elctrica. Se aliment a una CNL, como carga Z
L
.
Figura V.22.- Formas de onda de la tensin y corriente
en la lnea (arriba);corriente en Z
L
(centro) y el set
point (abajo).
Figura V.23.- Corriente de salida del prototipo y
tensin en la lnea (arriba);corriente en Z
L
(centro) y
set point (abajo).
V.5.1 Potencia con baja irradiancia solar
En esta seccin, se presenta la inyeccin de baja potencia activa (baja irradiancia solar) y
potencia reactiva necesaria para reducir la potencia reactiva que suministra la red elctrica para
Z
L
. En la figura V.22 se tiene una tensin de red de 127 V
CA
(canal 3); una corriente en la red
elctrica de 0.73A
RMS
(canal 4); y la corriente en Z
L
de 3.3A
RMS
(canal 1). En el canal 2 se tiene
el set point del prototipo y es una seal de tensin de 756mV
RMS
, donde se tiene que la seal
activa es muy pequea (400mVp) comparada con la seal reactiva (2.4 Vp); ntese una ligera
forma sinusoidal, en la cual esta superpuesta la componente no activa, cuya magnitud es
dominante. De esta manera se observa como la red elctrica es compensada con potencia activa y
reactiva, proporcionando una corriente muy baja. En la parte superior de la figura V.23, a
diferencia de la figura V.22, se muestra la corriente que entrega el prototipo junto con la tensin
de la red. En la parte central est la corriente en Z
L
y en la parte inferior el set point. En esta
figura se puede verificar como la salida del prototipo (I
SFV
) sigue fielmente al set point del
control; es decir a la sumatoria de la componente activa ms la no activa.
V.5.2 Potencia con alta irradiancia solar
En esta prueba, se tiene una inyeccin de potencia activa mayor al caso anterior (alta
irradiancia solar) y la potencia reactiva ser menor. En la figura V.24 se tiene una tensin de red
de 127 V
CA
(canal 3), una corriente en la red de 3.4 A
RMS
en contrafase (canal 4), la corriente en
Z
L
de 1.44 A
RMS
(canal 1) y el set point del prototipo (canal 2), una seal de tensin de 1.06
V
RMS
y 2.36 V
P
. La seal de set point corresponde a 4.045 A
RMS
/V
RMS
.
87
CENIDET Captulo V. Resultados Experimentales
Figura V.24.- Formas de onda del set point
(arriba);tensin y corriente en la lnea (centro) y
corriente en Z
L
(abajo).
Figura V.25.- Formas de onda del set point (arriba);
tensin en la lnea y corriente del inversor (centro) y
corriente en Z
L
(abajo).
Por otro lado, ntese en el canal 2, como la seal activa es de mayor amplitud (1.6 Vp)
comparada con V.3.1, debido a una mayor potencia activa, por la presencia de una posible alta
incidencia de energa solar. En esta figura se concluye que el prototipo presentado, aparte de
compensar corriente reactiva, inyecta corriente activa hacia la red. En las formas de onda se
aprecia, como la contaminacin armnica se reduce significativamente.
La figura V.25 es parecida a la figura V.24, solamente que ahora se presenta la I
SFV
en
lugar de la I
CA
; por lo tanto en la parte central se tiene la corriente que entrega el prototipo (I
SFV
)
junto con la tensin de lnea (V
CA
). Esta figura permite verificar como la salida del prototipo
sigue fielmente al set point del control; el cual con la ganancia citada genera una corriente de
salida I
SFV
, de 4.29 A
RMS
.
Finalmente se analizan los resultados obtenidos en esta seccin, con base en su contenido
armnico con la ayuda del EF y la THD. Esto para mostrar como la interconexin del prototipo a
la red elctrica, contribuye a la calidad de red en el PCC, y adems a la reduccin de la demanda
elctrica en la hora punta. En las figuras V.26 y V.27 se presentan respectivamente, los EF de I
CA
cuando no se compensa y cuando se compensa potencia activa y reactiva. El valor de L
F
fue de
34mH, la tensin en el bus de CD fue de 150 V
CD
. El valor de la THD de la I
CA
fue de 110.2 %
(CNL tipo fuente de tensin) sin compensar y se reduce a un valor de 16 % al hacerlo. A partir
de estos resultados, se tiene que la magnitud de la fundamental es mayor debido al suministro de
corriente activa a la red y la magnitud de los armnicos de primer orden se reducen
significativamente. Para el anlisis de esta prueba se hubiera preferido tener una potencia
disponible en el bus de CD de 1 kW, pero debido a las caractersticas de la fuente utilizada
(suministrar 5 A mximo a 150 V
CD
), dicha potencia fue de 750 W; un valor satisfactorio.
88
CENIDET Captulo V. Resultados Experimentales
10
0
10
1
10
2
10
3
10
4
10
5
0
0.2
0.4
0.6
0.8
1
1.2
1.4
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
A
)
Armnicos de Corriente
3
5
Figura V.26.- EF de la I
CA
con fuente de alimentacin de
CD (V
CD
=25V/ I
CD
=2A), sin compensar potencia
reactiva. THD = 110.20 %.
10
1
10
2
10
3
10
4
0
0.5
1
1.5
2
2.5
3
3.5
4
4.5
5
Frecuencia (Hz)
A
m
p
l
i
t
u
d
(
A
)
Armnicos de Corriente
3 5
Figura V.27.- EF de la I
CA
con fuente de
alimentacin de CD; compensando potencia reactiva
(L
F
=34mH). THD = 16 %.
V.6 Dinmica del sistema
Es importante considerar la respuesta del desempeo de un FA ante un cambio de carga,
debido a que en el rea de aplicacin a donde esta enfocado, es conocido que no se guarda un
patrn de consumo constante. Por lo anterior, es necesario que el FA responda adecuadamente a
la compensacin de potencia reactiva, para evitar inyectar armnicos en lugar de compensarlos
en la ocurrencia de dicho evento.
En la figura V.28 muestra los resultados de la prueba a la dinmica del sistema. Esta
prueba se llev a cabo durante la compensacin de potencia activa y reactiva de la CL de la
seccin V.3.4 (lado izquierdo de la figura). En seguida se adicion la CNL de la seccin V.3.1
(lado derecho de la figura). Es claro como la respuesta dinmica del prototipo es inmediata y no
se presentan perturbaciones significativas. La I
CA
est en contrafase con la tensin debido a la
sobreinyeccin de potencia activa a la red. Por lo tanto se puede evaluar la respuesta rpida y
robusta que proporciona tanto el control (CDCRA) del prototipo, como sus elementos de
potencia; lo que para este tipo de aplicaciones es un valor convincente y adecuado.
89
CENIDET Captulo V. Resultados Experimentales
Figura V.28.- Respuesta del prototipo, ante el cambio
de carga, durante la compensacin de P y Q.
V.7 Estudio del flujo de energa
V.7.1 Grficas de potencia
En este punto se analiza la transferencia de potencia activa entre el prototipo (SFV) y el
conjunto red elctrica carga (Z
L
). Se conect como Z
L
una CNL tipo fuente de tensin. La
prueba se llev acabo con un analizador de demanda elctrica [75]; con la finalidad de tener
resultados avalados por equipos de medicin certificados en laboratorios autorizados.
Transferencia de Potencia Elctrica
-1.00
-0.75
-0.50
-0.25
0.00
0.25
0.50
0.75
1.00
1.25
1.50
0 5 10 15 20 25 30 35 40 45 50 55 60
Minutos
k
W
SFV
CNL
RED
Figura V.29.- Respuesta del SFV durante la transferencia de potencia activa al
conjunto red elctrica usuario.
En la figura V.29 se muestra la operacin del SFV durante una hora. La potencia que
demanda la carga es constante (500W). Al principio de la grfica se tiene que el SFV est
apagado y la red suministra la potencia demandada por Z
L
. En seguida, el SFV comienza a
inyectar potencia; y la que es entregada por la red elctrica comienza a disminuir, hasta que
90
CENIDET Captulo V. Resultados Experimentales
obtiene valores negativos, debido a la sobreinyeccin de potencia excedente. En esta grfica, en
las pendientes de la potencia del SFV se observa el comportamiento del control que ubica el
Punto de Mxima Potencia. Es necesario aclarar, que debido a las condiciones de la fuente de
alimentacin que emulan el arreglo FV, no se tenan valores de corriente registrables en el
analizador de demanda; por lo que se duplic el nmero de vueltas de los conductores en los
sensores de corriente para poder realizar las mediciones correspondientes.
Balance de Potencias
0
200
400
600
800
1000
CL RED (S/I) RED ( I ) SFV
W
/
V
A
R
/
V
A
0
0.2
0.4
0.6
0.8
1
F
P
P Q + D S FP
P ( - )
Figura V.30.- Respuesta del SFV durante la transferencia de potencia activa y reactiva, al conjunto
red elctrica usuario; as como el comportamiento del FP (antes y despus de la compensacin).
V.7.2 Aprovechamiento de energa
En seguida, se analiza la transferencia de potencia activa y reactiva, entre el SFV y el
conjunto red elctrica carga (Z
L
), en los resultados de la CL tipo inductiva. En la figura V.30,
se muestra un histograma de potencias, que debido a su proporcionalidad directa con la energa,
permite tener una idea del comportamiento mismo de sta. Antes de analizar la grfica,
considrese el ejemplo de un usuario residencial de la red elctrica del apndice A durante un
lapso de medicin con un analizador de demanda [75]. Se tiene un consumo de 770 W, 367 Vars
y un FP de 90.2 %, durante la noche (la operacin del refrigerador lleva el FP a 0.87). Estas
mediciones muestran una carga con comportamiento ligeramente inductivo, y aunque puede
tener los consumos de CNL (una PC y una TV), la TDH es del orden de 34.8 %. Esto se debe al
consumo de 4 lmparas incandescentes. Se eligi este periodo de medicin porque durante las
noches es ms frecuente la operacin de CNL (al menos en patrones de consumo ms comunes).
Para presentar un ejemplo relacionado con el caso anterior, se eligieron los resultados
obtenidos de las pruebas a la CL tipo inductiva (como Z
L
). En la figura citada se tiene las
potencias que demandan la carga; la red elctrica antes y durante la compensacin, es decir sin
inyectar (S/I) e inyectando (I); y finalmente las potencias que entrega el SFV. As mismo se
contrastan con el FP. Es claro como la red suple toda la potencia activa y reactiva que demanda
Z
L
. Las potencias del histograma estn ordenadas como sigue: potencia activa (P) en Watts,
reactiva (Q+D) en Vars y aparente (S) en VAs.
91
CENIDET Captulo V. Resultados Experimentales
Los resultados muestran como durante la compensacin, el FP toma valores cercanos a la
unidad, as como el comportamiento de S en la red elctrica, adems de incrementarse (por la
sobreinyeccin), su valor es casi idntico a la P. Es decir, la red elctrica maneja potencia activa,
ya que la potencia reactiva es muy pequea comparada con ella.
0%
20%
40%
60%
80%
100%
P
o
t
e
n
c
i
a
P
i
c
o
CD SFV Usuario-Red
Produccin y Prdidas
Potencia til Prdidas
Figura V.31.- Produccin y prdidas de potencia elctrica a potencia FV pico.
Finalmente, en la figura V.31 se muestra el anlisis de los resultados de la seccin V.5.2,
en trminos de la potencia activa. En el histograma, se presenta en forma consecuente: la
potencia de CD disponible por lo que sera el arreglo FV (y que recibe el inversor del SFV); en
seguida se tiene lo que entrega a la salida el SFV; y por ltimo, lo que recibe el conjunto red
elctrica usuario. Las prdidas de potencia son mayores en el SFV que en su conexin con el
conjunto red usuario. Desde luego estas prdidas se deben al acondicionamiento de la seal de
CD a CA. En la columna central se tiene un valor del 80 %, que no es otra cosa que la eficiencia
del SFV. Por la configuracin elctrica presente en la topologa del SFV, se pensara que esta
ineficiencia se debe principalmente al transformador elevador, sin embargo la eficiencia de este
es del 93.38 % [76]. Por lo que entonces las prdidas estn en el inductor de interconexin, pero
principalmente en el inversor; estas se pueden deber en parte a las inductancias parsitas en el
cableado, a la conmutacin dura y por otro lado a la modulacin por histresis (dos niveles). Sin
embargo los resultados obtenidos son completamente satisfactorios.
92
CAPTULO VI
Conclusiones
VI.1 Introduccin
Se presentan las conclusiones obtenidas durante el desarrollo del presente trabajo con
la finalidad de poder evaluar el cumplimiento de los objetivos planteados, as como las
alternativas de solucin que se tomaron para el desarrollo de los mismos.
No se desea pasar por alto las conclusiones generales a las que se lleg
simultneamente con la investigacin tcnica, por lo que se comentarn en conjunto las
conclusiones tcnicas. Al final se presentarn los posibles trabajos futuros a desarrollar para
mejorar el diseo, o bien para apoyar otros posibles desarrollos.
Es definitivo que para un futuro a corto plazo las fuentes de energa renovable tendrn
mayor aplicacin, puesto que mejoran la calidad de vida y el uso de la energa, evitando la
posibilidad de crisis energticas. Es claro entonces que el papel de la electrnica de potencia
ser imprescindible, sobretodo en un pas abundante en recursos naturales como lo es el
nuestro.
CENIDET Captulo VI. Conclusiones
VI.2 Conclusiones
Es necesario tomar en consideracin el desempeo del FP de la red elctrica, cuando
interacta con la etapa de potencia de cualquier equipo que forme parte de un esquema de
generacin distribuida (i.e.: inversor, transformador de aislamiento, etc.). Desde luego, dicho
equipo cumple con la normatividad para su interconexin y su FP es cercano a la unidad.
Ahora bien, cuando este equipo suministra energa tal que excede la demandada por el
usuario, entonces la energa excedente es entregada a la red en trminos de potencia activa, y
P
CA
ira disminuyendo conforme la red recibe energa (incluso puede anularse o cambiar de
signo). Pero si el equipo citado no suministra la potencia reactiva (Q y D) demandada por la
carga del usuario, entonces lo seguir haciendo la red y Q
CA
mantiene su magnitud. Esta
situacin permite que la red reduzca el suministro de potencia activa durante los picos de
demanda; sin embargo si P
CA
se reduce significativamente, entonces la magnitud del fasor
Q
CA
comienza a dominar haciendo que el FP se vea seriamente afectado.
Por lo tanto, a diferencia de la mayora de los SFV comerciales, el prototipo
desarrollado en este trabajo de investigacin ofrece las siguientes ventajas:
Dado que el sistema de cogeneracin no solamente inyecta potencia activa, sino
tambin proporciona potencia reactiva y de distorsin, se eleva entonces la calidad
de la red elctrica en el PCC, puesto que compensa el FP de la red. De esta manera
se salvan costos por aumento de capacidad de generacin y distribucin para la
compaa; o bien multas para el usuario por tener un bajo FP (usuarios con tarifas
comerciales).
Al compensar la potencia de distorsin (D) que demandan las CNL del usuario que
se encuentren conectadas al PCC, disminuye la contaminacin por corrientes
armnicas. Se evita la distorsin en la seal de tensin que pueda afectar alguna
carga crtica cercana, el aumento en las prdidas del cobre en el devanado de los
transformadores, la resonancia con condensadores conectados a la red (para
compensar el FP) junto con la inductancia inherente a sta, o incluso la disminucin
del FP. Por lo tanto se prolonga el tiempo de vida en el equipo elctrico asociado al
PCC.
En trminos de generacin distribuida, se mantienen los alcances del SFIPA. Es
decir, tener un generador auxiliar conectado a la red elctrica cuya funcin principal
es proporcionar la energa necesaria para contribuir a la reduccin de los picos de
demanda mxima (inyectando potencia activa a la red) en regiones calurosas del
pas. Esto se logra mediante la operacin en el Punto de Mxima Potencia (PMP)
del arreglo FV.
Tiene un bajo factor de distorsin y formas de onda de alta calidad, que cumplen
con la normatividad correspondiente. Adems, al compensar (D) en condiciones
normales, se tienen valores de THD para corriente que cumplen con las normas
IEEE 519-1992 y con la CFE L0000-45. Se debe resaltar que definitivamente la
impedancia resultante en el PCC influir en la eficiencia de las funciones de FA.
94
CENIDET Captulo VI. Conclusiones
El sistema es confiable debido a su sistema de protecciones elctricas, ya que evitan
anomalas de carcter tcnico en la red elctrica y daos al propio usuario o al
personal de mantenimiento de la compaa elctrica (debido al efecto islanding).
Su construccin involucra elementos de viabilidad tecnolgica, lo que lo hace
econmicamente factible para aplicaciones residenciales.
Adems, se debe considerar en Mxico la interconexin de este tipo de SFV en
regiones calurosas, ofreciendo de manera indirecta alternativas adecuadas para
poder aumentar el volumen de generacin de energa elctrica; sin afectar ni al
medio ambiente, ni a los usuarios de CFE cercanos a la zona.
En la deteccin de la seal no activa a compensar para las funciones de FA de este
desarrollo se utiliz un filtro analgico, basado en la tcnica adaptiva para la cancelacin de
interferencia, presentado por [37]. Mediante esta tcnica de deteccin y para este tipo de
aplicaciones en baja potencia, el control implementado en el CDCRA es confiable debido a
su simplicidad y robustez; adems permite al FA tener una rpida respuesta de compensacin
(incluso ante el cambio de carga). Esto ltimo se debe a las ventajas de la tcnica empleada y
a su implementacin analgica. Otra ventaja relevante que tiene el control es que su
operacin es casi independiente de la variacin de los parmetros en los componentes
pasivos del circuito analgico, sea por envejecimiento, temperatura, etc.
Al emplear la modulacin PWM por histresis, se tiene la desventaja de tener una
frecuencia de conmutacin variable; pero se tiene una sincronizacin con la red elctrica a
travs de un circuito sencillo. Adems, se obliga a la corriente de salida a seguir la seal de
referencia (set point); aunque tambin la forma de onda de esta corriente es dependiente del
valor de L
F
y de la banda de histresis (I).
Es necesario aclarar que, existe un compromiso para el diseo de la bobina de
interconexin L
F
. Tal compromiso estriba en que para mantener el patrn de conmutacin, es
necesario que el di/dt del inversor sea mayor al de la seal de set point en todo el ciclo de
lnea. Considerando que el peor caso es cuando se tienen los valores pico de la tensin (V
CA
),
puesto que la tensin en L
F
es mnima y si los armnicos compensados son de una CNL tipo
fuente de tensin los valores de di/dt presentarn sus valores ms altos. Por ello, aunque se
obtuvieron mejores resultados en la compensacin reactiva (con CNL) con L
F
= 9 mH, este
valor est por debajo del lmite inferior que garantiza la continua generacin del patrn de
conmutacin; optando entonces por un valor de L
F
= 34 mH. Por las pruebas realizadas se
tiene que este valor present resultados satisfactorios sin tomar medidas un tanto riesgosas o
bien que al menos afecten el valor de THD ante impedancias altamente capacitivas.
En los resultados del desempeo de las funciones de FA del prototipo, se comprob
que la compensacin de potencia de distorsin D fue ms eficiente en CNL tipo fuente de
corriente, y no as para el tipo fuente de tensin. Es decir, en los anlisis de resultados se
present que de los dos tipos de CNL citados, en el primero se anularon completamente las
componentes armnicas, mientras en el otro tipo no fue as, dichas componentes solamente
95
CENIDET Captulo VI. Conclusiones
se redujeron en magnitud (tenindose valores de THD bastante convincentes). Este
comportamiento se debe a la configuracin de FA paralelo que tiene el prototipo, as como a
la impedancia que tiene cada tipo de CNL interconectada. En el capitulo II, se present que el
FA paralelo es una fuente de corriente controlada. Ahora, el primer tipo de CNL se comporta
como una fuente de corriente cuya impedancia suele ser alta, y de esta manera con cierta
cantidad de D, las armnicas son compensadas por el FA. Por otro lado, con el segundo tipo,
se tiene el comportamiento de una fuente de tensin cuya impedancia interna es baja, lo que
genera que el FA entregue mayor D (por el consumo de esta impedancia) y adems no sea
suficiente para compensar completamente la contaminacin armnica, restndole eficiencia a
la compensacin. Esto se puede comprobar en los anlisis de resultados, donde la
componente fundamental de la I
CA
en el primer tipo de CNL reduce su magnitud al darse la
compensacin armnica; y para el tipo restante esta magnitud aumenta ligeramente. Desde
luego que influye la capacidad de potencia reactiva que maneja el FA.
En la produccin y prdidas de la energa, se tiene que la capacidad de potencia para
la que fue diseado este prototipo es suficiente para uso residencial. La eficiencia del
prototipo es aceptable y las prdidas de energa (debida a la conmutacin dura e inductancias
parsitas) no representan problemas que interfieran con su propio funcionamiento. Adems,
el seguimiento del PMP garantiza el total aprovechamiento de la capacidad FV que se
disponga. Esto es importante puesto que los mdulos FV cuentan con un cierto periodo de
vida, que aunque es largo (regularmente entre 10 y 20 aos) se pueden aprovechar al
mximo; sobretodo cuando se habla en trminos de eficiencia energtica dada la eficiencia de
una celda FV que en general oscila alrededor del 15%.
De acuerdo con lo existente en la literatura tcnica, el campo de aplicaciones de los
FA ha sido ms abundante en sistemas trifsicos de alta potencia, que en baja o mediana
potencia. Sin embargo, su desarrollo en la industria se ha visto obstruido por su costo
relativamente alto, debido principalmente a los dispositivos semiconductores de potencia y a
la tecnologa especializada que se requiere para aplicar tcnicas ptimas de control. Con base
en lo anterior, ste trabajo de investigacin muestra claramente una posible oportunidad para
incursionar la aplicacin de los FA de baja capacidad en un campo poco explorado, y que
atraera seguramente el inters de las compaas encargadas de la generacin, transmisin y
distribucin de la energa elctrica. Es decir, proveer de un FA a los esquemas de generacin
distribuida instalados en los sistemas de potencia (en baja tensin) de las compaas
elctricas, complementaria los ya explicados beneficios que ofrecen dichos esquemas; slo
que ahora se elevara significativamente la calidad de la red elctrica y en consecuencia la
eficiencia energtica.
Finalmente se puede expresar que es definitivo que para un futuro a corto plazo las
fuentes de energa renovable tendrn mayor aplicacin, puesto que mejoran la calidad de vida
y el uso de la energa, evitando la posibilidad de crisis energticas y garantizando un
sustentable desarrollo tecnolgico. Por lo tanto, es claro que el papel de la electrnica de
potencia ser imprescindible, sobretodo en un pas como Mxico, que adems de la riqueza
en energticos de origen fsil, cuenta con un potencial muy importante de recursos
energticos renovables.
96
CENIDET Captulo VI. Conclusiones
VI.3 Trabajos futuros
Para mejorar el presente diseo, se propone adicionar un lazo de control para regular
la tensin en el bus de CD. El objetivo es que el diseo pueda ser interconectado en cualquier
PCC, sin que un cambio significativo de carga produzca una posible sobretensin que
ocasione serios daos al inversor. Es decir, los usuarios tienen diferentes patrones de
consumo y pueden usar an CNL que pueden consumir considerable potencia, de manera que
al ser desconectadas de la red elctrica generen una sobretensin en el bus de CD.
Se puede aprovechar la versatilidad que tiene el microcontrolador de la etapa del
PMP, puesto que no se explota al mximo. Una posible aplicacin que se puede aadir es
precisamente la del lazo de tensin.
En los resultados experimentales se observ que la eficiencia se afecta por las
prdidas en los interruptores de potencia, debido a la conmutacin dura. En el diseo se
utiliz la modulacin PWM por histresis de dos niveles, y para reducir dichas prdidas, se
utilizaron circuitos snubbers, obteniendo un valor adecuado de eficiencia. Sin embargo, se
propone que una solucin ms elaborada, sera el implementar la modulacin por histresis,
pero de tres niveles; ya que esta modulacin permite que las prdidas de energa por
conmutacin sean ms acentuadas en dos de los interruptores de potencia (del puente
completo) y no en los cuatro. Esto aumentara notablemente la eficiencia del diseo y el
tiempo til de los dispositivos semiconductores.
Otra consideracin importante para mejorar la eficiencia del sistema, es compactar el
diseo del inversor a manera de simplificar al mximo las conexiones elctricas, en las cuales
se presentan, tanto prdidas por conduccin como por impedancias parsitas.
Un elemento ms que esta directamente relacionado con la eficiencia del prototipo, es
el inductor de interconexin; para el cual se propone mejorar su diseo a manera de reducir
las prdidas por conduccin. Esto podra ser empleando un ncleo distinto a aire con la
finalidad de disminuir el devanado; siempre y cuando se evite la saturacin.
Debido a los buenos resultados obtenidos, se concluye que el esquema de deteccin
de corrientes reactiva y armnicas empleado para las funciones de filtrado activo del
prototipo, se puede extrapolar a aplicaciones con FA trifsicos de potencia; proveyendo
considerables ventajas.
En el campo de los SFV interconectados a la red, prcticamente el inversor es el
elemento principal y suele operar la mitad del da. En este caso, la operacin del inversor se
prolonga al da completo, por las funciones de FA. Sin embargo, otra utilidad que se puede
tener al aprovechar la capacidad de potencia instalada durante la noche, puede ser como
balastro electrnico en la red de alumbrado pblico.
97
LISTA DE SMBOLOS
Fase
I Rizo de corriente
AMP OP Amplificador operacional
CA Corriente alterna
CD Corriente directa
CDCRA Circuito de deteccin de corrientes reactiva y armnicas
CEI Comisin Electrotcnica Internacional
CFE Comisin Federal de Electricidad
CL Carga lineal
CNL Carga no lineal
CRA Corrientes reactiva y armnicas
CHV Cambio de Horario de Verano
D Ciclo de trabajo de la seal PWM
dt
di
Razn de crecimiento de la corriente con respecto al tiempo
EF Espectro en frecuencia
ESW(off) Energa de conmutacin de apagado del IGBT por pulso a la corriente pico ICP
ESW(on) Energa de conmutacin de encendido del IGBT por pulso a la corriente pico
ICP
F
O
Frecuencia de salida
FP Factor de potencia
fsw Frecuencia de conmutacin
FV Fotovoltaico/a
HP Caballos de fuerza (Horse Power)
I
1
Corriente a la frecuencia de la fundamental
Iac Corriente alterna
ICP Corriente pico de salida
IEEE Instituto de Ingenieros Elctricos y Electrnicos
IGBT Transistor bipolar de compuerta aislada
IIE Instituto de Investigaciones Elctricas
Io Corriente de salida
I
P
Corriente pico
I
REF
Corriente de referencia
I
SFV
Corriente a la salida del SFV
I
ZL
Corriente en la carga
Kw Kilowatts
Kw/h Kilowatts por hora
MOSFET Transistor de efecto de campo de metal oxido semiconductor
NOx Cualquier xido de Nitrgeno (i.e. 2, dixido; 3, trixido)
PC Computadora Personal
P
C
Potencia activa demandada por la carga
P
CA
Potencia activa proporcionada por la red
PCC Punto de conexin comn
CENIDET Lista de smbolos y abreviaturas
PD Potencia disipada por cada diodo
P
IN
Potencia de entrada
PMP Punto de mxima potencia
Po Potencia de salida
P
PV
Potencia activa proporcionada por el sistema fotovoltaico
PQ Potencia disipada por cada IGBT
PSS Prdidas por conduccin
PSW Prdidas por conmutacin
PWM Modulacin por ancho de pulso
Q
C
Potencia reactiva demandada por la carga
Q
CA
Potencia reactiva proporcionada por la red
RCS Resistencia trmica encapsulado-disipador del IGBT
RDA Resistencia trmica disipador-ambiente
RJC Resistencia trmica unin-encapsulado (IGBT)
RJD Resistencia trmica unin-encapsulado (diodo)
RC Resistencia Capacitor
RL Resistencia Inductor
S
C
Potencia aparente demandada por la carga
S
CA
Potencia aparente proporcionada por la red
SFIPA Sistema fotovoltaico de inyeccin de potencia activa
SFV Sistema fotovoltaico
TA Temperatura ambiente
T
C
Temperatura en el encapsulado
T
D
Temperatura en el disipador
THD Distorsin armnica total
TJD Temperatura de unin en el diodo
TJQ Temperatura de unin en el IGBT o temperatura de unin en el dispositivo
t
m
Tiempo muerto
t
OFF
Tiempo de apagado
t
ON
Tiempo de encendido
Vac Tensin alterna
V
CAMAX
Tensin de red mxima
V
CAPICO
Tensin de red pico
V
CD
Tensin de corriente directa
VCE(sat) Tensin colector-emisor de saturacin
VCO Oscilador controlado por voltaje
VFM Cada de tensin en sentido directo del diodo
V
FV
Tensin de las celdas fotovoltaicas
V
IN
Tensin de entrada
V
L
Cada de tensin en las terminales de la bobina
V
LMAX
Cada de tensin mxima en las terminales de la bobina
V
LMIN
Cada de tensin mnima en las terminales de la bobina
V
PWM
Tensin a la salida del inversor
V
RED
Tensin de red
vs. Versus
Z
L
Carga conectada al sistema
106
LISTA DE FIGURAS Y TABLAS
Figura I.1 Administracin de la demanda
a) Eficiencia energtica
b) Reduccin de la demanda pico
c) Proyeccin del consumo de energa elctrica en Mxico
Figura I.2 Esquema de la red de suministro elctrico
Figura I.3 Red elctrica alimentando diversas cargas
Figura I.4 Grfica comparativa de un pico de demanda mximo entre un da de
verano y uno de invierno
Figura I.5 Irradiancia solar de un da despejado en verano
Figura I.6 Esquema de generadores auxiliares FV conectados a red
Figura I.7 Configuracin general del prototipo
Figura II.1 Diagrama a bloques de un SFV interconectado a red
Figura II.2 Formacin de islas en el esquema de generadores FV conectados a red
(Islanding)
Figura II.3 Funcionamiento del FAP paralelo
a) Esquema general
b) Formas de onda del sistema de alimentacin y FAP
Figura II.4 Topologas ms comunes de FAP
a) VSI (inversor alimentado en tensin)
b) CSI (inversor alimentado en corriente)
Figura III.1 Sistema fotovoltaico de inyeccin de potencia activa (SFIPA)
Figura III.2 Concepto de la cancelacin de ruido adaptable
Figura III.3 Diagrama a bloques del CDCRA
Figura III.4 Diagrama de Bode de la ec.(III.18)
Figura III.5 Diagrama de Bode de la ec.(III.19)
Figura III.6 Diagrama a bloques del sistema de cogeneracin con funciones de filtro
activo integradas
Figura III.7 Diagrama del circuito de sincronizacin con la lnea
Figura III.8 Acondicionamiento de la seal de referencia
Figura III.9 Controlador de corriente por histresis
Figura III.10 Obtencin de las seales de control para los interruptores de potencia
Figura IV.1 Diagrama fasorial del prototipo, periodo de insolacin
Figura IV.2 Diagrama fasorial del prototipo, periodo de oscuridad
Figura IV.3 a) Grfica caracterstica del mdulo FV sp75 (y sp70) ante variaciones de
irradiancia
b) El mdulo FV (cortesa de Siemens)
Figura IV.4 Etapa de potencia y circuitos impulsores en el inversor
Figura IV.5 Modelo trmico de la etapa de potencia
CENIDET Lista de Figuras y Tablas
Figura IV.6 Consideracin del tiempo muerto en las seales de control
Figura IV.7 Variacin de las seales de control al incluir el tiempo muerto.
a) Salida del control.
b) Salida del circuito de tiempo muerto.
Figura IV.8 Anlisis del efecto del tiempo muerto en la tensin de salida Vo.
Figura IV.9 Condicin |V
PWM
| > |V
CA
| para la circulacin de corriente en el sentido
que se muestra.
Figura IV.10 Bobina de interconexin a la red .
Figura IV.11 Grfica de la derivada de la corriente en la CNL (arriba); corriente de la
CNL(abajo).
Figura IV.12 Tensin mxima y mnima en L
F.
Figura V.1 Flujo de corrientes en la interconexin del SFV con la red elctrica y la
carga (Z
L
).
Figura V.2 Formas de onda de tensin y corriente de lnea, corriente en Z
L
; cuando se
compensa corriente reactiva (L
F
= 34 mH).
Figura V.3 Formas de onda de tensin y corriente del inversor, corriente en Z
L
;
cuando se compensa corriente reactiva (L
F
= 34 mH).
Figura V.4 Instante en el que se compensa corriente reactiva, con L
F
= 9 mH.
Figura V.5 Formas de onda de tensin y corriente del inversor, corriente en Z
L
;
cuando se compensa corriente reactiva (L
F
= 9 mH).
Figura V.6 Formas de onda de tensin y corriente de lnea, corriente en Z
L
; cuando se
compensa corriente reactiva (L
F
= 34 mH).
Figura V.7 Formas de onda de tensin y corriente de lnea, corriente en Z
L
; instante
cuando se deja de compensar corriente reactiva. L
F
= 9 mH.
Figura V.8 EF de la I
SFV
que compensa potencia reactiva (L
F
= 34 mH).
Figura V.9 EF de la I
SFV
que compensa potencia reactiva (L
F
= 9 mH).
Figura V.10 Espectro en frecuencia de la I
SFV
que compensa potencia reactiva
(L
F
= 34 mH).
Figura V.11 Espectro en frecuencia de la I
SFV
que compensa potencia reactiva
(L
F
= 9 mH).
Figura V.12 Formas de onda de tensin y corriente de lnea, corriente en Z
L
; cuando se
compensa corriente reactiva. Caso RL
1.
Figura V.13 Formas de onda de tensin y corriente de lnea, corriente en Z
L
; instante
cuando se compensa corriente reactiva. Caso RL
2.
Figura V.14 EF de la I
CA
con Z
L
tipo fuente de corriente (RL
2
); sin compensar
potencia reactiva. THD = 36.61 %.
Figura V.15 EF de la I
CA
con Z
L
tipo fuente de corriente (RL
2
); compensando
potencia reactiva (L
F
= 9 mH). THD = 37.10 %.
Figura V.16 Instante en que se deja de compensar potencia reactiva ; siendo Z
L
lineal,
RC paralelo.
Figura V.17 EF de la I
CA
con Z
L
tipo lineal, RC paralelo; compensando potencia
reactiva (L
F
= 34 mH). THD = 6.05 %.
108
CENIDET Lista de Figuras y Tablas
Figura V.18 Instante en que se deja de compensar potencia reactiva; siendo Z
L
lineal,
un motor de esmeril.
Figura V.19 EF de la I
CA
con Z
L
tipo lineal, RL serie; compensando potencia reactiva
(L
F
= 34 mH). THD = 4.33 %.
Figura V.20 Prototipo inyectando potencia activa con Z
L.
Figura V.21 Prototipo inyectando potencia activa a la red elctrica.
Figura V.22 Formas de onda de la tensin y corriente en la lnea (arriba); corriente en
Z
L
(centro) y el set point (abajo).
Figura V.23 Corriente de salida del prototipo y tensin en la lnea (arriba); corriente en
Z
L
(centro) y set point (abajo).
Figura V.24 Formas de onda del set point (arriba); tensin y corriente en la lnea
(centro) y corriente en Z
L
(abajo).
Figura V.25 Formas de onda del set point (arriba); tensin en la lnea y corriente del
inversor (centro) y corriente en Z
L
(abajo).
Figura V.26 EF de la I
CA
con fuente de alimentacin de CD (V
CD
= 25V/ I
CD
= 2), sin
compensar potencia reactiva. THDA = 110.20 %.
Figura V.27 EF de la I
CA
con fuente de alimentacin de CD; compensando potencia
reactiva (L
F
= 34 mH). THD = 16 %.
Figura V.28 Respuesta del prototipo, ante el cambio de carga, durante la
compensacin de P y Q.
Figura V.29 Respuesta del SFV durante la transferencia de potencia activa al conjunto
red elctrica usuario.
Figura V.30 Respuesta del SFV durante la transferencia de potencia activa y reactiva
al conjunto red elctrica usuario; as como el comportamiento del FP
(antes y despus de la compensacin).
Figura V.31 Produccin y prdidas de potencia elctrica a potencia FV pico.
Figura A.1 Patrones de consumo mensual de energa durante el ao.
Figura B.1 Principales perturbaciones elctricas que tiene lugar en la red.
Figura C.1 Opciones para filtros de corrientes armnicas en sistemas elctricos.
Figura D.1 Diagrama esquemtico utilizado para la simulacin del CDCRA.
Figura D.2 Seales para simular V
i.
Figura D.3 Seal de corriente en la carga lineal en la simulacin.
Figura D.4 Seales de entrada y salida del integrador en la simulacin.
Figura D.5 Seal de salida del integrador en la simulacin (nivel de
offset = -1.51875V).
Figura D.6 Seal de salida del integrador en el laboratorio (nivel de
offset = -1.684V).
Figura D.7 Seales de entrada y salida al sumador 1.Simulacin.
Tabla I.1 Clasificacin de las perturbaciones en la red elctrica.
Tabla I.2 Resumes de rangos de operacin de inversores segn su tipo.
Tabla I.3 Resumen de ventajas y desventajas de inversores segn su tipo.
109
CENIDET Lista de Figuras y Tablas
Tabla IV.1 Especificaciones del mdulo CM75DY-12H.
Tabla V.1 Caractersticas generales del sistema de cogeneracin con funciones de
FA.
Tabla V.2 Resultados del contenido armnico para las pruebas con una CNL del tipo
fuente de tensin.
Tabla V.3 Resultados del contenido armnico para las pruebas con una CNL del
tipo fuente corriente.
Tabla A.1 Tarifas en el sector domstico: rangos de consumo vs condiciones
climatolgicas.
Tabla A.2 Cuotas aplicables en el mes de julio de 2001 por energa consumida.
Tabla A.3 Cuotas aplicables en el mes de diciembre de 2001 por energa consumida.
Tabla A.4 Consumo de una habitacin tpica.
Tabla A.5 Consumos de una CNL tpica.
Diagrama E.1 Etapa de acondicionamiento de la seal de frecuencia sinusoidal y de
deteccin del cruce por cero.
Diagrama E.2 Circuito de deteccin de corrientes reactiva y armnicas.
Diagrama E.3 Etapa del set point y de la modulacin por histresis.
Diagrama E.4 Diagrama esquemtico de la etapa de seguimiento del PMP; control de la
inyeccin de potencia activa.
Diagrama E.5 Diagrama esquemtico del circuito de protecciones elctricas contra
sobrecorriente e Islanding.
Diagrama E.6 Etapa de control digital: circuito de tiempo muerto, protecciones y seales
de conmutacin.
110
Referencias Bibliogrficas
[1] Arteaga Oscar, 1995 Adaptive Hysteresis Band Current Controller for Sine-wave
Inverter (Maestra en Ciencias de Ingeniera; New South Wales, School of Electrical
Engineering The University of New South Wales, Australia), p.1.
[2] Gutirrez R. Arnulfo [y] Fernndez Montiel M. Centrales Generadoras y
Optimizacin energtica de Procesos IIE, Boletn 23(3), mayo-junio 1999, Mxico,
p.139.
[3] Denizar Cruz Martins [and] Roger Demonti, Interconnection of a Photovoltaic Panels
Array to a Single-Phase Utility Line From a Static Conversion System, IEEE PESC 2000,
junio 2000, Irlanda, pp. 1207-1211.
[4] http://www.conae.gob.mx/renovables/semblnza.html, Semblanza. 1.Antecedentes,
Comisin Nacional para el Ahorro de Energa, Octubre 2001, p. 1/18.
[5] R. Rther, Use of the Photovoltaic Solar Energy, Seminar-No Convencional Energy
Sources, 1998, Florianpolis, SC, pp.9-25.
[6] http://www.conae.gob.mx/renovables/semblnza.html, Semblanza. 4.-Potencial
Antecedentes, Comisin Nacional para el Ahorro de Energa, Octubre 2001, p. 11/18.
[7] IIE, Generadores Fotovoltaicos Conectados a la Red Elctrica, Informe final de
Proyecto, Elaborado por: M. I. Arteaga Novoa Oscar, Divisin: Fuentes de Energa,
Dpto. Fuentes No Convencionales. No. IIE/01/14/10116/I001/F, Morelos, Mxico, junio
1996, pp.1-2.
[8] Covarrubias Rogelio y Garca Francisco, 1998, Uso de energa. IIE, Boletn,
noviembre-diciembre, Mxico. http://www.iie.org.mx/publica/bolnd98/actnd98.htm
[9] Sada Gmis, Jess y Horacio Buitrn, Bitcora para el clculo del ahorro de energa
elctrica en iluminacin artificial debido al cambio de horario en el verano, CFE-PAESE,
informe interno, 1992.
[10] Informacin de la CFE, notas informativas, Vicente Fox: dimos instrucciones para
que cada licitacin de Pemex o CFE puedan ser verificadas con la participacin de
universidades, Jornada 3/ Financiero 16, 18, 23/ Economista PP-36, 37/ Milenio 36 /
Uno ms uno 16/ Heraldo 2,3 y 6F/ Sol de Mxico 2B, 16 de julio de 2001.
www.cfe.gob.mx
CENIDET Referencias Bibliogrficas
[11] First International Conference on Power Quality: End Use, Aplications and
Perspectives, 15-18, October 1991, Gif-Sur-Yvette, Pars, France.
[12] CBMA (Computer and Bussines Equipment Manufacturers Association) Information
Letter, Three Phase Power Source Overloading Cuased by Small Computers and
Electronic Office Equipment, 1998.
[13] Crdenas G. Vctor Manuel, Corrientes Armnicas y la Calidad de la Energa en la
Industria Nacional. Problemtica y Soluciones, 2 Seminario de Electrnica del Cenidet,
Memoria Tcnica, 1-3 diciembre 1999, p 41. Cenidet, Cuernavaca, Mor., Mxico.
[14] Martnez Garca S., Alimentacin de Equipos Informticos y Otras Cargas
Crticas, Ed. McGraw Hill, 1a. Edicin, 1996. pp. 21-22.
[15] Crdenas G. Vctor Manuel [et al], Calidad en la Potencia Elctrica (Power
Quality): Eliminacin de Armnicos de Corriente Mediante Filtros Activos, 1er
Seminario de Electrnica del Cenidet, Memoria Tcnica, 5-7 agosto 1998, p 65. Cenidet,
Cuernavaca, Mor., Mxico.
[16] G. Ramos Niembro, Modelado de la curva de usuarios domsticos para la
implementacin de medidas de administracin por el lado de la demanda, Boletn
interno IIE, Enero / febrero 1998, pp 11-19.
[17] Ibez M. Alan, septiembre 2000, Generador Fotovoltaico Conectado a Red,
Cenidet, Mxico.
[18] Crdenas G. Vctor Manuel, Filtros Activos Hbridos para Compensacin
Armnica de Corriente y Correccin de Factor de Potencia en Sistemas trifsicos, Tesis
Doctoral, mayo 1999, p 1. Cenidet, Cuernavaca, Mor., Mxico.
[19] Calleja Gjumlich Hugo, Ibez Alan, 1999, Sistema fotovoltaico interconectado a la
red elctrica, Cenidet, PASIDE, Mxico.
[20] Zamora Belver Ma. Inmaculada [y] Macho Stadler Valentn, marzo 1997, Estudio
Bibliogrfico sobre: Distorsin Armnica producida por Convertidores Estticos.Esc.
Tcnica Superior de Ingenieros Industriales y de Ingenieros de Telecomunicacin de
Bilbao (UPV/EHU), Iberdrola, 1 edicin, p. 38.
[21] Especificacin CFE L0000-02. Tensiones de Sistemas de Distribucin,
Subtransmisin y Transmisin. Comisin Federal de Electricidad. Junio 1985.
[22] Especificacin Provisional CFE L0000-45. 1995. Perturbaciones Permisibles en las
Formas de Onda de Tensin y de Corriente del Suministro de Energa Elctrica.
Comisin Federal de Electricidad. Enero 1995.
100
CENIDET Referencias Bibliogrficas
[23] Stevens John, James Rannels, Interconnections standard for utiliy-intertied
photovoltaic systems is approve, Sandia PV projects, www.sandia.gov/pv.
[24] John Stevens, septiembre 1988, the issue of harmonic injection from utility
integrated photovoltaic systems, IEEE Transactions on Energy Conversion, Vol. 3, No.3.
[25] Arteaga Oscar, 1996, op. cit., pp.52-57
[26] Borle Lawrence J., et al, marzo-abril 1997, Development and testing of a 20 kW grid
interactive photovoltaic power conditioning system in Western Australia, IEEE
Transactions on Industrial Applications, Vol. 33, No.2
[27] Hong-Sung Kim, junio 2000, A Study on Utility Interactive PV System in Harmony
with Utility, IEEE, PESC 2000, Irlanda.
[28] Ashim Kshakravorti, Alexander E. Emanuel, 1993, Design, analysis and limitations
of a DC-DC to-AC converter usable for interfacing alternative energy sources and energy
storage system with the utility grid, IEEE PESC.
[29] T.-F. Wu, C.-H. Chang and Y.-K. Chen, junio 2000, A Multi-Function Photovoltaic
Power Supply System with Grid-Connection and Power Factor Correction Features
[30] Hari Sharma, Gerard Ledwich, junio 2000, Connection of inverters to a weak grid,
IEEE, PESC 2000, Irlanda.
[31] Shugar, D., 1990, Photovoltaic in the utility distribution system the evaluations of
system and distributed benefits, 21
st
IEEE photovoltaic specialist conference. pp. 836-
843.
[32] Arteaga Oscar, 1997, Los generadores FV y la red elctrica, IIE, Boletn marzo-
abril, Mxico.
[33] Chicharo Joe F., Wang Hainhong, noviembre 1994, Power system harmonic signal
estimation and retrieval for active power filter applications, IEEE Transactions on
Industrial Electronics, Vol. 9, No.6
[34] Ohshima Masaaki, Masada Eisuke, septiembre 1999, A single-phase PCS with a
novel constantly sampled current-regulated PWM scheme, IEEE Transactions on
Industrial Electronics, Vol. 14, No.5
[35] Chatterjee Kishore, et al, marzo 1999, An instantaneous reactive volt-ampere
compensator and harmonic suppressor system, IEEE Transactions on Industrial
Electronics, Vol. 14, No.2
101
CENIDET Referencias Bibliogrficas
[36] Corts Bentez Leobardo, agosto 1998, FA de corriente monofsicos empleando
convertidores regulados en corriente y control en el dominio del tiempo, Cenidet,
Mxico.
[37] Shiguo Luo and Zhencheng Hou, febrero 1995, An adaptive detecting method for
harmonic and reactive currents, IEEE Transactions on Industrial Electronics, Vol. 42,
No.1, pp. 85-89.
[38] Norma Oficial Mexicana NOM-001-SEDE-1999, Instalaciones Elctricas
(utilizacin), ARTCULO 690 Sistemas Solares Fotovoltaicos, publicada en el Diario
Oficial de la Federacin, 2 Seccin, Mxico, 27 de septiembre de 1999, pp. 463 - 467.
[39] Arteaga Oscar, 1996, op. cit., pp.10-13.
[40] Kathy Kowalwnko, Mayo 2001, Distibuted power offers an alternative to electric
utilities, IEEE daft standard helps solve interconection problems, THE INSTITUTE-
IEEE, Vol. 25, No.5
[41] Jorge M. Huacuz Villamar, Generacin elctrica distribuida con energas renovables,
1999, Uso de energa. IIE, Boletn, septiembre-octubre, Mxico.
[42] Stevens John, The Interconnections Issues of Utiliy-intertied Photovoltaic systems,
(SAND87-3146); Reportes de Sandia National Laboratories, 1988.
[43] Sasaki, H., Machida, T., 1971, A New Method to Eliminate AC Harmonic Currents
by Magnetic Compensation Consideration on Basic Design, IEEE Transactions on
Power Applications, Vol. 90, No.5
[44] Zamora Belver Ma. Inmaculada, 1997, op. cit., p.12.
[45] H. Calleja, Circuitos electrnicos para adquisicin de datos, Construccin de la
unidad de adquisicin de datos, Subsecretara de Educacin e Investigacin
Tecnolgicas, Mxico 1997, p. 339.
[46] Crdenas G. Vctor Manuel [et al], Calidad en la Potencia Elctrica (Power
Quality): Eliminacin de Armnicos de Corriente Mediante Filtros Activos, 1er
Seminario de Electrnica del CENIDET, Memoria Tcnica, 5-7 agosto 1998, p 65.
CENIDET, Cuernavaca, Mor., Mxico. p. 105-107.
[47] Akagi H., Nabae, A., Atoh, S., Control Strategy of Active Power Filters Using
Multiple Voltage-Source PWM Converters, IEEE Transactions on Industrial
Aplications, Vol IA-22, No. 3, 1986.
[48] W. le Roux, J. Van Wyk. The Effect of Signal Measurement and Processing Delay
on the Compensation of Harmonics by PWM Converters. IEEE Transactions on
Industrial Electronics, Vol. 47, No.2, April 2000, pp. 297-304.
102
CENIDET Referencias Bibliogrficas
[49] H. Calleja, 1997, op. cit. 1.8 Seleccin de Amplificadores Operacionales, pp. 27-29.
[50] H. Calleja, 1997, op. cit., 1.4.1 Ruidos, pp. 16-21.
[51] Analog Devices, High Speed Dual Operational Amplifier, OP271, EN: Amplifier
Reference Manual, 1992, pp. 2-909 a 2-917.
[52] Analog Devices, Low Cost Analog Multiplier AD633, EN: Special Linear Manual
Reference, 1992, p. 2-47.
[53] Motorola, Wideband Linear Four Cuadrant Multiplier, MC1495, EN: Motorola
Analog IC Device Data, 1996.
[54] H. Calleja, 1997, op. cit., 6.4.2 Capacitores, pp. 371-377.
[55] Ibidem, 6.4.2 Capacitores, pp. 371-377.
[56] Ibidem, 6.3 Tcnicas de construccin, p. 348-363.
[57] Arteaga N. O., Generadores Fotovoltaicos Conectados a la Red Elctrica, IIE,
Informe Final de Proyecto No. IIE/01/14/10116/I001/F, Julio 1996.
[58] National Semiconductor, MF4 4
th
Order Switched Capacitor Butterworth Lowpasss
Filter, EN: National Data Adquisition Databook, section 7,1995, pp. 7-89 a 7-100.
[59] H. Calleja, 1997, op. cit., 5.5 Construccin de los Filtros, pp. 305-316.
[60] K. Takigawa and H. Kobayashi, 1994, A Development of Compact and Reliable
Protective Control Unit for Grid Connected Small Residential PV Systems, Proceedings
IEEE 1
st
World Conference on PV Energy Conversion, Vol. 1.
[61] R. H. Wills, The interconnection of Photovoltaic Power Systems with the Utility
Grid: An Overview for Utility Engineers, Technical Report, Solar Design Associates,
Inc. Architects and Engineers Harvard, MA. p. 31.
[62] ANSI/IEEE STD 929-1988, IEEE Recommended Practice for Utility Interface of
Residential and Intermediate Photovoltaic Systems, IEEE Standards Coordinating
Committee 21, Photovoltaics, May 1987.
[63] R. Sharma, L. Bowtell, 1993, Maximum Power Tracker for a Utility Connected PV
System, Sun Power, pp 392-397.
[64] T. Ishida et. al, 1994, Anti-Islanding Protection Using a Twin-Peak Band-Pass
Filter in Interconnected PV System, and Substantiating Evaluations, Proceedings IEEE
1
st
World Conference on PV Energy Conversion, Vol. 1.
103
CENIDET Referencias Bibliogrficas
[65] H. Calleja, 1997, op. cit., Tensin de desplazamiento (Input Offset Voltage), p. 9.
[66] Corts Bentez Leobardo, 1998, op.cit. pp. 27-29.
[67] Hernndez G. Claudia V., Filtro Activo de Corriente Monofsico con Salida en
Tensin Controlado Mediante un Procesador Digital de Seales, Tesis de Maestra,
Cenidet, Cuernavaca Morelos, pp. 18-19.
[68] Crdenas G., 2000, op.cit. pp. 77-79.
[69] POWEREX, IGBT and Intelligent Intelligent Power Modules Applications and
Technical Data Book, 1. Edicin, Octubre 1994. PP. 229-232.
[70] Crdenas G. V. M., 1994, Diseo e implementacin de un convertidor CD-CA
monofsico para aplicacin en sistemas de alimentacin ininterrumpibles, Tesis de
Maestra, Cenidet, Cuernavaca Morelos.
[71] POWEREX, 1994, op.cit. pp. 149-150.
[72] Echavarria S. Rodolfo A., 1995, Diseo e implementacin de un accionador de
motores de CA trifsico operando en rgimen permanente, Tesis de Maestra, Cenidet,
Cuernavaca Morelos. pp. 35-40.
[73] CFE L0000-02, 1985, op.cit. p. 3.
[74] Crdenas G. Vctor Manuel, 1999, op.cit. p. 78.
[75] Electro Industries / Gaugetech, Portable Disturbance Analyzer, Futura + Series
PDA1000, Copyright (C) 1995.
[76] Ibez M. Alan, 2000, op.cit. p. 69.
104