Você está na página 1de 60

Eletrnica - REE III

Circuitos lgicos digitais - Ensaios

Famlias lgicas

Famlias lgicas - Ensaios

Famlias lgicas SENAI-SP, 2004

Trabalho editorado pela Gerncia de Educao da Diretoria Tcnica do SENAI-SP, a partir dos contedos extrados da apostila, Circuitos lgicos digitais - Ensaios, Captulo V, Famlias lgicas. So Paulo, 1991 (Reparador de Equipamentos Eletrnicos III).

SENAI

Servio Nacional de Aprendizagem Industrial Departamento Regional de So Paulo Av. Paulista, 1313 - Cerqueira Cesar So Paulo - SP CEP 01311-923 (0XX11) 3146-7000 (0XX11) 3146-7230 0800-55-1000 senai@sp.senai.br http://www.sp.senai.br

Telefone Telefax SENAI on-line E-mail Home page

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Sumrio

Famlias lgicas Referncias bibliogrficas

5 57

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Famlias lgicas

O objetivo que norteou a elaborao do material didtico Famlias lgicas foi o de apresentar, de uma forma organizada, clara e objetiva, os aspectos fundamentais da eletrnica. Esperamos que esse manual sirva como instrumento de apoio ao estudo de uma matria essencial para os que se iniciam ao campo da eletrnica.

Famlias lgicas - DTL, RTL, HTL As famlias lgicas empregam componentes diferenciados na sua estrutura. So estes componentes que caracterizam seu funcionamento. Por isso, ao selecionar um circuito integrado ou famlia lgica para um determinado projeto, necessrio considerar tais componentes e suas caractersticas.

Caractersticas gerais das famlias lgicas Fan-in a carga fornecida pela entrada de uma porta lgica sada da porta anterior em que est conectada. Fan-out o nmero mximo de portas da mesma famlia que poderiam ser conectadas sada de uma nica porta.

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Faixa de tenso do nvel lgico So dois os nveis lgicos de tenso: o nvel 1 e o nvel 0.

Dois so os tipos de lgica de operao: Lgica positiva e Lgica negativa.

A figura a seguir mostra as faixas em que so feitas as operaes na lgica positiva e negativa.

Quando a operao feita na lgica positiva, o nvel 1 uma faixa situada em torno de um valor positivo de tenso.

Quando se opera em lgica negativa, o nvel 1 uma faixa situada em torno de um valor negativo de tenso. 6
SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Tempo de propagao (Tp) a mdia aritmtica entre os tempos mdios de propagao para mudanas de estado na entrada e sada, conforme mostramos a seguir. Tp HL + Tp LH Tp = 2 Margem do rudo a variao de tenso admissvel entrada de um elemento lgico sem que, sua sada, mude de estado. Duas so as margens de rudo: uma para o estado lgico de entrada 0 e outra para o estado lgico de entrada 1. Potncia dissipada a dissipao de energia eltrica; expressa em miliwatts. Temperatura Temperatura ambiente de operao do Cl. Compatibilidade Capacidade de interligao entre as subfamlias de uma famlia lgica. Corrente de trabalho Valores de corrente nas entradas e sadas de uma porta lgica. Corrente de curto-circuito (IOS) Valor da corrente na sada de uma porta lgica em curto-circuito. Alimentao Vcc e Icc necessrios alimentao de um Cl. As famlias lgicas dividem-se em dois grupos: Famlias lgicas: DL, DTL, RTL e HTL; Famlias lgicas: TTL, MOS, C-MOS.

Famlia lgica com diodo A famlia DL (Diode Logic, ou seja: lgica com diodos) implementada a partir de componentes discretos que s os diodos e os resistores.

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Por ser um componente com estados de conduo e no-conduo bem diferenciados, nessa famlia lgica, o diodo tem a funo de simples comutador. Os circuitos bsicos da famlia DL so as portas E e OU. Funo E Observe abaixo o circuito tpico de uma porta E e seu respectivo smbolo.

Funcionamento A tabela abaixo mostra como funciona esse tipo de circuito. Tenso de entrada VA 1 2 3 4 0V 0V +VCC +VCC VB 0V +VCC 0V +VCC Tenso de sada VS 0,6V 0,6V 0,6V VCC - IL . R Nvel. lgico S 0 0 0 1

Linhas da tabela-verdade

Diodos V1 V2

Conduz Conduz Conduz Corta Corta Corta Conduz Corta

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Funo OU Nesta funo, o circuito tem a seguinte configurao:

Funcionamento A tabela abaixo mostra como funciona esse circuito.

Linhas da tabela-verdade

Tenso de entrada A B 0V +VCC 0V +VCC

Diodos V1 Corta Corta Conduz V2 Corta Conduz Corta

Tenso de sada VS 0V VCC - 0,6V VCC - 0,6V VCC - 0,6V

Nvel lgico S 0 1 1 1

1 2 3 4

0V 0V +VCC +VCC

Conduz Conduz

Famlias lgicas com transistores Nos circuitos digitais, os transistores operam nos pontos de corte e saturao funcionando como chave eletrnica.

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Quando se utiliza o transistor NPN com nvel lgico 0 na base, a corrente 0 e o transistor vai para o ponto de corte, comportando-se como uma chave aberta.

Quando em nvel 1, a corrente de base leva o transistor ao ponto de saturao, e este se comportar como uma chave fechada.

Observao Para a lgica positiva utilizam-se transistores NPN; e para a lgica negativa utilizam-se os transistores PNP. Tempo de comutao dos transistores A transio entre o corte e a saturao demanda certo tempo. A seguir mostramos os principais fatores que influenciam no tempo total de comutao dos transistores. Tempo de retardo (Td) o perodo de tempo que transcorre do momento em que o sinal de entrada (T1) aplicado at o sinal de sada atingir 10% de sua faixa de variao.

10

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Tempo de subida (Tr) o tempo que transcorre enquanto a corrente de coletor sobe de 10% para 90% de Icmx. Tempo de armazenamento (Ts) Perodo de tempo entre a retirada do sinal de entrada e o momento em que a tenso de sada comea a responder, variando em 10% de sua amplitude. Tempo de descida (Tf) o perodo de tempo necessrio para que a corrente de coletor caia de 90% para 10% de IC.

Famlia lgica DTL A famlia lgica DTL (Diode Transistor Logic: lgica com diodo e transistor) constituda por circuitos lgicos construdos a partir de resistores, diodos e transistores. Permite formar os blocos lgicos E, OU, NO E e NO OU. Observe na figura ao lado a porta NO E que o circuito bsico dessa famlia.

A tabela abaixo mostra o funcionamento desse tipo de circuito. Linha 1 2 3 4 A 0V 0V +VCC +VCC B 0V +VCC 0V +VCC V1 V2 V3 /V4 Corta Corta Corta V5 Cortado Cortado Cortado S +VCC +VCC +VCC 0V Nvel.lgico 1 1 1 0

Conduz Conduz Conduz Corta Corta Corta Conduz Corta

Conduz Saturado

SENAI-SP - INTRANET

11

Famlias lgicas - Ensaios

Os principais parmetros da famlia DTL so: fan-out = 10 fan-in = 1,5 Pd = 10mW Tp = 30ns imunidade ao rudo = nvel 0 ~ 0,4V; nvel 1 ~ 1,2V

As principais vantagens desta famlia so: Maior imunidade a rudos que a famlia RTL; Boa interao entre velocidade de propagao, consumo e imunidade a rudos; Possibilidade de ligao em paralelo das sadas; Distribuio de sada (fan-out) e de entrada (fan-in) moderadamente alta.

Famlia lgica RTL Esta famlia RTL foi a primeira a surgir sob a forma de circuito integrado. Esses Cls so construdos com resistores e transistores; e seu princpio de funcionamento baseia-se no corte e saturao dos transistores. Observe na figura a seguir uma porta NO OU que o circuito bsico da famlia lgica RTL.

A tabela abaixo mostra o funcionamento da porta OU RTL.


Linha 1 2 3 4 A 0V 0V +VCC +VCC B 0V +VCC 0V +VCC V1 cortado cortado saturado saturado V2 cortado saturado cortado saturado S +VCC 0,3V 0,3V 0,3V Nvel lgico 1 0 0 0

12

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Os principais parmetros da famlia RTL so: fan-out = 5 Pd = 10mW Tp = 12ns fmx = 50kHz

As principais vantagens desse circuito so: Baixa dissipao de energia; Baixo custo devido ao nmero reduzido de componentes; Boa imunidade ao rudo devido introduo do resistor de base.

A principal desvantagem desse circuito o elevado tempo de propagao. Quando o circuito implementado com componentes discretos possvel diminuir o valor hmico do resistor de base ou acrescentar um capacitor em paralelo com o resistor de base para reduzir o tempo de propagao. Veja circuito abaixo.

Famlia lgica HTL A famlia lgica HTL (High Threshold Logic) foi desenvolvida para atender s aplicaes industriais onde necessrio alta imunidade a rudos provocados por comutao de chaves, motores, etc.

SENAI-SP - INTRANET

13

Famlias lgicas - Ensaios

Esse circuito formado com os mesmos componentes que compem as portas da famlia DTL, acrescentando-se um diodo em srie com a base do transistor que eleva o potencial necessrio para que o transistor entre em saturao. Observe a seguir uma porta NO E, que o circuito bsico da famlia HTL.

Os principais parmetros desta famlia so: fan-out tpico = 10 potncia dissipada = 60mW grande imunidade a rudos devido utilizao de um diodo zner (V3) maior tempo de atraso dentre todas as famlias que utilizam transistores.

Exerccios 1. Utilizando diodos semicondutores e resistores, esquematize os circuitos eletrnicos que executam as funes: a. S = A . B

b. S = A + B + C

14

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

2. Qual a principal desvantagem da famlia DL?. __________________________________________________________________ 3. Assinale as alternativas corretas. a. O transistor utilizado como elemento de comutao serve para: ( ( ( ( ( ) ) ) ) ) eliminar rudos acoplar os sinais de entrada e sada eliminar a deteriorao dos sinais melhorar o tempo de comutao desacoplar os sinais de entrada e sada

b. A caracterstica da configurao emissor-comum produz ( ( ( ( ) ) ) ) alta velocidade de comutao pequeno gancho de corrente baixa velocidade de comutao inverso de fase dos sinal na sada

c. A porta lgica bsica constituda por um transistor na configurao emissorcomum : ( ( ( ( ( ) ) ) ) ) porta E porta NO E porta OU porta NO OU porta INVERSORA

4. No circuito inversor transistorizado, qual a finalidade do capacitor em paralelo com o resistor de base? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 5. Marque a opo correta: a. Para ficar saturado, o circuito com transistor NPN necessita de uma tenso na base: ( ) nvel lgico 1 ( ) nvel lgico 0

b. A sada desse circuito ser em: ( ) nvel lgico 1 ( ) nvel lgico 0 15

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

c. Esse circuito opera como: ( ) chave aberta ( ) chave fechada

6. A partir do circuito dado, preencha a tabela correspondente.

A 0V 0V +VCC +VCC

B 0V +VCC 0V +VCC

V2 Conduz

V5

V3 /V4 Corta

V1

S +VCC

N.lgico 1

0V

7. Quais so os componentes discretos utilizados na construo da famlia DTL? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 8. No circuito lgico da famlia RTL, que componente eletrnico responsvel pelo chaveamento de sinal? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 9. Qual a principal desvantagem da famlia RTL? Como pode ser minimizada? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 16
SENAI-SP - INTRANET

Famlias lgicas - Ensaios

10. Utilizando transistores e resistores, esquematize circuitos para as seguintes funes: a. S = A + B

b. S = A + B

11. Qual a diferena fundamental entre as famlias DTL e HTL? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 12. Cite as vantagens e desvantagens dos circuitos lgicos da famlia HTL. __________________________________________________________________ __________________________________________________________________ __________________________________________________________________

Ensaios Situao-problema 9 Desenvolver um circuito eletrnico com trs entradas e uma sada que ir acionar um dispositivo optoeletrnico quando estiver em nvel lgico 0. Esse circuito dever desempenhar a funo de uma porta E utilizando diodos e resistores.

SENAI-SP - INTRANET

17

Famlias lgicas - Ensaios

Conveno Tenso nvel lgico 1: de 3 a 5VCC Tenso nvel lgico 0: de 0 a 0,7VCC

Material necessrio GRD (gerador e receptor de sinais digitais) Multmetro Placa de contato Fonte de alimentao Leds Resistores Diodos Cabos de ligao

Procedimento 1. Desenhe o esquema eletrnico do circuito de acordo com a situao-problema proposta.

18

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

2. Dimensione os componentes de acordo com a tenso disponvel e as caractersticas da carga. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.

3. Construa a tabela-verdade para as possveis combinaes de entrada.

4. Monte o circuito e simule cada combinao de entrada definida no passo anterior. Mea e registre as tenses nas entradas e na sada do circuito.

5. Simule uma condio indefinida nas entradas e deixe-as em aberto. Mea e registre a tenso nas entradas e na sada do circuito.

SENAI-SP - INTRANET

19

Famlias lgicas - Ensaios

Situao-problema 10 Desenvolver um circuito eletrnico utilizando diodos e resistores que desempenhem a funo de uma porta lgica OU. O circuito dever possuir trs entradas e uma nica sada que acionar um dispositivo optoeletrnico quando estiver em nvel lgico 1. Conveno Tenso nvel lgico 1: de 3 a 5VCC Tenso nvel lgico 0: de 0 a 0,7VCC

Material necessrio GRD (gerador e receptor de sinais digitais) Multmetro Placa de contato Resistores Diodos Leds Fios de conexo

Procedimento 1. Desenhe o esquema eletrnico do circuito de acordo com a situao-problema proposta.

20

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

2. Dimensione os componentes de acordo com a tenso disponvel e as caractersticas da carga. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.

3. Construa a tabela-verdade para as possveis combinaes de entrada.

4. Monte o circuito e simule cada combinao de entrada definida no passo anterior. Mea e registre as tenses nas entradas e na sada do circuito.

5. Simule uma condio indefinida nas entradas e deixe-as em aberto. Mea e registre a tenso nas entradas e na sada do circuito.

SENAI-SP - INTRANET

21

Famlias lgicas - Ensaios

Situao-problema 11 Desenvolver um circuito de alarme, com duas entradas, para ser instalado em portas de automvel. Ao abrir qualquer uma das portas, o sensor ali existente deve detectar o nvel 0 (zero) e disparar o alarme com nvel 1. O circuito dever ser construdo com componentes discretos (diodos, resistores e transistores). Conveno Tenso nvel lgico 1: de 3 a 5VCC Tenso nvel lgico 0: de 0 a 0,7VCC Alarme (led): nvel 1

Material necessrio GRD (gerador e receptor de sinais digitais) Multmetro Placa de contato Resistores Diodos Leds Fios para conexo

Procedimento 1. Desenhe o esquema eletrnico do circuito de acordo com a situao-problema proposta.

22

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

2. Dimensione os componentes de acordo com a tenso disponvel e as caractersticas da carga. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.

3. Construa a tabela-verdade para as possveis combinaes de entrada.

4. Monte o circuito e simule cada combinao de entrada definida no passo anterior. Mea e registre as tenses nas entradas e na sada do circuito.

5. Simule uma condio indefinida nas entradas e deixe-as em aberto. Mea e registre a tenso nas entradas e na sada do circuito.

SENAI-SP - INTRANET

23

Famlias lgicas - Ensaios

Situao-problema 12 Desenvolver um sistema de segurana para partida de uma caldeira de vapor. A caldeira entrar em funcionamento quando ocorrerem as seguintes condies: o nvel dgua no tubulo for superior a 50%; a presso do leo combustvel for adequada; houver chama-piloto; a purga for efetuada. Haver uma parada imediata da caldeira se uma dessas variveis deixar de existir. O circuito eletrnico dever ser montado com portas lgicas NO E de duas entradas monitoradas por leds. Conveno Tenso nvel lgico 0: de 0 a 0,5VCC Tenso nvel lgico 1: de 3 a 5VCC Variveis de entrada: nvel lgico 1 Condio normal de operao: nvel lgico 1 na sada.

Material necessrio Fonte de alimentao Multmetro eletrnico Osciloscpio GRD (gerador e receptor de sinais digitais) Resistores Circuitos integrados SSI Leds Gerador de funes

Procedimento 1. Faa a tabulao das combinaes possveis das entradas e sada do circuito.

24

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

2. Determine a expresso booleana que resolva a situao proposta. S = ______________________________________________________________ 3. Faa o esquema eletrnico que resolva a situao proposta.

4. Dimensione e relacione os componentes necessrios de acordo com as tenses disponveis e as caractersticas da carga. Consulte o manual do fabricante.

SENAI-SP - INTRANET

25

Famlias lgicas - Ensaios

5. Mea as tenses nas entradas e sadas para cada uma das combinaes de entrada. Faa uma tabela com as medidas.

6. Com a sonda de nveis lgicos determine e registre os nveis lgicos das entradas e sadas das combinaes possveis.

7. Mea e registre a corrente ICC. Compare-a com os valores do manual do fabricante.

8. Calcule e registre o valor aproximado da potncia em cada porta lgica.

26

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

9. Conecte o gerador de funes em uma das entradas. Determine com o osciloscpio a relao de fase com o sinal de sada para uma freqncia de entrada de 1kHz e registre-a graficamente.

10. Supondo que uma das entradas assumiu uma condio indefinida, ficando desconectada, determine e registre a tenso dessa entrada e da sada do circuito.

SENAI-SP - INTRANET

27

Famlias lgicas - Ensaios

Famlias lgicas TTL Os Cls das famlias lgicas TTL utilizam transistores multiemissores na entrada, do que resulta maior velocidade de comutao em relao aos demais. A porta NO E o bloco principal dessa famlia lgica. a partir dessa porta que se desenvolvem todas as suas funes lgicas. Veja circuito a seguir.

Funcionamento do circuito bsico A tabela a seguir mostra como funciona o circuito bsico. Observe, na tabela, todas as combinaes possveis nas entradas A e B e as respectivas condies de sada. A 2,0V 0,8V 2,0V 0,8V B 2,0V 2,0V 0,8V 0,8V V1 cortado saturado saturado saturado V2 saturado cortado cortado cortado V3 saturado cortado cortado cortado V4 cortado saturado saturado saturado S 0,4V 2,4V 2,4V 2,4V N.lgico 0 1 1 1

Circuitos de sada da famlia TTL Quanto estrutura do circuito de sada, os Cls TTL so classificados em: Sada totem-pole Sada de trs estados Sada coletor aberto

28

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Sada totem-pole Geralmente esse tipo de circuito constitudo por quatro transistores com acoplamento direto entre si; a sada totem-pole formada por dois transistores (V3 e V4), um diodo (V1) e um resistor (R4). Veja figura a seguir.

Sada de trs estados A sada de trs estados ocorre quando os dois transistores da sada totem-pole (V3 e V4) so levados ao ponto de corte; desse modo, a sada no pode assumir nem o estado lgico 1 nem o estado lgico 0, ficando em alta impedncia (Hz). Observe o esquema abaixo.

SENAI-SP - INTRANET

29

Famlias lgicas - Ensaios

O seguinte circuito mostra uma porta NO E com sada de trs estados.

Nesse circuito, quando saturado, o transistor V5 drena a corrente de R3 para massa, fazendo V3 e V4 entrarem em corte. Desse modo, a sada fica em alta impedncia. Na base de V5 est a indicao EN (enable, se traduz por habilitar). Quando em nvel 0, essa entrada habilita a sada. Observao Alguns CIs tm o tri-state ativo em zero e sua entrada indicada pela letra D (disable se traduz desabilitar). Quando em nvel 0, essa entrada desabilita a sada. Sada coletor aberto: Nos blocos lgicos em coletor aberto, o resistor ligado externamente. Observe a seguir a ligao de portas NO E coletor aberto.

30

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Esse tipo de ligao, conhecido como wire-and, permite que, se qualquer das sadas ligadas no ponto Y for para 0, o resultado ser igual a 0. Parmetros Os parmetros mais importantes da famlia TTL so os seguintes: VIL: a tenso de entrada interpretada pelo Cl como nvel lgico 0 (VIL 0,8V); VIH: a tenso de entrada interpretada pelo Cl como nvel lgico 1 (VIH 2,0V); VOL: a tenso de sada no estado lgico 0 (VOL 0,4V); VOH: a tenso de sada no estado lgico 1 (VOH 2,4V); IIL: a corrente drenada pela porta quando qualquer uma de suas entradas estiver em nvel lgico 0; IIH: a corrente drenada pela porta quando ela est em nvel lgico 1; IOL: a corrente mxima drenada pela sada, quando em nvel lgico 0, sem que haja degradao do nvel lgico; IOH: a corrente mxima fornecida pela porta quando em nvel lgico 1, sem que ocorra a degradao do nvel lgico. Subfamlias TTL Apresentamos a seguir as subfamlias TTL e suas respectivas caractersticas: Standard (padro) = 7400 grande variedade de funes lgicas; baixo custo do Cl; fan-out = 10; Tp = 10ns; Pd = 10mW; fmx = 35MHz. Mais baixo consumo de potncia dentre todas as subfamlias; baixa velocidade de propagao (33ns); Pd = 1mW fmx = 3MHz alta velocidade de propagao (6ns) fan-out = 10 fan-in em torno de 1,3 Pd = 22mW fmx = 50MHz

Low power (L) - baixa potncia = 74L00

Hig-power (H) - alta potncia = 74H00

SENAI-SP - INTRANET

31

Famlias lgicas - Ensaios

Schottky (S) - tipo schottky = 74S00 boa relao velocidade/potncia; consumo duas vezes maior que o da verso standard; velocidade de propagao 3,5 vezes maior que a da verso standard; Pd = 19mW fmx = 125MHz Tp = 10ns Pd = 2mW fmx = 45MHz

Low power Schottky (LS) - baixa potncia: tipo schottky = 74LS00 -

Interligao das subfamlias TTL A tabela abaixo a compatibilidade que existe, entre as diversas subfamlias; apresenta tambm o nmero mximo de entradas que podem ser interligadas s sadas.
Tenso de entrada Linhas da tabela-verdade A 1 2 3 4 0V 0V +VCC +VCC B 0V +VCC 0V +VCC V1 Corta Corta Conduz Conduz V2 Corta Conduz Corta Conduz VS 0V VCC - 0,6V VCC - 0,6V VCC - 0,6V S 0 1 1 1 Diodos Tenso de sada N. lgico

Exerccios 13. Responda: a. Que nvel a entrada de um bloco lgico TTL apresenta quando aberta? _______________________________________________________________ _______________________________________________________________ b. Qual a porta lgica bsica da famlia TTL? _______________________________________________________________ _______________________________________________________________ c. Que tenso alimenta um bloco lgico TTL? _______________________________________________________________ _______________________________________________________________

32

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

d. Que significam os parmetros VIL, VOH, IIH e IOL? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Que fan-out e por que importante conhec-lo? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ f. Quais so os nveis de rudo da famlia TTL? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ g. Em que nvel a dissipao de potncia maior: em nvel 1 ou em nvel 0? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ h. Como se classificam os Cls TTL quanto estrutura do circuito de sada? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ i. Qual a caracterstica da sada tipo coletor aberto? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ j. Qual a principal caracterstica da sada tipo totem-pole? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________

SENAI-SP - INTRANET

33

Famlias lgicas - Ensaios

k. Onde so empregados Cls com sadas de trs estados? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ 14. Relacione o cdigo do fabricante com o nome da subfamlia TTL? a. 74LS00 b. 7400 c. 74L00 d. 74S00 e. 74H00 Situao-problema 13 Desenvolver um circuito eletrnico que funcione como sistema de segurana para motocicletas. A partida da moto s ocorrer quando o descanso lateral estiver recolhido e o cmbio de marchas, em ponto morto. O circuito eletrnico dever ser montado com portas lgicas NO E de duas entradas monitoradas por leds. Conveno Tenso nvel lgico 0: de 0 a 0,5VCC Tenso nvel lgico 1: de 3 a 5VCC Descanso lateral recolhido: nvel 1 Cmbio em ponto morto: nvel 1 Partida: nvel 1. ( ( ( ( ( ) ) ) ) ) baixa potncia (low-power) tipo schottky padro (standard) alta potncia (high-power) baixa potncia tipo schottky (low-power schottky)

Material necessrio Osciloscpio GRD (gerador e receptor de sinais digitais) Sonda de nveis lgicos Placa de contatos Resistores Circuitos integrados TTL (SSI) Led Gerador de funes

34

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Procedimento 1. Faa uma tabulao das possveis combinaes nas entradas e na sada do circuito.

2. Determine a expresso booleana que resolva a situao proposta. S = ____________________________________________________ 3. Faa o esquema eletrnico que resolva a situao proposta.

4. Dimensione e relacione os componentes a serem utilizados de acordo com as tenses disponveis e as caractersticas da carga. Consulte o manual do fabricante.

SENAI-SP - INTRANET

35

Famlias lgicas - Ensaios

5. Mea as tenses nas entradas e sadas para cada uma das combinaes de entrada. Faa uma tabela com as medidas obtidas.

6. Conecte o gerador de funes em uma das entradas. Determine com o osciloscpio a relao de fase com o sinal de sada para a freqncia de entrada de 1kHz e registre-a graficamente.

7. Que diferena existe entre o sinal de entrada e o de sada? Justifique.

Situao-problema 14 Um sistema eletrnico de segurana danificado requer a substituio de um Cl 7400. Antes, porm, de proceder troca, convm verificar as condies de funcionamento do Cl retirado no almoxarifado e comparar suas especificaes com os parmetros indicados pelo fabricante.

36

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

necessrio levar em conta que uma das portas do Cl excitar duas entradas TTL e a outra excitar seis entradas. Todas as entradas pertencem subfamlia standard. Conveno Freqncia de operao do circuito: 5MHz Tenso de entrada para nvel lgico 1: de 2 a 5VCC Tenso de entrada para nvel lgico 0: de 0 a 0,7VCC

Material necessrio Fonte de alimentao Multmetro eletrnico Osciloscpio GRD (gerador e receptor de sinais digitais) Gerador de funes Circuitos integrados TTL (SSI) Trimpots multivoltas Resistores

Procedimento 1. Desenhe o circuito eletrnico que resolva a situao proposta, simulando as cargas TTL com resistores e trimpots.

2. Dimensione e relacione os componentes envolvidos de acordo com a tenso de alimentao, as caractersticas da carga e o tempo de propagao. Consulte o manual do fabricante.

SENAI-SP - INTRANET

37

Famlias lgicas - Ensaios

3. Conecte as entradas dos circuitos ao gerador de funes (5MHz). Com o auxlio do osciloscpio determine os valores aproximados para os parmetros TPHL e TPLH. Preencha o quadro abaixo e compare os valores medidos com os especificados pelo fabricante. Sada conectada a duas entradas TPHL TPLH. Sada conectada a seis entradas Especificao do fabricante

4. Aplique nas entradas dos circuitos os nveis de tenso nas condies mais crticas especificadas pelo fabricante. Verifique e registre as condies de sada. VOL da sada conectada VOL da sada conectada VOL especificado a duas entradas a seis entradas pelo fabricante VIH =

VOH da sada conectada VOH da sada conectada VOH especificado a duas entradas a seis entradas pelo fabricante VIL =

5. Analise os resultados das medies efetuadas no item 4 e registre suas condies.

38

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

6. Aplique os nveis de tenso nas condies mais crticas especificadas pelo fabricante. Verifique e registre as correntes de entrada. IIH de uma das entradas IIH de uma das entradas IIH especificado do grupo de duas do grupo de seis pelo fabricante VCC = VIH =

IIL de uma das entradas IIL de uma das entradas IIL especificado do grupo de duas do grupo de seis pelo fabricante VCC = VIL =

7. Analise o resultado das medies efetuadas no item 6 e registre suas concluses.

Famlias lgicas MOS A famlia MOS composta por circuitos integrados formados a partir de transistores de efeito de campo com porta isolada (MOSFET). Caractersticas: Facilidade de construo em escala integrada devido ao seu tamanho reduzido; Baixa dissipao de potncia em funo da alta integrao do circuito; Alta imunidade a rudos; Fan-out maior que 20; Elevado tempo de propagao (300 ns). 39

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Classificao Os circuitos lgicos da famlia MOS classificam-se de acordo com o tipo de transistor utilizado no circuito. Assim, temos: P-MOS: circuitos integrados formados por MOSFET canal P; N-MOS: circuitos integrados formados por MOSFET canal N; C-MOS: circuitos integrados formados a partir da combinao de dispositivos PMOS e N-MOS em uma mesma estrutura. Circuitos P-MOS Observe no diagrama a seguir o circuito eletrnico bsico de uma porta inversora com transistores P-MOS.

Funcionamento Observe na tabela a seguir as possveis combinaes de entrada e sada. E OV -VDD V1 Saturado saturado V2 Cortado conduzindo Y -VDD 0V N. lgico 1 0

40

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Circuitos N-MOS A figura a seguir mostra o circuito eletrnico de uma porta NO OU com transistores N-MOS.

Funcionamento dado pelas combinaes possveis de entradas e sadas mostradas na tabela abaixo. A OV OV +VDD + VDD B OV +VDD OV +VDD V1 cortado cortado saturado saturado V2 cortado saturado cortado saturado V3 conduzindo conduzindo conduzindo conduzindo Y +VDD OV OV OV N.lgico 1 0 0 0

Circuitos C-MOS A famlia C-MOS constituda por uma combinao de dispositivos MOS canal N e canal P num mesmo substrato.

SENAI-SP - INTRANET

41

Famlias lgicas - Ensaios

Caractersticas Reduzida dissipao de potncia em torno de 2,5mW por porta; Alta impedncia de entrada: cerca de 1012; Alta imunidade a rudos; Fan-out maior que 50; Alimentao na faixa entre 3 e 15V; Parcial compatibilidade com dispositivos bipolares desde que utilizados com uma nica alimentao positiva de 5V; Elevado tempo de propagao (60ns) em comparao com outras famlias.

Circuito bsico O diagrama abaixo mostra um circuito inversor que utiliza tecnologia C-MOS.

Funcionamento Com a entrada levada a nvel lgico 0, o MOSFET canal P entra em conduo e a sada vai para nvel 1. Enquanto isso, o MOSFET canal N ficar com a resistncia muito alta entre o dreno e a fonte, funcionando como uma chave aberta. Se a entrada for levada a nvel lgico 1 (+ VCC), o MOSFET canal N entra em conduo e a sada estar em nvel 0. Por outro lado, o MOSFET canal P apresentar uma resistncia muito alta entre o dreno e a fonte, funcionando como uma chave aberta. 42

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Blocos lgicos Os principais blocos lgicos da famlia C-MOS so as portas NO OU e NO E. Porta NO OU: num circuito da porta NO OU C-MOS, V1 e V2 so transistores MOSFET canal N e V3 e V4 so transistores MOSFET canal P. Veja a figura a seguir.

Observe na tabela a seguir o funcionamento deste tipo de circuito. A 0V 0V +VDD + VDD B 0V +VDD 0V +VDD V1 cortado cortado saturado saturado V2 cortado saturado cortado saturado V3 saturado cortado saturado cortado V4 saturado saturado cortado cortado Y +VDD 0V 0V 0V N.lgico 1 0 0 0

SENAI-SP - INTRANET

43

Famlias lgicas - Ensaios

Porta NO E: o diagrama abaixo mostra uma porta NO E C-MOS.

A tabela abaixo mostra o funcionamento do circuito. A 0V 0V +VDD + VDD B 0V +VDD 0V +VDD V1 cortado cortado saturado saturado V2 cortado cortado saturado saturado V3 saturado cortado saturado cortado V4 saturado saturado cortado cortado Y +VDD +VDD +VDD 0V N.lgico 1 1 1 0

Comparao entre TTL e C-MOS As principais diferenas entre as famlias TTL e C-MOS so mostradas na tabela abaixo. Parmetro Alimentao Dissipao. de potncia Tempo de propagao Margem de rudo Fan-out tpico 44 TTL 5VCC + 5% 10mW 10ns 0,4V 10 C-MOS 3 a 15V 10nW Varivel (>TTL) 45% de VCC Infinito (limitado p/ velocidade de comutao

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Interface TTL/C-MOS e C-MOS/TTL Quando preciso interligar os circuitos das famlias TTL e C-MOS devemos considerar as seguintes situaes: Sada TTL/entrada C-MOS com alimentao de 5V; Sada TTL/entrada C-MOS com alimentao de 10V; Sada C-MOS/entrada TTL.

Exerccios 15. Responda: a. Quais so as principais caractersticas da famlia lgica MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ b. De que so constitudos os dispositivos da famlia C-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ c. Por que os dispositivos C-MOS apresentam alta impedncia de entrada? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ d. Cite ao menos cinco caractersticas da famlia C-MOS. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Cite uma vantagem e uma desvantagem do emprego de Cls da famlia C-MOS em relao TTL. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________

SENAI-SP - INTRANET

45

Famlias lgicas - Ensaios

f.

No caso de uma interligao sada TTL/entrada C-MOS com alimentao de 5V, que necessrio acrescentar ao circuito para o nvel lgico 1 e por qu? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________

16. Estude o circuito tpico de uma porta NO OU da famlia C-MOS e preencha a tabela de funcionamento abaixo.

A 0V 0V +VDD +VDD

B 0V +VDD 0V +VDD

V1

V2

V3

V4

N.lgico

46

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

17. Analise o circuito e preencha as tabelas a seguir.

Entrada em nvel 0 Causa E em nvel 0 Como a fonte de V2 conectada a VDD VGS2 = V2 em Efeito V1 ir VGS1 VGS2 = V2 ir A tenso de sada ser igual a =

Entrada em nvel 1 Causa E em nvel 1 Como VGS2 = 0 V2 em Efeito V1 ir V2 ir A tenso de sada ser igual a

SENAI-SP - INTRANET

47

Famlias lgicas - Ensaios

18. Responda: a. Por que os transistores MOSFET funcionam como interruptores quase perfeitos? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ b. Cite no mnimo trs caractersticas da famlia MOS. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ c. Como se classificam os circuitos lgicos da famlia MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ d. Por que os dispositivos P-MOS apresentam uma rea maior que os N-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Como V1 se comporta num circuito de porta inversora com os transistores PMOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ f. Quais so as vantagens dos dispositivos N-MOS em relao as P-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ Situao-problema 15 Desenvolver um circuito eletrnico capaz de detectar a no-coincidncia de nveis lgicos enviados por dois sensores. Quando o evento no-coincidncia ocorrer nas entradas do circuito, a sua sada dever excitar um dispositivo eletromecnico.

48

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Conveno Tenso nvel lgico 0: de 0 a 2VCC Tenso nvel lgico 1: de 8 a 12VCC Situao no-coincidncia: entradas em 0 e 1 ou 1 e 0 Entradas no-coincidentes: sada em nvel 1 Entradas coincidentes: sada em nvel 0 Dispositivo eletromecnico: rel O circuito dever ser montado a partir de portas lgicas NO E.

Material necessrio Fonte de tenso Multmetro Osciloscpio GRD (gerador e receptor de sinais digitais) Sonda de nveis lgicos Resistores Circuitos integrados C-MOS (SSI) Led

Procedimento 1. Faa uma tabulao das possveis combinaes nas entradas e na sada do circuito.

SENAI-SP - INTRANET

49

Famlias lgicas - Ensaios

2. Determine a expresso booleana que resolva a situao proposta.

3. Trace o diagrama do circuito.

4. Dimensione e relacione os componentes envolvidos de acordo com as tenses disponveis e as caractersticas da carga. Consulte o manual do fabricante.

50

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

5. Faa uma tabulao das tenses e dos nveis lgicos ao longo do circuito para cada uma das combinaes de entrada.

6. Conecte um gerador de funo em uma das entradas e determine graficamente com o osciloscpio o tempo de propagao entre uma das entradas e a sada.

Situao-problema 16 Desenvolver um sistema de segurana a ser instalado numa guilhotina eltrica para evitar acidentes. Para tanto, foram instaladas duas botoeiras, em extremidades opostas, fora da regio de corte. O equipamento s poder ser acionado quando ambas as botoeiras estiverem sendo pressionadas. A sada do circuito dever ser monitorada por um dispositivo ptico.

SENAI-SP - INTRANET

51

Famlias lgicas - Ensaios

Conveno Tenso nvel lgico 0: de 0 a 2VCC Tenso nvel lgico 1: de 8 a 12VCC Botoeira NA Dispositivo ptico: lmpada 12V/100mA O circuito dever ser desenvolvido a partir de portas lgicas NO OU.

Material necessrio Fonte de tenso Multmetro Osciloscpio GRD (gerador e receptor de sinais digitais) Placa de contatos Sonda de nveis lgicos Resistores Circuitos integrados C-MOS (SSI)

Procedimento 1. Faa uma tabulao das possveis combinaes nas entradas e na sada do circuito.

2. Determine a expresso booleana que resolva a situao problema proposta.

52

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

3. Trace o diagrama esquemtico do circuito.

4. Dimensione e relacione os componentes envolvidos de acordo com as tenses disponveis e as caractersticas da carga. Consulte o manual do fabricante.

5. Mea as tenses e os nveis lgicos nas entradas e nas sadas de cada porta lgica para cada combinao de entrada.

SENAI-SP - INTRANET

53

Famlias lgicas - Ensaios

6. Registre graficamente a relao de fase e os nveis de tenso entre uma das entradas e a sada do circuito.

7. Determine o tempo de propagao entre uma das entradas e a sada.

Situao-problema 17 Em uma sala de controle chega um barramento com cinco linhas sendo: quatro linhas de tenses lgicas em nvel C-MOS e uma massa. Desenvolver um circuito que dever habilitar ou desabilitar essas linhas por meio de um sinal de controle. Como caractersticas principais, o circuito dever apresentar uma impedncia de entrada de 1012 com baixssimo consumo, e a sada dever excitar quatro entradas de Cls do tipo TTL 74LS.

54

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Conveno Sinal de controle em nvel 1: linha de dados habilitada Sinal de controle em nvel 0: sada do circuito em nvel 1 Tenso para nvel 0: 0 a 0,8VCC Tenso para nvel 1: 2,4 a 5VCC

Material necessrio Fonte de tenso Multmetro Osciloscpio GRD (gerador e receptor de sinais digitais) Placa de contatos Resistores Circuitos integrados C-MOS e TTL (SSI)

Procedimento 1. Escolha pelo manual do fabricante um Cl que resolva a situao-problema. Cl = _____________________________________________________ 2. Transcreva do manual do fabricante a tabela de funes do Cl.

3. Trace o diagrama esquemtico do circuito.

SENAI-SP - INTRANET

55

Famlias lgicas - Ensaios

4. Dimensione e relacione os componentes envolvidos de acordo com as tenses disponveis e as caractersticas da carga. Consulte o manual do fabricante.

5. Conecte a sada de pulsos do GRD entrada de dados do circuito. Habilite a entrada de dados atravs do terminal de controle. 6. Registre graficamente a relao de fase entre a entrada e a sada, juntamente com os nveis de tenso.

7. Conecte a sada do circuito s quatro entradas TTL/LS. Habilite a entrada de dados atravs do terminal de controle e verifique o funcionamento do circuito.

56

SENAI-SP - INTRANET

Famlias lgicas - Ensaios

Referncias bibliogrficas

SENAI-SP. DMD. Circuitos lgicos digitais - Ensaios. Por Moema de Castro Oliveira. So Paulo, 1991. (Reparador de equipamentos eletrnicos III).

SENAI-SP - INTRANET

57

Famlias lgicas - Ensaios

58

SENAI-SP - INTRANET

46.15.13.923-6 Aprendizagem industrial Reparador de equipamentos eletrnicos III Circuitos lgicos digitais - Ensaios Sistemas de numerao e cdigos binrios Portas lgicas bsicas Portas lgicas derivadas Circuitos combinatrios Famlias lgicas Display Codificador e decodificador Somador e substrator binrios Comparadores de magnitude Circuitos biestveis lgicos Contadores Circuitos de tempo Cl Circuitos de comutao aleatria e seqencial Conversor digital-analgico e conversor analgico-digital Operaes aritmticas e lgicas entre palavras binrias