Sistemas Digitais Circuitos Combinacionais

Edgar Norio Taka Ricardo F. Ouro Preto

CNPJ: 33.955.956/0001-04

CIRCUITOS COMBINACIONAIS Um circuito combinacional executa eletronicamente uma funo booleana atravs da interligao de portas lgicas. Um circuito lgico combinacional aquele em que as variveis de sada so funes determinadas pelas variveis de entrada no instante do tempo observado, ou seja, um circuito no qual as sadas dependem exclusivamente das entradas.
ENTRADAS
CIRCUITO COMBINACIONAL

SADAS

Neste captulo, vamos estudar diversos circuitos combinacionais que so utilizados constantemente em projetos de sistemas digitais devido s funes lgicas que executam, tanto que eles so encontrados j prontos em circuitos integrados comerciais e, por isso, so chamados de Circuitos Combinacionais Dedicados. Desta forma, voce comeara a compreender, por exemplo, como uma calculadora eletrnica, que internamente s trabalha com nveis lgicos 0 e 1, pode mostrar diversos nmeros e letras no visor, ou como uma comunicao entre diversos computadores pode ser realizada. Principais tipos de Circuitos Combinacionais: Codificadores e Decodificadores Multiplexadores (MUX) Demultiplexadores (DEMUX) Comparador Gerador de paridade Somadores e Subtratores

CODIFICADORES / DECODIFICADORES Uma grande parte dos sistemas digitais trabalha com os nveis lgicos (bits) representando informaes que so codificadas em bits. Exemplo: O computador trabalha com informaes alfanumricas; A calculadora com informaes numricas; O sistema de telefonia digital com canais de voz convertidos para a forma digital; O cdroom ( laser ) com sinais sonoros. Estes sistemas no entendem a informao que processam na forma de letras, nmeros, canais de voz ou sinais sonoros mas, sim, na forma de bits, sendo necessrio transformar estas informaes na forma de cdigos binrios. Devido diversidade de informaes e ao desenvolvimento da eletrnica digital, vrios cdigos foram criados e consequentemente vrios circuitos para a codificao e decodificao destas informaes.
Pgina 1 de 35 78586398.doc

CNPJ: 33.955.956/0001-04

Os codificadores e decodificadores so circuitos combinacionais dedicados: circuitos comuns em projetos de sistemas digitais devido s funes lgicas que executam, sendo encontrados prontos em circuitos integrados comerciais. Exemplos de cdigos. Cdigo BCD 8421

Tambm chamado simplesmente de BCD Binary Coded Decimal (Decimal Codificado em Binrio), composto por quatro bits, tendo cada bit um peso equivalente ao do sistema numrico binrio: 1 para o primeiro bit direita, que chamado de bit menos significativo (LSB Least Significant Bit); 2 para o segundo bit direita; 4 para o terceiro; 8 para o quarto bit direita, que chamado de bit mais significativo (MSB Most Significant Bit); Desta forma este cdigo representa os nmeros decimais de 0 a 9 no sistema binrio.

Decimal 0 1 2 3 4 5 6 7 8 9

BCD 8 0 0 0 0 0 0 0 0 1 1 4 0 0 0 0 1 1 1 1 0 0 2 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1

Ao invs de se converter um nmero formado por diversos dgitos para o sistema binrio os sistemas digitais que utilizam este cdigo podem converter cada dgito do nmero para o BCD. Exemplo: O n 7548 no sistema decimal pode ser representado no sistema binrio e no cdigo BCD, da seguinte forma: 754810 = 11101011111002 754810 = 0111 0101 0100 1000 BCD 7
Pgina 2 de 35

8
78586398.doc

CNPJ: 33.955.956/0001-04

Cdigo BCH

O cdigo Binary Coded Hexadecimal (Hexadecimal Codificado em Binrio) anlogo ao cdigo BCD com a diferena de representar os algarismos do sistema hexadecimal atravs das combinaes possveis com quatro bits.

Decimal 0 1 2 3 4 5 6 7 8 9 A B C D E F

BCH 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Cdigo ASCII

Um exemplo de cdigo binrio o cdigo ASCII (American Standard Code for Information Interchange), que significa Cdigo Americano Padro para a Troca de Informaes, que foi criado para padronizar a troca de informaes ou dados entre os computadores, seus perifricos (teclado, monitor, etc ....) e utilizado tambm em alguns sistemas de comunicao de dados. composto por sete bits para codificar vrias informaes diferentes como nmeros, letras, smbolos matemticos, smbolos especiais, sinais de controle de transmisso, sinais de controle de formatao e sinais de controle de dispositivos.

Pgina 3 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

B7 B6 B5 B4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
HEXADECIMAL

0 1 2 3 4 5 6 7 8 9 A B C D E F

0 0 0 0 NUL
(TC1) SDH (TC2) STX (TC3) ETX (TC4) EDT (TC5) ENQ (TC6) ACK

0 0 1 1
(TC7) DLE

DC1 DC2 DC3 DC4

(TC8) NAK (TC9) ETB (TC10) ETB

BEL
FE0 (BS) FE1 (HT) FE2 (LF) FE3 (VT) FE4 (FF) FE5 (CR)

CAN EM SUB ESC

IS4 (FS) IS3 (GS) IS2 (RS) IS1 (US)

SO SI

0 1 0 2 SP ! # $ % & ( ) * + , . /

0 1 1 3 0 1 2 3 4 5 6 7 8 9 : ; < = > ?

1 0 0 4 @ A B C D E F G H I J K L M N O

1 0 1 5 P Q R S T U V W X Y Z [ \ ] ^

1 1 0 6 a b c d e f g h i j k l m n o

1 1 1 7 p q r s t u v w x y z { l } ~
DEL

Exemplos:

Pressionando-se a tecla M do teclado de um computador, internamente gerado o cdigo B7B6B5B4B3B2B1B0 = 1001101 Pressionando-se a barra de espaos do teclado de um computador, internamente gerado o cdigo B7B6B5B4B3B2B1B0 = 0100000, que corresponde ao sinal de controle SP (Space). Pressionando-se a tecla F do teclado de um microcomputador internamente gerado o cdigo B7B6B5B4B3B2B1B0 = 1000110; Pressionando-se a tecla f do teclado de um microcomputador internamente gerado o cdigo B7B6B5B4B3B2B1B0 = 1100110; Pressionando-se a tecla 3: B7B6B5B4B3B2B1B0 = 0110011; Pressionando-se a tecla shift: B7B6B5B4B3B2B1B0 = 0001110 ou 0001111;

Cdigo - Significado:
NUL (Null char) - Caracter nulo SOH (Start of Header) - Comeo do cabealho de transmisso STX (Start of Text) - Incio do texto ETX (End of Text) - Fim do texto EOT (End of Transmission) - Fim da transmisso ENQ (Enquiry) Questionamento ACK (Acknowledgment) - Reconhecimento Bel (Bell) - Campainha BS (Backspace) - Retorno do carro HT (Horizontal Tab) - Tabulao horizontal LF (Line Feed) - Alimentao da linha VT (Vertical Tab) - Tabulao vertical FF (Form Feed) - Alimentao de papel CR (Carriage Return) - Enter SO (Shift Out) - Shift SI (Shift In) - Shift DLE (Data Link Escape) - Queda do link de dados DC1 (XON) (Device Control 1) - Dispositivo de controle 1 DC2 (Device Control 2) -Dispositivo de controle 2 DC3 (XOFF)(Device Control 3) - Dispositivo de controle 3 DC4 (Device Control 4) - Dispositivo de controle 4 NAK (Negative Acknowledgement) - Reconhecimento negado SYN (Synchronous Idle) - Sincronismo ETB (End of Trans. Block) - Fim do bloco de transmisso CAN (Cancel) -Cancelar EM (End of Medium) - Fim da mdia SUB (Substitute) -Substituto Esc (Escape) - Tecla Esc FS (File Separator) - Separador de arquivo GS (Group Separator) - Separador de grupo RS (Request to Send)(Record Separator) - Solicitao de envio US (Unit Separator) - Separador de unidade Sp (Space) - Espao

Pgina 4 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

Cdigo de Gray para 2, 3 e 4 bits.

Tabela 5.1 Tabelas com os Cdigos Gray para 2, 3 e 4 bits. Cd. Gray Cod. Decimal 2 bits G1 0 0 1 0 2 1 3 1 4 5 6 7 8 9 A B C D E F 3 bits G2 0 0 0 0 1 1 1 1 4 bits G3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

G0 0 1 1 0

G1 0 0 1 1 1 1 0 0

G0 0 1 1 0 0 1 1 0

G2 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0

G1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0

G0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

a) CODIFICADORES Os codificadores so circuitos lgicos dedicados que convertem informaes alfanumricas ou de controle para um cdigo determinado. A maior aplicao dos codificadores est na converso de dados de um sistema de interface com o usurio, como o teclado, para o cdigo com o qual o respectivo sistema digital trabalha. Os codificadores so circuitos que tem um n M de entradas, sendo que somente uma delas ativada por vez e produz um cdigo de N bits. O cdigo de sada depende de que entrada ativada. Codificador Decimal para BCD

Um teclado decimal composto por dez chaves que uma vez acionadas ( uma de cada vez ) gera um cdigo BCD na sada. Verifica-se que as chaves, quando acionadas, fornecem nvel lgico 1 s entradas do codificador e, quando desacionadas, fornecem nvel lgico 0.

Pgina 5 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

0 1 E9 E8 E7 E6 E5 E4 E3 E2 E1 E0 S3 (MSB)
CODIFICADOR DECIMAL BCD

S2 S1 S0 (LSB)

Desta forma a seguir podemos montar a tabela verdade do codificador decimal BCD:
E9 0 0 0 0 0 0 0 0 0 1 E8 0 0 0 0 0 0 0 0 1 0 E7 0 0 0 0 0 0 0 1 0 0 E6 0 0 0 0 0 0 1 0 0 0 Entradas E5 E4 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 E3 0 0 0 1 0 0 0 0 0 0 E2 0 0 1 0 0 0 0 0 0 0 E1 0 1 0 0 0 0 0 0 0 0 E0 1 0 0 0 0 0 0 0 0 0 S3 0 0 0 0 0 0 0 0 1 1 Sadas S2 S1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 S0 0 1 0 1 0 1 0 1 0 1

Apesar de termos 10 variveis de entrada ( E9 a E0 ), das 1024 possibilidades de valores que elas podem assumir ( 210 = 1024 ), apenas dez so utilizadas, uma vez que as teclas so acionadas uma de cada vez. Assim, as expresses booleanas referentes s sadas S3 , S2 , S1 e S0 podem ser obtidas diretamente da seguinte forma: S3 igual a 1 quando a entrada E8 OU E9 igual a 1, ou seja: S3 = E8 + E9 De forma anloga obtm-se as expresses para as demais sadas: S2 = E4 + E5 + E6 + E7 S1 = E2 + E3 + E6 + E7 S0 = E1 + E3 + E5 + E7 + E9

Pgina 6 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

A partir das expresses boleanas das sadas do codificador, podemos montar o circuito lgico correspondente, como mostrado a seguir:

0 1

E9 E8 E7 E6 E5 E4 E3 E2 E1 E0

S3 (MSB)

S2

S1

S0 (LSB)

Codificador 2N para N

CODIFICADOR DECIMAL BCD

Ativando uma das 2N entradas do codificador, uma por vez, este gera um cdigo de N bits na sua sada. Podemos ter ento codificadores que convertem informaes dos sistema hexadecimal para binrio, do sistema octal para binrio. O exemplo a seguir apresenta um codificador que converte informaes do sistema Octal para o Sistema Binrio. Verifica-se que para ativar a entrada do codificador, aplica-se nvel lgico 1 s entradas do codificador.
E7 E6 E5 E4 E3 E2 E1 E0 S2 (MSB ) S1 S0 (LSB)

CODIFICADOR OCTAL PARA BINRIO

Desta forma, podemos a seguir montar a tabela verdade do codificador Octal para Binrio:

Pgina 7 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

E7 0 0 0 0 0 0 0 1

E6 0 0 0 0 0 0 1 0

E5 0 0 0 0 0 1 0 0

Entradas E4 E3 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0

E2 0 0 1 0 0 0 0 0

E1 0 1 0 0 0 0 0 0

E0 1 0 0 0 0 0 0 0

S2 0 0 0 0 1 1 1 1

Sadas S1 0 0 1 1 0 0 1 1

S0 0 1 0 1 0 1 0 1

Apesar de termos 8 variveis de entrada ( E7 a E0 ), das 256 possibilidades de valores que elas podem assumir ( 28 = 256 ), apenas 8 so utilizadas, uma vez que so acionadas uma de cada vez. Assim, as expresses booleanas referentes s sadas S2 , S1 e S0 podem ser obtidas diretamente da seguinte forma: S2 igual a 1 quando a entrada E4 OU E5 OU E6 OU E7 igual a 1, ou seja: S2 = E4 + E5 + E6 + E7 De forma anloga obtm-se as expresses para as demais sadas: S1 = E2 + E3 + E6 + E7 S0 = E1 + E3 + E5 + E7 O circuito a seguir representa o codificador octal para binrio:
E7 E6 E5 E4 E3 E2 E1 E0

S2 (MSB)

S1

S0 (LSB)

b) DECODIFICADORES Os decodificadores so circuitos lgicos que convertem informaes de um cdigo para outro. Uma das maiores aplicaes dos decodificadores est na converso de informaes de um cdigo para
Pgina 8 de 35 78586398.doc

CNPJ: 33.955.956/0001-04

o acionamento de displays, de forma que algarismos ou letras codificadas digitalmente sejam mais compreensveis aos usurios.

Cdigo Binrio de Entrada

DECODIFICADOR

Cdigo Binrio de Sada

Decodificador N para 2N

Aplicando-se um cdigo na entrada do decodificador de N bits, uma e somente uma das 2N sadas ser ativada de cada vez. Podemos ter ento decodificadores que convertem informaes do sistema binrio para o hexadecimal e para o sistema octal, alm de decodificadores especficos. O exemplo a seguir apresenta um decodificador que converte informaes do sistema Binrio para o Sistema Octal. Verifica-se que para ativar uma das sadas do decodificador, aplica-se o nmero no sistema octal representado com 3 bits.na entrada do decodificador.
E2 (MSB ) E1 E0 (LSB) S7 S6 S5 S4 S3 S2 S1 S0

DECODIFICADOR BINRIO PARA OCTAL

Desta forma a seguir podemos montar a tabela verdade do decodificador Binrio para Octal
E2 0 0 0 0 1 1 1 1 Entradas E1 E0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 S7 0 0 0 0 0 0 0 1 S6 0 0 0 0 0 0 1 0 S5 0 0 0 0 0 1 0 0 Sadas S4 S3 S2 S1 0 0 0 0 0 0E E 0 1 E0 2 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S0 1 0 0 0 0 0 0 0

S0 (LSB) S1 S2 S3 S4 S5 S6 78586398.doc S7 (MSB)

Assim, as expresses booleanas referentes s sadas S7 , S6 , S5 , S4 , S3 , S2 , S1 e S0 podem ser obtidas diretamente da seguinte forma: S0 = E2 E1 E0 S1 = E2 E1 E0
Pgina 9 de 35

S4 = E2 E1 E0 S5 = E2 E1 E0

CNPJ: 33.955.956/0001-04

S2 = E2 E1 E0 S3 = E2 E1 E0

S6 = E2 E1 E0 S7 = E2 E1 E0

O circuito ao lado representa o decodificador binrio para octal:

Decodificador BCD 7 Segmentos

Este um dos decodificadores mais utilizados em sistemas digitais porque converte informaes codificadas em BCD para um cdigo especial que, aplicado ao display de 7 segmentos, fornece visualmente as informaes. Os displays de 7 segmentos so dispositivos formados por 7 leds, dispostos com mostra a figura abaixo:
a

f
e

b c

Cada um dos 7 segmentos do display formado por um led, e estes 7 leds podem estar conectados pelo catodo (catodo comum), acendendo quando recebem o nvel lgico 1, ou pelo anodo (anodo comum), acendendo quando recebem o nvel lgico 0. Utilizaremos para este exemplo de aplicao o display de catodo comum. Exemplo: Para o cdigo em BCD igual 0000, sendo seu equivalente decimal o algarismo 0 (zero), somente o segmento g do display deve permanecer apagado, isto , a entrada g deve estar em nvel lgico 0 e as demais entradas em nvel lgico 1. Para o cdigo BCD em 0101, com equivalente em decimal igual ao algarismo 5:
a f e d b c d f a g c

O mesmo raciocnio utilizado para o restante dos algarismos de 0 9, do cdigo BCD, levandose em conta que neste cdigo no existem algarismos maiores que 9 e que, portanto, as sadas da tabela verdade, para estes casos, podem ser consideradas irrelevantes.
Pgina 10 de 35 78586398.doc

CNPJ: 33.955.956/0001-04

Quando se deseja apresentar nmeros inteiros e decimais podem ser representados utilizandose um display de 7 segmentos para cada casa inteira/decimal. Alguns displays podem possuir um segmento a mais no formato de ponto para indicar casas decimais. Tabela verdade para o decodificador BCD - 7 Segmentos para display catodo comum:
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 BCD C B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 a 1 0 1 1 0 1 1 1 1 1 X X X X X X b 1 1 1 1 1 0 0 1 1 1 X X X X X X 7 Segmentos c d e 1 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 1 0 X X X X X X X X X X X X X X X X X X f 1 0 0 0 1 1 1 0 1 1 X X X X X X g 0 0 1 1 1 1 1 0 1 1 X X X X X X

As expresses das sete sadas podem ser simplificadas utilizando mapas de Karnaugh de 4 variveis para se obter o circuito lgico simplificado.

Pgina 11 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

DC BA 00 01 11 10 1 1 00 1 1 1 1 01 11 X X X X 10 1 1 X X

DC BA 00 01 11 10 00 1 1 1 1 1 01 1 11 X X X X 10 1 1 X X BA

DC 00 1 1 1 01 1 1 1 1 11 X X X X 10

00 01 11 10

1
1 X X

a=D+B+CA +CA a=D+B+(A C)

DC BA 00 01 11 10 1 1 1 00 1 X 1 X X X 1 X X 01 11 X 10 1 BA 00 01 11 10 DC

b=C+BA+BA b=C+(A B)
00 1 01 11 X X X 1 1 X X X 10 1 DC BA 00 01 11 10

c=C+B+A

00 1

01 1 1

11 X X X

10 1 1 X X

d=D+CA+BC+BA+CBA
BA DC 00 01 11 1 1 1 1 X X X X 10 1 1 X X 00 01 11 10

e=CA+BA

f=D+BA+CB+CA

g=D+CB+CA+CB g=D+CA+(B C)

Obs.: Para o segmento g, apesar de poder usar uma porta OU ESCLUSIVO, para as variveis B e C, de forma a minimizar mais o circuito, no lugar das duas AND , no usarei, pois necessito para os segmentos d e f , das portas AND separadamente.

Pgina 12 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

A seguir apresentamos o circuito lgico do Decodificador BCD para 7 segmentos, utilizando display catodo comum.

D C B A a b c d

e f g
Circuito Lgico do Decodificador BCD 7 Segmentos para Display Catodo Comum

Pgina 13 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

Datasheet Decodificador para display de Sete Segmentos Anodo Comum 7446 Diagarama de Conexo

Pinos: 01 Entrada B 02 Entrada C 03 Teste do Display 04 BI/RBO 05 RBI 06 Entrada D 07 Entrada A Dimenses Fsicas

08 Alimentao Retorno (GND) 09 Sada para o Display e 10 Sada para o Display d 11 Sada para o Display c 12 Sada para o Display b 13 Sada para o Display a 14 Sada para o Display g 15 Sada para o Display f 16 Alimentao Positiva (Vcc)

Pgina 14 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

Tabela Verdade 7446

Diagrama Lgico

Pgina 15 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

1.

MULTIPLEXADORES E DEMULTIPLEXADORES

Os multiplexadores (MUX) e demultiplexadores (DEMUX) pertencem classe dos circuitos lgicos combinacionais dedicados. a) MULTIPLEXADORES O multiplexador ou MUX um dispositivo que tem a finalidade de selecionar, atravs das variveis de seleo, uma de suas entradas, conectando-a eletronicamente sua nica sada. Esta operao denominada multiplex ou multiplexao que significa seleo e , tanto suas entradas como sua sada, so denominadas, tambm, canais de entrada e sada.
D0 D1 D2 MUX DE N CANAIS D n-1 S

A m-1

A1

A0

Modelo Genrico de um MUX

Como o multiplexador um circuito digital, o nmero de entradas, est logicamente relacionado com o nmero de variveis de seleo, ou seja: n = 2m onde: n = nmero de canais de entrada, ou simplesmente entradas m = nmero de variveis de seleo Exemplo: Para um MUX com duas variveis de seleo, podemos selecionar quatro canais de entrada, ou seja: m = 2 variveis de seleo, pode ser codificado quatro modos diferentes ( 00, 01, 10 e 11) n = 2m = 22 = 4 canais de entrada Para que possamos entender melhor um MUX, faamos uma analogia com a Televiso. Quando voc escolhe um canal de televiso atravs de seu controle remoto voc est, na realidade, selecionando uma das vrias emissoras de TV existentes. Somente uma dessas emissoras ir aparecer na tela da sua TV. Caso queira assistir a uma programao diferente, ter que selecionar outro canal. Fazendo uma analogia, fica claro que as emissoras de TV correspondem s entradas, a tela da TV corresponde sada e o controle remoto as variveis de seleo do MUX. o controle remoto que seleciona qual emissora deve aparecer na tela da TV.
Pgina 16 de 35 78586398.doc

CNPJ: 33.955.956/0001-04

Para facilitar ainda mais a compreenso do funcionamento de um MUX, pode-se fazer, ainda uma analogia com uma chave de seleo de vrias entradas e uma sada, como mostra a figura abaixo.

D0 D1 D2 S

Algumas aplicaes do MUX nos sistemas digitais: D n-1 Seleo de informaes digitais para um determinado circuito; Seleo de informaes digitais para serem transmitidas a outro sistema digital; Serializao de informaes de vrios bits; MUX de Quatro Canais ou MUX 4 : 1

O multiplexador de quatro canais, mostrado abaixo, possui 4 entradas de dados D0 a D3 e 2 entradas de endereamento ou seleo A1 e A0. O nmero da entrada de dados uma funo das entradas de seleo ou endereamento, ou seja, 2n, onde n representa a quantidade de entradas de endereo. Para o mux em questo o nmero de entrada de dados 22 = 4.

D0 D1 D2 D3

MUX DE 4 CANAIS S

A1

A0

Neste caso, a tabela verdade que representa o funcionamento deste MUX mostrada a seguir:
DADOS D0 D1 D2 D3 Pgina 17 de 35 A1 0 0 1 1 A0 0 1 0 1 SADA S (D0) S (D1) S (D2) S (D3) 78586398.doc

CNPJ: 33.955.956/0001-04

Se por exemplo, tivermos A1 = 1 e A0 = 0, teremos o dado da entrada 3 (D2) na sada S. Atravs das tabelas da verdade apresentadas poderemos tirar a expresso lgica que dar origem ao esquema de blocos de um multiplexador. Para o multiplexador teremos:

D0 D1 D2 D3 S

A1

A0

Circuito Lgico do MUX de Quatro Canais

Geralmente uma entrada adicional utilizada para controle da entrada de dados, onde os dados somente sero transferidos para a sada se esta entrada estiver habilitada. Essa entrada chamada Strobe (G) e dessa forma, a expresso da sada ser:

D0 D1 S D2 D3

A1

A0

Circuito Lgico do MUX de Quatro Canais com entrada de Strobe

Pgina 18 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

CONCLUSES: Multiplexador um circuito lgico que tendo diversas entradas de dados, permite que apenas uma delas atinja a sada por vez. O multiplexador tem como principais aplicaes: seleo de dados, encaminhamento de dados, operaes seqenciais, etc. b) DEMULTIPLEXADORES O demultiplexador ou DEMUX um dispositivo que tem a finalidade de selecionar , atravs das variveis de seleo , qual de suas sadas deve receber a informao presente em sua nica entrada. Ele faz, portanto, a operao inversa da realizada pelo MUX. Genericamente, um DEMUX pode ser representado pelo modelo mostrado na figura abaixo:
S0 DEMUX E DE N CANAIS S n-1 S1 S2

A m-1

A1 A0

Modelo Genrico de um DEMUX

Como o demultiplexador um circuito digital, o nmero de sadas, est logicamente relacionado com o nmero de variveis de seleo, ou seja: n = 2m onde: n = nmero de canais de sada, ou simplesmente sada m = nmero de variveis de seleo Exemplo: Para um DEMUX com duas variveis de seleo, podemos selecionar quatro canais de sada, ou seja: m = 2 variveis de seleo, pode ser codificado quatro modos diferentes ( 00, 01, 10 e 11) n = 2m = 22 = 4 canais de sada

Pgina 19 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

Para facilitar ainda mais a compreenso do funcionamento de um DEMUX, pode-se fazer, ainda uma analogia com uma chave de seleo de uma entrada e vrias sadas, como mostra a figura abaixo.

S0 S1 E S2

Seleo de circuitos que devem receber uma determinada informao digital e converso de informao serial em paralelo so algumas aplicaes do DEMUX nos sistemas digitais DEMUX de Quatro Canais ou DEMUX 1 : 4
S n-1

O demultiplexador possibilita a distribuio da entrada de dados para uma das sadas, tambm em funo da quantidade das entradas de seleo ou endereamento. A exemplo do multiplexador, a quantidade de sadas uma varivel dependente das entradas de endereamento. Assim, um demultiplexador com 2 variveis de seleo possuir 4 sadas (22 = 4). O demultiplexador de quatro canais, mostrado abaixo, possui uma entrada de dados D e 4 sadas de dados S0 a S3 e 2 entradas de endereamento ou seleo A1 e A0.
DEMUX E DE 4 CANAIS D0 D1 D2 D3

A1

A0

Neste caso, a tabela verdade que representa o funcionamento deste DEMUX mostrada a seguir:
DADOS 1 1 1 1 A1 0 0 1 1 A0 0 1 0 1 S0 1 0 0 0 S1 0 1 0 0 S2 0 0 1 0 S3 0 0 0 1

Se por exemplo, tivermos A1 = 0 e A0 = 0, o dado na entrada estar presente em S0. Atravs das tabelas da verdade apresentadas poderemos tirar a expresso lgica que dar origem ao esquema de blocos de um demultiplexador.

Pgina 20 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

Para o demultiplexador teremos:

S0 = D ( A1A0 ) S1 = D ( A1A0 ) S2 = D ( A1A0 ) S3 = D ( A1A0 )
E S0 S1 S2 S3

Circuito Lgico do DEMUX de Quatro Canais

A1

A0

A exemplo do multiplexador, o demultiplexador poder ter tambm uma terceira entrada habilitadora, permitindo a transferncia do dado na entrada para a sada, somente se esta estiver habilitada. CONCLUSES: Demultiplexador um circuito lgico que executa a operao inversa do multiplexador, ou seja, recebe os dados de uma nica entrada e os distribui separadamente para uma das diversas sadas. O demultiplexador muito utilizado na recepo de dados do multiplexador e em transmisso sncrona de dados. c) ASSOCIAO DE MULTIPLEXADORES Os multiplexadores podem ser encontrados j prontos em circuitos integrados comerciais, porm, o nmero de canais de entradas limitado pela tecnologia de fabricao. Quando necessitamos de um MUX com uma quantidade de canais de entrada maior do que encontrados comercialmente, fazemos a associao conveniente de vrios multiplexadores de forma a ampliar o nmero de canais de entrada para uma nica sada. Esta associao, denominada de associao srie, feita para ampliar a capacidade de canais de entrada e construir um MUX composto de tantos MUX quantos forem necessrios para o nmero de canais de entrada do MUX desejado, alm de tantos outros MUX de forma que as informaes aplicadas nos canais de entrada deste novo MUX sejam multiplexadas para uma nica sada.

Pgina 21 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

Para entendermos o processo, vamos montar um MUX de 4 canais ( MUX 4 : 1 ), a partir de apenas MUX de 2 canais. A figura a seguir mostra o MUX obtido que acompanhar a tabela mostrada:
MUX 4 : 1 D0 D1 MUX 1

S0

S D2 D3 MUX 2 MUX 3 S1

DADOS D0 D1 D2 D3

A0 0 0 1 1

A1 0 1 0 1

SADA S (D0) S (D1) S (D2) S (D3)

A0

A1

d) ASSOCIAO DE DEMULTIPLEXADORES Como nos Multiplexadores, podemos a partir de Demultiplexadores de menor capacidade, ou seja, de menor numero de canais de sada, ampli-los e obter Demultiplexadores com maior nmero de canais de sada. Para entendermos o processo, vamos iniciar com um caso simples, onde vamos montar um demultiplexador de 4 canais a partir de outros de apenas 2 canais de sada. Ele construdo de forma anlogo ao MUX, como se fosse o reflexo num espelho. A figura a seguir apresenta esta montagem e a tabela verdade deste novo DEMUX.
DEMUX 1 : 4 S0 DEMUX 2 S1

E0

E DEMUX 1 E1 DEMUX 3 S2 S3

DADOS 1 1 1 1

A1 0 0 1 1

A0 0 1 0 1

S0 1 0 0 0

S1 0 1 0 0

S2 0 0 1 0

S3 0 0 0 1

A1

A0

Pgina 22 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

e) TRANSMISSO E RECEPO DE DADOS O MUX e o DEMUX so muito importantes para a realizao de transmisso e recepo de informaes digitais ou dados como tambm so chamadas. Esta importncia se justifica pelo fato de muitas vezes, se dispor de um nico canal de comunicao para a transmisso de informaes de fontes diferentes, o que pode ser realizado pelo MUX , e recepo de vrias informaes, em intervalos de tempo diferentes, por um nico canal de comunicao, que podem ser separadas por um DEMUX para serem enviadas sistemas digitais diferentes, como mostra a figura abaixo:
D0 D1 D2 ( Canal de Comunicao ) S E S0

MUX

DEMUX

S1 S2 S n-1

D n-1

Transmisso e Recepo de Dados por um nico Canal

A m-1

A1

A0

A m-1

A1 A0

Analisando a figura, verifica-se que o dado presente na entrada E0 do MUX deve ser transmitido, num determinado momento, pelo canal de comunicao para ser recebido pelo sistema conectado sada S0, o mesmo ocorrendo com E1 em relao a S1 e assim sucessivamente. O mesmo ocorre quando se tem uma informao de vrios bits para ser transmitida por um nico canal de comunicao, ou seja, ela deve ser serializada pelo MUX e recuperada pelo DEMUX na forma original, isto , paralela. Em ambos os casos, as variveis de seleo do MUX e do DEMUX devem estar sincronizadas para que uma informao chegue ao destino certo ou para que a recuperao de uma informao transmitida serialmente seja correta.

Pgina 23 de 35

78586398.doc

CNPJ: 33.955.956/0001-04

Datasheet Multiplex/ Demultiplex 4051 Este dispositivo pode ser utilizado tanto como Mux como Demux. Diagarama de Conexo

Pinos: 01 Canal de Entrada/Sada 4 02 Canal de Entrada/Sada 6 03 Serial (Entrada/Sada) 04 Canal de Entrada/Sada 7 05 Canal de Entrada/Sada 5 06 Habilitador (INH ou EN) 07 Alimentao Negativa (Vin -)

08 Alimentao Retorno (GND) 09 Bit de Controle C 10 Bit de Controle B 11 Bit de Controle A 12 Canal de Entrada/Sada 3 13 Canal de Entrada/Sada 0 14 Canal de Entrada/Sada 1 15 Canal de Entrada/Sada 2 16 Alimentao Positiva (Vin +)

Tabela Verdade

Pgina 24 de 35

78586398.doc

2.

COMPARADORES

Comparador um circuito combinacional utilizado para comparar dois nmeros binrios A e B, determinando se A > B, A = B e A < B. Tal comparao necessria para a implementao de circuitos de adio e subtrao. Consequentemente, os comparadores se constituem numa parte essencial de qualquer circuito lgico aritmtico. So utilizados, tambm, em outros tipos de circuitos, onde a comparao de endereo binrio ou alguma funo de controle precisa ser gerada para comparao da magnitude de duas ou mais entradas. Podemos implementar comparadores que apresentam uma ou tres sadas
A B A B

COMPARADOR A=B ou A<B ou A>B

COMPARADOR A=B A<B A>B

SADA

AB SADA

Utilizamos o comparador de uma sada quando comparamos nmeros de um bit e s nos interessa um determinado resultado ( A = B, ou A > B, ou A < B, ou A B ). Quando qualquer resultado nos interessa, utilizamos o comparador de tres sadas. Podemos utilizar portas lgicas simples para implementar o circuito combinacional de um comparador de 1 bit. Assim apresentamos a seguir a tabela verdade deste comparador.
Entrada A B 0 0 0 1 1 0 1 1 A= B 1 0 0 1 Sadas A<B A>B 0 0 1 0 0 1 0 0
A A=B

AB 0 1 1 0

S A=B = A B + A B = A S A<B = A B

A<B

S A>B = A B

A>B

S A=B = A B + A B = A

A=B

S AB = A B + A B = A B Datasheet Comparador 7485 de 4 bits Descrio Diagarama de Conexo

Pgina 24 de 35

AB

78586398.doc

Tabela Verdade Diagrama Lgico Dimenses Fsicas

Pgina 25 de 35

78586398.doc

2. GERADOR E TESTE DE PARIDADE Um problema comum em armazenamento e transmisso de dados como reconhecer um erro nos dados. Por exemplo, em um sistema que utiliza um gravador para armazenar uma sequncia de palavras binrias, importante ter uma indicao de quando uma palavra (individualmente) transferida incorretamente para ou do gravador. Se um bit de uma palavra em particular lido incorretamente (como 0 ao invs de 1 ou 1 ao invs de 0), isto no prontamente evidenciado, sendo necessrio um mtodo de testar e detectar o bit invertido. O meio mais comum para detectar um erro em uma palavra testar a sua paridade. Define-se paridade como o acrscimo de um bit (0 OU 1 ) a uma palavra binria, escolhido de tal forma que o nmero total de bits 1 seja impar ( paridade impar ) ou par (paridade par ). Exemplo: Sejam as palavras: A = 0101011 B = 0000000 C = 1111100 Gerar um oitavo bit para manter a: o o Paridade par; Paridade impar

Para a paridade par teremos: A = 0101011 B = 0000000 C = 1111100 o bit de paridade 0 o bit de paridade 0 o bit de paridade 1

Para a paridade impar teremos: A = 0101011 B = 0000000 C = 1111100 Concluso: Para a paridade par, se o nmero de bits 1 em uma palavra de 7 bits for impar, deve-se acrescentar um bit 1. Consequentemente a palavra, agora com 8 bits, tem um nmero par de bits 1. Se por outro lado, o nmero de bits 1 na palavra de 7 bits par, um bit 0 acrescentado na oitava posio e novamente a palavra de 8 bits tem um nmero par de bits 1. Para a paridade impar o contrario. o bit de paridade 1 o bit de paridade 1 o bit de paridade 0

Pgina 26 de 35

78586398.doc

TESTE DE PARIDADE

Quando palavras de 8 bits so transmitidas, o dispositivo receptor precisa contar os bits 1 novamente, verificar se um nmero par ou impar e indicar um erro ( se a paridade estiver errada ). A isto denomina-se Teste de Paridade. Vamos verificar, mediante uma tabela, o teste de paridade impar para palavras de 3 bits:
Teste de Paridade impar S 0 1 1 0 1 0 0 1

Entradas A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1

Pela tabela verificamos que o teste de paridade 1 se houver um nmero impar de entradas 1. O circuito do testador de paridade impar ficar da seguinte forma:
A B C S

GERADOR DE PARIDADE

Gerador de paridade um circuito que gera um bit ( 0 ou 1 ) para ser transmitido com a palavra de dados a fim de produzir a paridade apropriada. Se, por exemplo, desejamos paridade impar, a palavra de 7 bits testada para paridade impar. Se o nmero de bits 1 na palavra for impar, um bit 0 deve ser acrescentado como bit de paridade e o nmero impar de bits 1 assim preservado. Se o nmero de bits 1 for par, um bit 1 deve ser acrescentado palavra de 7 bits de modo que a palavra, agora com 8 bits, tenha paridade impar. O circuito de teste de paridade, pode servir como gerador de paridade ( par ou impar ), bastando para isto invertermos o bit de teste, ou seja, acrescentar na sada do circuito de teste de paridade uma porta inversora.

Pgina 27 de 35

78586398.doc

Entradas
A B C

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Gerador de Paridade impar S 1 0 0 1 0 1 1 0

3. SOMADORES Em sistemas digitais, muitas vezes necessitamos de circuitos que realizem operaes de soma e subtrao dos nmeros binrios. Em computao, esses circuitos ocupam uma posio de extrema importncia, uma vez que so responsveis por todas as operaes aritmticas. Existem basicamente dois tipos de somadores: Somador Srie Somador Paralelo

O somador srie caracteriza-se pelo fato de efetuar a soma bit a bit, j o somador paralelo caracteriza-se por efetuar a soma dos diversos bits simultaneamente. Em ambos os tipos, o circuito que desempenha efetivamente a operao de soma nico. INTRODUO : Antes de iniciarmos, vamos relembrar o processo de adio binria: (a) 111 10101 + 11100 110001 (d) 100 + 010 110 (b) 1111 100110 + 11100 1000010

(c)

1 011 + 110 1001

Com isto, teremos a seguinte regra: Regra 1: Regra 2: Regra 3: Regra 4: 0+0=0 0+1=1 1+0=1 1 + 1 = 0 e vai 1

MEIO SOMADOR (Half Adder - HA)

um circuito que efetua a soma de 2 bits. Possui entradas para dois dgitos binrios, uma sada para a soma dos mesmos e uma sada para o dgito "vai um" ou carry out (CO).
Pgina 28 de 35 78586398.doc

Vejamos a tabela abaixo:

ENTRADAS A B 0 0 0 1 1 0 1 1

SADAS S=A+B CO 0 0 1 0 1 0 0 1

A tabela mostrada, representa a soma de 2 nmeros binrios, onde na coluna S, temos o resultado da soma ( ), segundo as regras estudadas e na coluna CO Carry Out, temos o transporte ou vai 1 . A partir da tabela possvel retirar as expresses algbricas referentes as sadas S e CO e montar um circuito com portas-lgicas que efetuar est adio. S=A B+AB =A B CO = A B A B S=A B CO = A B

Esse circuito, suficiente para realizar a operao designado circuito meio somador , pelo fato de somar apenas 2 bits e no levar em conta o transporte durante a operao. O meio somador (HA, do ingls Half-Adder) tem uma simbologia prpria, mostrada abaixo, onde: S = sada e Co = carry out (transporte).

A B

HA

Co

Como o circuito meio somador s usado para efetuar soma de nmeros binrios de um bit, sem levar em conta o transporte, para soma de nmeros binrios com mais bits usado o circuito somador completo ou FA (Full-Adder), por efetuar a soma de 2 nmeros binrios, levando em considerao o transporte.

Pgina 29 de 35

78586398.doc

SOMADOR COMPLETO (Full Adder - FA)

Apresentamos abaixo a estrutura interna do circuito somador completo, bem como, a seguir, o diagrama em bloco do somador completo.

CIN

A B

S2

HA

CO2 CO

A B

HA

S1 CO1

CIN A B

FA

S CO

Vamos supor que desejamos implementar um circuito que efetue a seguinte operao: 111 + 101 Teremos ento: 1 1 1 1 1 1 1 0 0 1 1 0 <=== transporte (carry) + <=== sada

Para podermos ento realizar esta soma de um nmero de 3 bits, devemos estruturar o somador conforme esquema abaixo:
S0 MEIO SOMADOR Co0

A0 B0

CIN1 A1 B1

S1 SOMADOR COMPLETO Co1

CIN2 A2 B2

S2 SOMADOR COMPLETO Co2 S3

Pgina 30 de 35

78586398.doc

Podemos observar que neste esquema a soma dos nmeros binrios ocorre simultaneamente, e , desta forma este esquema de um Somador Paralelo.

BIBLIOGRAFIA: Circuitos Digitais Antonio Carlos de Loureno, Eduardo Cesar Alves Cruz, Sabrina Rodero Ferreira e Salomo Choueri Junior Editora rica. Elementos de Eletrnica Digital Ivan Valeije Idoeta e Francisco Gabriel Capuano Editora rica. Circuitos Combinacionais Unidade 7 Telebrs.

Pgina 31 de 35

78586398.doc