INSTITUTO TECNOLGICO DE DURANGO

ELECTRONICA DIGITAL I
TAREA # 1 UNIDAD III LGICA COMBINACIONAL

PROFESOR: M.C SERGIO ERNESTO ROJERO LOPEZ

ALUMNO: * Ayala Arias Galeno 08040668

FECHA DE ENTREGA:

21/10/09

CODIFICADORES
Un codificador es un bloque combinacional hecho para convertir una entrada no binaria en una salida de estricto orden binario.Un codificador es un circuito con 2N entradas y N salidas, cuya misin es presentar en la salida el cdigo binario correspondiente a la entrada activada. Existen dos tipos fundamentales de codificadores: codificadores sin prioridad y codificadores con prioridad. En el caso de codificadores sin prioridad, puede darse el caso de salidas cuya entrada no pueda ser conocida: por ejemplo, la salida 0 podra indicar que no hay ninguna entrada activada o que se ha activado la entrada nmero 0. Adems, ciertas entradas pueden hacer que en la salida se presente la suma lgica de dichas entradas, ocasionando mayor confusin. Por ello, este tipo de codificadores es usado nicamente cuando el rango de datos de entrada est correctamente acotado y su funcionamiento garantizado. Para evitar los problemas anteriormente comentados, se disean los codificadores con prioridad. En estos sistemas, cuando existe ms de una seal activa, la salida codifica la de mayor prioridad (generalmente correspondiente al valor decimal ms alto). Adicionalmente, se codifican dos salidas ms: una indica que ninguna entrada est activa, y la otra que alguna entrada est activa. Esta medida permite discernir entre los supuestos de que el circuito estuviera deshabilitado por la no activacin de la seal de capacitacin, que el circuito no tuviera ninguna entrada activa, o que la entrada nmero 0 estuviera activada.

El decodificador es un dispositivo que acepta una entrada digital codificada en binario y activa una salida. Este dispositivo tiene varias salidas, y se activar aquella que establezca el cdigo aplicado a la entrada. Con un cdigo de n bits se pueden encontrar 2n posibles combinaciones. Si se tienen 3 bits (3 entradas) sern posibles 23 = 8 combinaciones. Una combinacin en particular activar slo una salida. Por ejemplo: Para activar la salida Q2 hay que poner en la entrada el equivalente al nmero 2 en binario (102). En un decodificador de 2 a 4 (se tienen 2 pines o patitas de entrada y 4 pines o patitas de salida). En la entrada se pone el cdigo en binario (00, 01, 10, 11), que har que se active slo una salida de las cuatro posibles.

DECODIFICADOR

Ver en el siguiente diagrama una representacin de un decodificador de 2a4 Observando con atencin el grfico se puede ver que en la entrada E y en todas las salidas Q, hay una pequea esfera o bolita. Esta esfera indica que la entrada (en el caso de E) y las salidas, son activas en bajo. Con esto se quiere decir que cuando se pone A0 = 0 y A1 = 0 y estamos escogiendo la salida Q0, sta tendr un nivel de voltaje bajo, mientras que todas las otras salidas (Q1, Q2 y Q3) estarn en nivel alto. De igual manera cuando la entrada E est en nivel bajo (activo en bajo), el decodificador est habilitado. Si est en nivel alto, el decodificador est inhabilitado y ninguna entrada en A0 y A1 tendr efecto. Ver la tabla de verdad siguiente:

Tambin existen decodificadores de 3 a 8 ( 3 entradas a 8 salidas), de 4 a 16 (4 entradas a 16 salidas), etc. Notas: - X significa que la entrada puede cualquier cosa (es indiferente) - 1 = H = High, 0 = L = Low DECODIFICADOR 7 SEGMENTOS Activa varias salidas para una determinada combinacin de entrada y permite, segn las salidas activas, leer el nmero decimal a que corresponde la mencionada combinacin.

TABLA DE VERDAD DECODIFICADOR 7 SEGMENTOS

Son circuitos que comparan el valor binario de dos nmeros, proporcionando informacin de cul es mayor, menor, o si ambos son iguales. Son sistemas muy usados en ingeniera. Su bloque y tabla de funcionamiento bsico son los siguientes

Comparadores de Magnitud

Existen comparadores de 4 bits y de 8 bits. Adems de las correspondientes entradas de datos disponen de tres entradas ms que pueden informar sobre una situacin

anterior, y que se usan para conectar en comparadores, de manera que pueda construirse uno de mayor capacidad. Vemoslo con el comparador de 4 bits (7485):

cascada

distintos

Las Salidas del comparador se pueden deducir de las siguientes expresiones lgicas: (A>B) = (N A>N B) or [(N A=N B) and (Ain>Bin)] (A=B) = (N A=N B) and (Ain=Bin) (A<B) = (N A<N B) or [(N A=N B) and (Ain<Bin)] Haciendo uso de esas entradas de comparacin anteriores, podemos disear un comparador de ms bits, por ejemplo de 8. As

As se comparan primero los bits menos significativos A[0-3] y B[0-3], para con la informacin obtenida comparar los ms significativos; por ej.

A: 0010 1100 y B: 0010 0100 La comparacin de los 4 bits menos significativos (1100 y 0100) activar la salida A>B del circuito de la izquierda y segn las ecuaciones anteriores, al cumplirse que n A=n B (0010 y 0010), la salida que debe activarse en el segundo comparador es A>B. Es fcil hacer esta comprobacin con todas las combinaciones posibles.

Un multiplexer es un circuito combinacional que selecciona una de 2n entradas y la direcciona hacia una salida. Bsicamente es un selector de datos, solo permite que uno de los datos de entrada se direccione hacia la salida. En la figura a continuacin se muestra el esquema bsico de un multiplexer de 4 entradas y una salida, que denominaremos multiplexer 4x1 o de forma abreviada MUX 4x1.

MULTIPLEXERS

Si se observa la siguiente tabla de verdad, evaluando la funcin para las diferentes combinaciones de A y B, se obtendr en la salida una de las 4 entradas E0, E1, E2, E3. A B f 0 0 E0 0 1 E1 1 0 E2 1 1 E3

Las entradas E0, denominan datos

E1,

E2,

E3

se

Las entradas A y B se denominan selectores Los multiplexers se encuentran como presentaciones de 2, 4, 8 y 16 entradas. circuitos integrados en

Es importante al analizar las hojas de especificaciones de estos CI establecer claramente cuales son las entradas de datos, y cuales son los bits mas y menos significativo del MUX, puesto que de ello depende el resultado de la salida. Adicionalmente se puede agregar una compuerta NOT a la salida y as obtener la funcin negada.

Tambin puede contarse con una seal de "ENABLE". Esto permite habilitar o deshabilitar el multiplexer. Note que si la seal de ENABLE es igual a 1 la salida siempre ser 0 y si es igual a 0 se obtendr la funcin de salida. Todo esto se indica claramente en la hoja de especificaciones del CI para cada tipo de multiplexer.

DEMULTIPLEXOR
Un demultiplexor es un circuito combinacional que recibe informacin en una sola lnea y la transmite a una de 2n lneas posibles de salida. La seleccin de una lnea de salida especifica se controla por medio de los valores de los bits de n lneas de seleccin. La operacin es contraria al multiplexor. La figura muestra el diagrama de bloques del demultiplexor.

REFERENCIAS BIBLIOGRFICAS
http://es.wikipedia.org/wiki/Codificador http://www.electronica2000.com/digital/codideco.htm http://www.unicrom.com/dig_decodificadores.asp http://www.mescorza.com/manten/ejer/logica/ejlog9_p.htm http://medusa.unimet.edu.ve/sistemas/bpis03/multiplexer.htm http://ciberia.ya.com/marybixo/demultiplexor.htm