Você está na página 1de 3

Departamento de Engenharia Electrotcnica e de Computadores Instituto Superior Tcnico Universidade Tcnica de Lisboa

Sistemas Digitais 2011/2012 LEIC

Sistemas Digitais
4 Trabalho de Laboratrio
Latches e Flip-Flops
Pretende-se com este trabalho que os alunos se familiarizem com o uso de latches e flip-flops. O trabalho considerado para avaliao de conhecimentos. No incio da aula, cada grupo, impreterivelmente, apresentar ao docente os diagramas temporais preenchidos com os valores tericos previstos. Em caso de erro, podero ser complementados por uma errata elaborada durante a aula. Durante a aula, o grupo completar o relatrio com as concluses sobre as montagens e entreg-lo- ao docente no final da aula.

Introduo
Inicia-se com este trabalho a abordagem ao estudo dos circuitos sequenciais sncronos nas aulas de laboratrio. Dado que as sadas de um circuito sncrono dependem no s das suas entradas no instante presente, mas tambm do seu estado anterior, necessrio ter particular ateno com os valores a colocar nas entradas dos circuitos. Os interruptores usados (nas precedentes aulas de laboratrio) para gerar sinais de entrada sofrem do fenmeno de bounce, o que os torna inadequados para o uso em certas entradas dos circuitos sequenciais, como por exemplo no caso do clock. A fim de evitar os efeitos nefastos do bounce nas entradas crticas de um circuito sequencial, dever recorrer aos botes de presso existentes na base. Ateno: O mecanismo de debounce associado aos interruptores de presso da base bastante rudimentar, e nem sempre funciona correctamente. Se se usar a ponta de uma caneta na vertical para pressionar os botes, os resultados sero bastante mais fiveis. Consulte a seco 2.1.1 de https://dspace.ist.utl.pt/bitstream/2295/711605/1/Lab.pdf, a propsito do fenmeno bounce nos interruptores.

1. Na realizao do trabalho, s se podem usar circuitos disponveis no laboratrio. 2. Um esquema elctrico s est completo quando, alm de representarem as portas e outros elementos e as suas interligaes, esto marcados os ns dos pinos usados dos integrados e as suas referncias. 3. Sugesto para simular a mudana simultnea de duas entradas, seja A e B, ambas de 0 para 1 ou de 1 para 0: desconecte B do interruptor a que est ligado, e ligue-a ao interruptor onde A se liga. Para simular a mudana simultnea de dessas mesmas entradas, porm uma de 0 para 1 e a outra de 1 para 0, fica ao engenho do grupo

UKE2011

Departamento de Engenharia Electrotcnica e de Computadores Instituto Superior Tcnico Universidade Tcnica de Lisboa

Sistemas Digitais 2011/2012 LEIC

I-1. Latches
Pretende-se um circuito para controlar o abrir/fechar duma torneira que enche um tanque de rega; O seu funcionamento o seguinte: - O circuito tem duas entradas, Inf e Sup, e uma sada, Torn; a torneira est aberta se e s se Torn =High; - Na superfcie da gua, h uma sonda boiando - que naturalmente vai subindo ou descendo medida que o tanque vai enchendo ou esvaziando; - Quando o tanque est a vazar, assim que a sonda desce abaixo dum dado nvel, Ninf, a varivel de entrada Inf fica Low e a torneira deve abrir enchendo o tanque. Assim que a sonda volta a passar Ninf no sentido ascendente, Inf ir ficar High, mas a torneira deve continuar aberta; - Quando o tanque est a encher, assim que a sonda sobe acima dum dado nvel, Nsup, a varivel de entrada Sup fica High e a torneira deve fechar. Se algum tempo depois o tanque comear a esvaziar, Sup ir ficar Low, mas a torneira deve continuar fechada; - Para bom entendedor, nunca acontece ficar Inf=Low e Sup=High, em simultneo 1. Desenhe o esquema lgico de um circuito que concretize a funcionalidade especificada acima utilizando unicamente portas NAND. 2. Analise o esquema lgico a que chegou. Complete o diagrama temporal 1. 3. Qual o valor de Torn quando Inf=Low e Sup=High?
Diagrama Temporal 1
SUP

INF TORN

4. Desenhe o esquema elctrico do circuito completo. Utilize o menor nmero possvel de integrados.

I-2.Flip-Flops
Considere o seguinte flip-flop JK:
R_L J_H CLK K_H

FF1
R 1J C1 1K Q_H

1. Complete a linha Q_Ht do diagrama temporal 2 de acordo com os resultados que pode prever teoricamente sobre o funcionamento deste flip-flop (considere os tempos de propagao do FF desprezveis face ao perodo de relgio). 2. Desenhe o esquema elctrico completo do circuito.

UKE2011

Departamento de Engenharia Electrotcnica e de Computadores Instituto Superior Tcnico Universidade Tcnica de Lisboa

Sistemas Digitais 2011/2012 LEIC

Diagrama Temporal 2

CLK

J_H

K_H

R_L

Q_Ht

Q_Ho

II-Montagem dos Circuitos


(Durante a aula de laboratrio) 1. Monte o circuito idealizado em I-1) Latches 1.1 verifique o seu funcionamento e coloque-o a funcionar correctamente. Apresente-o ao docente. 2. Monte o circuito apresentado em I-2. Flip-flops. 2.1 Verifique o funcionamento do circuito montado, coloque-o a funcionar correctamente e apresente-o ao docente. 2.2 Simule o diagrama temporal 2 preenchendo na a linha Q_Ho os valores observados na sada do FF. Assinale a cor diferente os resultados que no pde prever teoricamente.

Grelha de avaliao: Questo Cotao I.1.1 I.1.2 I.1.3 I.1.4 I.2.1 I.2.2 II.1 II.1.1 II.2.1 II.2.2 3 1.5 1 1.5 2 1 3 2.5 2 2.5

As respostas devem ser justificadas (A cotao indicada refere-se a respostas justificadas).

UKE2011