Fundamentosdecircuitosdigitales 2 Listo

Fundamentos de circuitos digitales 2
Unidad 1 Familiarizacin con el tablero
UNIDAD 1 FAMILIARIZACIN CON EL TABLERO
OBJETIVO DE LA UNIDAD Al finalizar esta unidad, usted podr identificar y operar los bloques de circuitos del tablero FUNDAMENTOS DE CIRCUITOS DIGITALES 2 (DIGITAL CIRCUIT FUNDAMENTALS 2). FUNDAMENTOS DE LA UNIDAD
El tablero de FUNDAMENTOS DE CIRCUITOS DIGITALES 2 consta de seis bloques de circuitos para entrenamiento. Un bloque de circuitos de propsito general consta de un regulador de 5 V, un generador de reloj de onda cuadrada, un generador de impulsos y un contador de 4 bits.
Un regulador de voltaje convierte el suministro de potencia de 15 Vcd del sistema a los 5 Vcd, que necesitan los circuitos integrados (CI's) del tablero de circuitos. Los voltajes de la fuente de alimentacin estn conectados (Hardwired) a todos los dispositivos del tablero de circuitos.
El temporizador 555 del circuito Reloj (CLOCK) genera una onda cuadrada, la cual es til como un generador de seal de entrada.
El interruptor del circuito Generador de impulsos (PULSE GENERATOR) produce frentes de seal de positivo a negativo. La posicin "de inicio" de este interruptor es hacia arriba (Up).
El circuito Contador (COUNTER) genera una salida de 4 bits con un rango de valores entre 0 y 15 (1111 en forma binaria). Si MOD est activado, el mdulo del contador es 10 (salida entre 0 y 9). Usted puede generar las salidas del contador en forma continua o por pasos (QD, QB, QC y QA).
Colocando conectores de 2 postes y cables de conexin se activan varias funciones del circuito y se conectan bloques de circuitos. Con un conector de 2 postes en los terminales Selector de bloque (Block Select) por ejemplo, se activan circuitos LED especficos. Los CIs estn montados en ranuras de doble lnea y son de tipo TTL LS (familia 74LSxx). El DAC y el ADC usan tecnologa I2L (lgica integrada a inyeccin). En el diseo se incorporan condensadores de desconexin, los cuales derivan los CI's e incrementan las resistencias para determinar niveles de lgica. NUEVOS TRMINOS Y PALABRAS regulador de voltaje - Es un CI que mantiene un voltaje de salida constante cuando el voltaje de entrada y las cargas de salida cambian. circuitos integrados (CI's) - Son los dispositivos que combinan las acciones de muchos transistores en un chip. conectado (Hardwired) - Se refiere a las conexiones hechas en cobre en un tablero de circuitos impreso, para diferenciarlas de las conexiones hechas con cable o una carga de prueba. MOD - El mdulo de un contador; un circuito de retroalimentacin usado para fijar el valor mximo de salida de un contador. TTL - Lgica transistor-transistor.
LS - Schottky de baja potencia; una familia de lgica que tiene velocidad alta con consumo de potencia bajo. DAC - convertidor digital a anlogo; Un CI que convierte las entradas digitales a una salida anloga equivalente. ADC - convertidor anlogo a digital. Un CI que convierte las entradas anlogas a una salida digital equivalente. temporizador - Es un CI (tipo 555) usado en conjunto con componentes externos para generar varias formas de onda, tales como un tren de impulsos. condensadores de desconexin - Es un condensador que reduce la impedancia entre la fuente de potencia y el CI que el bus energiza. tren de impulsos - Una forma de onda continua y repetitivo, usualmente conocida como forma de onda cuadrada. empaques doble en lnea (DIP) - Dual-in-line package - Tipos de encapsulado CI que tienen el mismo nmero de pines a ambos lados de los dispositivos. EQUIPO REQUERIDO Unidad base de FACET Tablero FUNDAMENTOS DE CIRCUITOS DIGITALES 2 (DIGITAL CIRCUIT FUNDAMENTALS 2) Multmetro Osciloscopio de doble trazo
Ejercicio 1 Identificacin y localizacin de componentes

OBJETIVO DEL EJERCICIO Cuando haya completado este ejercicio, usted ser capaz de localizar los bloques de circuitos principales en el tablero, al igual que sus principales componentes. DISCUSIN DEL EJERCICIO Discutir las configuraciones del circuito modificador con conector de dos postes. Observar que los puntos de prueba y/o LED's son proporcionados por la verificacin del nivel de voltaje.
Ejercicio 2 Operacin de los circuitos generales

OBJETIVO DEL EJERCICIO Cuando haya completado este ejercicio, usted ser capaz de usar los circuitos de propsito general del tablero. Verificar su conocimiento haciendo mediciones de voltaje y de formas de onda. DISCUSIN DEL EJERCICIO Discutir los cuatro circuitos de propsito general en el tablero.
Ejercicio 3 Fundamentos de encapsulado CI

OBJETIVO DEL EJERCICIO Cuando haya terminado este ejercicio, usted ser capaz de determinar la localizacin de los pines de los CIs para dispositivos LS. Verificar sus resultados usando el tablero de circuitos. DISCUSIN DEL EJERCICIO Discutir las caractersticas fsicas en los CIs del tablero instalado. Discutir las caractersticas elctricas generales de los CIs del tablero instalado.
11
Unidad 2 Decodificador y codificador de prioridad
UNIDAD 2 DECODIFICADOR Y CODIFICADOR DE PRIORIDAD

OBJETIVO DE LA UNIDAD Al finalizar la unidad, usted ser capaz de localizar, operar y controlar una combinacin de circuitos decodificadores y codificadores. FUNDAMENTOS DE LA UNIDAD Un decodificador decimal codificado en binario (DCB) detecta e indica combinaciones nicas de bits 8-4-2-1 entre 0 y 9 decimal, o base 10 (indicado por 910). La informacin BCD oscila entre 0 y 9. Los cdigos por encima de 9 (10 hasta 15 para una palabra de 4 bits) no son vlidos. Estos patrones de bits, por lo general no se decodifican sino que se genera una indicacin tipo "fuera de lmite".
En el decodificador DCB, solamente una salida est activa para un grupo de bits de entrada dado. El estado activo puede ser alto o bajo dependiendo del tipo de CI seleccionado. Una entrada (INPUT) DCB de 4 bits activa una de las salidas [por ejemplo 0101 activa la salida (OUTPUT) 5].
Cada seccin del decodificador detecta un cdigo de bit de entrada especfico. En este ejemplo, la seccin 0 detecta (DETECTED) una entrada 0000. La seccin 5 detecta una entrada 0101. La seccin 9 detecta una entrada 1001.
13
Un codificador decimal codificado en binario invierte el proceso del decodificador DCB. Este detecta entradas entre 910 y 0 y genera cdigos nicos DCB de 4 bits. Como las salidas del codificador representan equivalencias DCB, ms de una salida puede estar activa a la vez.
Un codificador BCD tiene nueve entradas activas posibles, de 1 a 9. No se requiere una entrada 0, puesto que las entradas inactivas generan salidas inactivas.
14
Cada seccin de bits de un codificador est conectada a un conducto de datos (DATA PIPELINE), el cual distribuye los datos de entrada. Cada seccin determina si su bit es requerido (REQUIRED) para representar una parte del cdigo DCB de 4 bits. Si se necesita un bit especfico, esa seccin activa su salida. Si por el contrario, el bit especfico no es requerido, dicha seccin desactiva su salida. Por ejemplo, una entrada 6 requiere una salida DCB de 0110; por lo tanto, las secciones BIT 2 y BIT 1 se activan y las secciones BIT 3 y BIT 0 se inactivan.
Cada entrada del codificador representa un cdigo DCB nico; por lo tanto, 2 o ms entradas activas causaran un error de salida. Si las entradas 6 (0110) y 7 (0111) estn ambas activas, el BIT 0 no puede estar inactivo (xxx0) y activo (xxx1) de manera simultnea.
Los codificadores utilizan otra seccin operativa para determinar la prioridad de entrada (llamada deteccin de prioridad). Al detectar ms de una entrada se activa la seccin INHIBIR (INHIBIT). Esta seccin garantiza que slo se codifican los bits de salida asociados con el valor de entrada ms alto. Los valores de entrada ms bajos se bloquean.
15
NUEVOS TRMINOS Y PALABRAS decodificador - Es un circuito que genera una salida nica en respuesta a un conjunto de patrones de bits de entrada. base - Indica el sistema numrico; base 10 indica decimal; base 2 indica binario y base 16 hexadecimal. codificador - Es un circuito que genera patrones de bits de salida nicos en respuesta a una entrada especfica. decimal codificado en binario - (DCB) Es una forma de codificacin de 4 bits que representa un nmero decimal entre 9 y 0. deshabilita - Apagar, desactivar, inhibir o sin respuesta. habilita - Encender, activar o con respuesta. conducto de datos - Es una trayectoria de datos comn empleada para distribuir informacin a lo largo de un circuito. EQUIPO REQUERIDO Unidad base de FACET Tablero FUNDAMENTOS DE CIRCUITOS DIGITALES 2 (DIGITAL CIRCUIT FUNDAMENTALS 2) Multmetro Osciloscopio de doble trazo Fuente de potencia de 15 Vcd (requeridas 2) NOTAS
16
Ejercicio 1 Operacin del decodificador DCB

OBJETIVO DEL EJERCICIO Cuando haya completado este ejercicio, usted ser capaz de operar un decodificador DCB a decimal. Verificar sus resultados decodificando palabras de entrada de 4 bits. DISCUSIN DEL EJERCICIO Discutir las funciones electrnicas del 74LS42 DCB para un decodificador decimal.
17
Ejercicio 2 Operacin del codificador de prioridad

OBJETIVO DEL EJERCICIO Cuando haya completado este ejercicio, usted ser capaz de operar un codificador de prioridad de entrada decimal. Verificar sus resultados haciendo pruebas de codificacin de entradas decimales. DISCUSIN DEL EJERCICIO Discutir las funciones electrnicas del 74LS147 DCB para un decodificador decimal.
19
Unidad 3 Operacin ADC y DAC
UNIDAD 3 OPERACIN ADC Y DAC
OBJETIVO DE LA UNIDAD Al finalizar esta unidad, usted ser capaz de identificar, operar y controlar circuitos ADC y DAC. FUNDAMENTOS DE LA UNIDAD
Un convertidor analgico-digital (ADC) genera un cdigo de salida digital equivalente al valor de un voltaje de entrada analgica. El voltaje de entrada analgica se convierte en una salida digital de 8 bits.
Generalmente, los cdigos de salida digital estn en el rango de $00 hasta $FF (binario 0000 0000 hasta 1111 1111). DB7 es el bit ms significativo (MSB-Most significant bit) de la salida del ADC y DB0 es el bit menos significativo (LSB-Least significant bit).
21
Los nmeros binarios como el 1010 0101, se escriben con el MSB en el lado izquierdo. MSB 1010 LSB 0101
Para el ADC usado en su tablero de circuitos, el voltaje de entrada puede ser unipolar o bipolar. Un voltaje de entrada unipolar tiene un rango de 0 a +10 Vcd y genera un cdigo de salida de $00 a $FF, respectivamente. La escala media ocurre en 5 Vcd. Un voltaje de entrada bipolar tiene un rango de -5 Vcd a + 5 Vcd y tambin genera un cdigo de salida entre $00 y $FF, respectivamente. Sin embargo la escala media ocurre en 0 Vcd.
El ADC AD673 estudiado en esta unidad usa un registro por aproximaciones sucesivas (SAR) para procesar un voltaje de entrada analgico. Un SAR esencialmente compara dos corrientes y durante el proceso de hacerlas iguales, genera la salida de 8 bits del ADC.
22
Un circuito de conversin SAR tiene un comparador, un DAC de salida de corriente de 8 bits y el registro SAR. La salida del comparador estimula al SAR para poner en secuencia la salida de corriente de 8 bits del DAC desde el MSB al LSB. En cada bit, se realimenta (FEEDBACK) una corriente al comparador. Si el valor de suma es mayor que la corriente de entrada, el bit respectivo es desactivado (0); si el valor de la suma es menor, el bit respectivo es activado (1). Este proceso contina hasta que se generan 8 bits de salida.
Un convertidor digital-analgico (DAC) genera un voltaje de salida analgico equivalente al valor de un cdigo de entrada binario. La entrada digital de 8 bits es convertida en una salida analgica. Generalmente, los cdigos de entrada digital tienen un rango de $00 a $FF (binario 0000 0000 a 1111 1111).
DB7 es el MSB del DAC y DB0 es el LSB. Los nmero binarios, tal como 1010 0101 se escriben con el MSB en el lado izquierdo. MSB 1010 LSB 0101
23
VSN y VSL seleccionan un voltaje de salida de escala completa de 10 Vcd o 2.5 Vcd. Una salida de escala completa de 10 Vcd tiene un valor de escala media de aproximadamente 5V. Una salida de escala completa de 2.5 Vcd tiene un valor de escala media de aproximadamente 1.27V.
El DAC AD558 estudiado en esta unidad, usa 8 fuentes de corriente (se muestran 3), conmutadas en una escalera R/2R (R/2R LADDER), para procesar un cdigo digital binario de entrada. La fuente de corriente y la escalera R/2R anulan el voltaje de referencia (REF) y generan un voltaje de salida analgico (OUTPUT VOLTAGE) durante el proceso.
24
A medida que la corriente se conmuta hacia la escalera R/2R, se desarrolla una cada interna. El voltaje maneja al amplificador de control y tambin al amplificador de salida de voltaje. El amplificador de control regula el voltaje de referencia interno band-gap y controla la amplitud de la corriente a travs de la escalera. Los cerrojos de entrada (INPUT LATCHES) almacenan los cdigos binarios de entrada (BINARY INPUT). NUEVOS TRMINOS Y PALABRAS convertidor analgico-digital (ADC) - Es un CI o proceso que genera un cdigo de salida binario equivalente al valor de un voltaje de entrada analgica. unipolar - posee una polaridad (+) o (-) con respecto al comn del circuito (cero). bipolar - poseer polaridad positiva (+) o negativa (-) con respecto al comn del circuito (cero). fuentes de corriente - Es un circuito diseado para proporcionar una salida de corriente estable y fija. escalera R/2R - Es una red resistiva en la cual cada resistencia tiene una relacin 2:1 (mayor o menor) con el valor del cdigo de entrada binario. registro por aproximaciones sucesivas - Es un circuito empleado en unin con una salida de corriente DAC, el cual genera una salida en cdigo binario equivalente al valor de la corriente de entrada. convertidor digital-analgico - Es un CI o proceso que genera un voltaje de salida analgica equivalente al valor de un cdigo de entrada binario. band-gap - Es una fuente de referencia de voltaje de muy precisa y de temperatura estable. Muchos autores la denominan en espaol como "Banda de energa prohibida". EQUIPO REQUERIDO Unidad base de FACET Tablero FUNDAMENTOS DE CIRCUITOS DIGITALES 2 (DIGITAL CIRCUIT FUNDAMENTALS 2) Multmetro Osciloscopio de doble trazo. Fuente de potencia de 15 Vcd (requeridas 2)
25
Ejercicio 1 Operacin ADC

OBJETIVO DEL EJERCICIO Cuando haya completado este ejercicio, usted ser capaz de operar y prever el desempeo de un ADC. Verificar su conocimiento desarrollando conversiones unipolares y bipolares. DISCUSIN DEL EJERCICIO El AD673 es un dispositivo de salida de 8 bits que convierte un voltaje de entrada analgico en un cdigo de salida binario directo de 8 bits equivalente. El ADC tiene un valor de LSB de cerca de 39 mV. Las salidas generan niveles TTL. DE controla los activadores de tres estados. La seleccin bipolar (BPI) determina el rango del voltaje de entrada analgico. El ADC AD673 tiene una conversin comn con un intervalo de 20 seg.
27
Ejercicio 2 Operacin DAC

OBJETIVO DEL EJERCICIO Cuando haya completado este ejercicio, usted ser capaz de operar y prever el desempeo de un DAC. Verificar sus conocimientos realizando conversiones de seales digitales a analgicas. DISCUSIN DEL EJERCICIO El DAC AD558 es un dispositivo de entrada de 8 bits que convierte un cdigo de entrada binario en un voltaje de salida analgico equivalente. Las entradas del circuito proporcionan un cdigo binario lineal DAC de 8 bits. El valor del LSB de su DAC es de cerca de 39 mV (10V de escala completa) o cercano a 10 mV (3.56 de escala completa). La salida del DAC requiere de un tiempo de estabilizacin (salida permanente) de 0.8 sec en su configuracin de 10V en escala completa. El DAC tiene cerrojos de entrada de datos, los cuales son controlados por medio de las entradas CS y CE. stos son transparentes cuando CS y CE estn en nivel bajo. En el estado bloqueado, los cambios en los datos de entrada no tiene efecto en la salida del DAC. Los datos de salida son el reflejo de los datos de entrada previamente "enganchados" en el DAC.
29
Unidad 4 Multiplexor y Demultiplexor
UNIDAD 4 MULTIPLEXOR Y DEMULTIPLEXOR
OBJETIVO DE LA UNIDAD Al completar esta unidad, usted ser capaz de operar y controlar un circuito multiplexor y uno demultiplexor. FUNDAMENTOS DE LA UNIDAD
Utilizado con autorizacin de Texas Instruments. Modificado por Lab-Volt. El multiplexor 74LS151 de su tablero de circuitos es un selector de datos 1-de-8. Es un dispositivo MSI con una complejidad de 17 compuertas equivalentes.
31
Un multiplexor permite la seleccin de una fuente de datos de un grupo. Puede conectar la salida para cualquiera de las fuentes de datos de entrada (A hasta D), posicionando el puntero del multiplexor. En este multiplexor, la fuente de datos de entrada C es seleccionada. Esta entrada pasa a travs del puntero del multiplexor hacia la salida. Las fuentes de datos A, B y D no tienen efecto en la salida del multiplexor.
En el multiplexor 74LS151, el movimiento del puntero se produce elctricamente a travs de un proceso de seleccin de registro. Los registros internos (REG) permiten seleccionar una entrada de datos especfica. Cada registro se habilita por una lnea se seleccin (SEL).
32
Parte del proceso de seleccin trata con una lnea de control de habilitacin de salida denominada strobe (STRB). En el 74LS151, la entrada strobe deshabilita o habilita todos los registros de datos simultneamente. DATA A y SELA no tienen efecto en la salida si la entrada STRB es alta. STRB en nivel alto, deshabilita la salida de REGISTRO A (REGISTER A). Si STRB es bajo, el registro es habilitado y DATA A puede ser pasado a la salida.
Este circuito ilustra dos trayectorias internas del multiplexor 74LS151. El registro A se habilita cuando las entradas de seleccin de registro son iguales a 111 binario. REG B es deshabilitado porque A es alto y A es bajo.
33
El 74LS155 en su tablero de circuitos es un decodificador dual de 2 a 4 lneas configurado como un demultiplexor de datos de 1 a 8 lneas. Es un dispositivo MSI con una complejidad de 15 compuertas equivalentes.
34
El demultiplexor permite a una fuente de datos activar selectivamente elementos individuales de un grupo. En este demultiplexor, las lneas de entrada de datos (DATA INPUT) son multiplexadas a la lnea 1. A su vez, los datos en esta lnea son ubicados en una de las seis lneas.
NUEVOS TERMINOS Y PALABRAS multiplexor - Es un circuito que conecta selectivamente una lnea de datos de un grupo a una lnea de salida. strobe (STRB) - La lnea de datos de entrada de un multiplexor o demultiplexor. demultiplexor - Es un circuito que conecta selectivamente una lnea de datos a una lnea de salida especfica de un grupo. EQUIPO REQUERIDO Unidad base de FACET Tablero de FUNDAMENTOS DE CIRCUITOS DIGITALES (DIGITAL CIRCUIT FUNDAMENTALS 2) Multmetro Osciloscopio de doble trazo Fuente de potencia de 15 Vcd (requeridas 2)
35
Ejercicio1 Selector de datos y Multiplexor

OBJETIVO DEL EJERCICIO Despus de completar este ejercicio, usted tendr un conocimiento prctico de un multiplexor. Usted adquirir dicho conocimiento realizando ejercicios con un multiplexor 1-de-8. DISCUSIN DEL EJERCICIO El selector/multiplexor de datos 74LS151 es un circuito integrado monoltica con su decodificacin binaria interna completa, la cual permite al CI seleccionar la fuente de datos deseada. El multiplexor tiene 8 lneas de entrada de datos. Y e Y# son salidas complementarias. Las salidas del multiplexor se habilitan solamente cuando STRB es baja. La seleccin de datos en entrada es controlada por las entradas binarias aplicada a las entradas seleccionadas de datos. Las resistencias pull-up aseguran un nivel alto apropiado de TTL, cuando los conectores de dos postes no estn insertados en un circuito especfico.
37
Ejercicio 2 Demultiplexor de 1 lnea a 8 lneas

OBJETIVO DEL EJERCICIO Cuando haya completado este ejercicio, usted tendr un conocimiento prctico del funcionamiento de un demultiplexor. Usted obtendr este conocimiento a travs de los ejercicios con un demultiplexor de 1-lnea-a-8-lneas. DISCUSIN DEL EJERCICIO El demultiplexor de datos 74LS155 es un CI monoltico con capacidad interna de decodificacin binaria y entradas seleccionadas, las cuales permiten al CI poner en ruta los datos de entrada para una lnea de salida seleccionada. El demultiplexor tiene 8 lneas de salida. Las lneas de control de seleccin de salida seleccionan una salida a la vez. Las lneas de seleccin de un demultiplexor estn conectadas a las lneas de salida en el circuito CONTADOR.
39
Unidad 5 Display LED de 7 segmentos
UNIDAD 5 DISPLAY LED DE 7 SEGMENTOS
OBJETIVO DE LA UNIDAD Al completar la presente unidad, usted podr controlar un display LED de 7 segmentos, usando un Decodificador/ activador CI. FUNDAMENTOS DE LA UNIDAD
Un display LED de 7 segmentos est construido con 7 barras de material semiconductor capaz de emitir luz cuando es estimulado por un voltaje. Los LEDs individuales se encuentran encapsulados en un material opaco (BLACK ENCAPSULATION MATERIAL) que sirve como empaque del dispositivo. En general, los displays de 7 segmentos estn disponibles en color rojo, rojo de alta eficiencia, verde o amarillo. Cada color indica una intensidad luminosa especfica para una corriente de prueba dada.
El nmero de pines vara con el CI especfico seleccionado. Generalmente, en empaque doble en lnea (DIP) hay un nmero igual de pines a ambos lados.
41
Las dimensiones del empaque son casi las mismas que las de uno de doble fila (DIP), el CI TTL de 14 pines. El display de 7 segmentos puede montarse en ranuras o soldarse directamente a un circuito impreso.
Esta configuracin se denomina un display de ctodo comn porque todos los ctodos estn conectados juntos. Esta configuracin se denomina display de nodo comn puesto que todos los nodos estn conectados juntos. Para las dos configuraciones, la corriente total del display (suma de las corrientes de los segmentos) fluye a travs del terminal comn del paquete.
Cada segmento del display tiene asignado un identificador (a hasta f).
42
Los grupos de segmentos son activados para crear figuras especficas o smbolos. Por ejemplo, los segmentos e, f, a, b, c, y g encendidos producen la letra A.
El decodificador/ activador 74LS247 utilizado en esta unidad activa un display de 7 segmentos (salidas a hasta g). Este tipo de CI, es un decodificador/ activador DCB a 7 segmentos, provee lgica interna que puede seleccionar (decodificar) el grupo adecuado de segmentos requeridos para desplegar un caracter dado.
43
El decodificador/ activador 74LS247 tambin proporciona activadores de salida (buffers) que suministran la corriente de drenado (SINK CURRENT) para cada segmento del display.
El 74LS247 usa un display de 7 segmentos para generar los smbolos del 0 al 9. Aunque el display de 7 segmentos puede ser configurado para generar smbolos del 0 al 9, de A a F, y otros smbolos nicos, el 74LS247 solamente decodifica smbolos del 0 al 9.
Usted usar resistencias sensoras para determinar la corriente del display o dgito y la corriente de segmento (SEGMENT CURRENT): I=V/R. Las entradas DCB conectadas al circuito Contador (BCD INPUT FROM COUNTER) y las entradas de control condicionan al decodificador/ activador 74LS247. El display de 7 segmentos indica el cdigo DCB equivalente aplicado al decodificador/ activador. Un conector de dos postes en seleccin DP (DP Select) controla el segmento dp.
44
NUEVOS TRMINOS Y PALABRAS intensidad luminosa - Especifica la energa de la luz generada por un segmento para una corriente de prueba dada. ctodo comn - Es un display de 7 segmentos con todos los elementos de ctodo conectados juntos. nodo comn - Es un display de 7 segmentos con todos los elementos de nodos conectados juntos. display LED de 7 segmentos - Es un CI que puede ser configurado para visualizar nmeros del 0 al 9 y valores hexadecimales de A a F. decodificador/ activador DCB a 7 segmentos - Es un CI diseado para controlar un segmento individual de display. corriente de drenado - Es la corriente que fluye a un pin de salida de un activador, generalmente considerado como una salida TTL de bajo nivel. EQUIPO REQUERIDO Unidad base de FACET Tablero FUNDAMENTOS DE CIRCUITOS DIGITALES 2 (DIGITAL CIRCUIT FUNDAMENTALS 2) Multmetro Osciloscopio de doble trazo
45
Ejercicio 1 Decodificador del LED

OBJETIVO DEL EJERCICIO Cuando haya completado este ejercicio, usted ser capaz de operar un decodificador/ activador de 7 segmentos. Verificar sus resultados con un display de 7 segmentos. DISCUSIN DEL EJERCICIO El 74LS247 es un circuito de integracin a media escala IME (MSI) que usa tecnologa de colector abierto para activar displays de 7 segmentos de nodo comn. Las salidas del 74LS247 son activas bajas y cada una puede drenar (sink) 24 mA de corriente. Las compuertas lgicas internas decodifican un cdigo de entrada DCB de 4 bits a los niveles de salida requeridos para desplegar nmeros del 0 al 9. Ms de una salida a la vez puede estar activa.
47
Ejercicio 2 Display de 7 Segmentos

OBJETIVO DEL EJERCICIO Cuando haya completado este ejercicio, usted ser capaz de emplear cdigos DCB para producir salidas decimales equivalentes. Verificar sus resultados en un Display de 7 segmentos. DISCUSIN DEL EJERCICIO Un display de 7 segmentos combina un grupo de LEDs en una malla. Cada salida del controlador del decodificador 74LS247 est conectada a uno de los segmentos del display de 7 segmentos, a travs de una resistencia limitadora de corriente. El decodificador DCB 74LS247 enciende y apaga simultneamente los segmentos necesarios para producir caracteres especficos.
49
Unidad 6 Generador/probador de paridad
UNIDAD 6 GENERADOR/PROBADOR DE PARIDAD
OBJETIVO DE LA UNIDAD Al completar esta unidad, usted ser capaz de establecer la paridad de una palabra de 8 bits utilizando un Generador y probador de paridad. FUNDAMENTOS DE LA UNIDAD Paridad se refiere a la deteccin de errores. Las computadoras usan la paridad para asegurarse que el patrn de bits de una palabra no est corrupto durante el proceso de transferencia de datos. Generalmente un noveno bit, llamado el bit de paridad se fija o restablece para asegurar que la paridad correcta de un sistema se mantiene; por lo tanto, un sistema de 8 bits tiene un bus de datos de 9 bits. La paridad se asocia con el nmero de unos presentes en la palabra de datos.
Los sistemas de paridad par requieren una cantidad par de unos en la palabra de datos, la cual incluye el bit de paridad. Los sistemas de paridad impar requieren una cantidad impar de unos en la palabra de datos, la cual incluye el bit de paridad. Dado que la palabra de datos, por ejemplo $AA, determina los 8 bits de la palabra, el bit de paridad se establece en alto o bajo para asegurar que la palabra de datos coincide con la paridad del sistema.
51
En este generador de paridad (PARITY GENERATOR) y para un sistema de paridad par, la entrada del bit de paridad (PARITY BIT) se fija o restablece para asegurar que la salida par (EVEN) sea alto [la salida impar (ODD) en bajo]. Para un sistema de paridad impar, la entrada del bit de paridad se fija o restablece para asegurar que la salida impar (ODD) sea alto [la salida par (EVEN) en bajo].
En este probador de paridad, la salida par es alto si los datos recibidos tienen un nmero par de unos. La salida impar es alto si los datos recibidos tienen un nmero impar de unos. NUEVOS TRMINOS Y PALABRAS paridad - Se refiere a un sistema de prueba de errores que asegura la integridad de los datos. bit de paridad - Se refiere al noveno bit en un sistema de bus de datos de 8 bits. paridad del sistema - especifica el nmero esperado de unos en datos transmitidos y recibidos. EQUIPO REQUERIDO Unidad base de FACET Tablero FUNDAMENTOS DE CIRCUITOS DIGITALES 2 (DIGITAL CIRCUIT FUNDAMENTALS 2) Multmetro Osciloscopio de doble trazo Fuente de potencia de 15 Vcd (requeridas 2)
52
Ejercicio 1 Paridad par e impar

OBJETIVO DEL EJERCICIO Cuando haya completado este ejercicio, usted ser capaz de generar y probar la paridad de datos de 8 bits. Verificar sus resultados con un Generador/ probador de paridad. DISCUSIN DEL EJERCICIO Un generador de paridad suministra una seal de salida que asigna una marca impar (odd) o par (even) a una palabra de datos. Un probador de paridad (PARITY CHECKER) determina si la palabra de datos tiene paridad par o impar. El CI de paridad tiene 9 lneas de entrada (I hasta A) y dos lneas de salida activas en alto. La entrada MSB controla el nivel a la entrada I del CI de paridad, simulando un noveno bit o de paridad. Datos (DATA) controla la entrada al registro de desplazamiento. La sumatoria determina si la palabra de datos tiene paridad par o impar.
55
Apndice A Seguridad
APNDICE A SEGURIDAD
La seguridad es responsabilidad de todos. Todos deben cooperar para crear el ambiente de trabajo lo ms seguro posible. A los estudiantes se les debe recordar el dao potencial y darles las reglas de seguridad de sentido comn e instruccin de seguir las reglas de seguridad elctrica. Cualquier ambiente puede ser peligroso cuando no es familiar. El laboratorio basado en computadoras de FACET puede ser un ambiente nuevo para algunos estudiantes. Instruya a los estudiantes en el uso adecuado de los equipos de FACET y explqueles qu comportamiento se espera de ellos en este laboratorio. Es responsabilidad del profesor proporcionar la introduccin necesaria al ambiente de estudio y a los equipos. Esta tarea evitar daos tanto a los estudiantes como a los equipos. El voltaje y corriente utilizados en el laboratorio basado en computadoras FACET son, en s mismos, inofensivos para una persona sana y normal. Sin embargo, un choque elctrico que llegue por sorpresa es incmodo y puede causar una reaccin que podra crear dao. Se debe asegurar que los estudiantes tengan en cuenta las siguientes reglas de seguridad elctrica. 1. Apague la alimentacin de potencia antes de trabajar en un circuito. 2. Confirme siempre que el circuito est cableado correctamente antes de encenderlo. Si se requiere, haga que su profesor revise el cableado de su circuito. 3. Desarrolle los experimentos siguiendo las instrucciones: no se desve de la documentacin. 4. Nunca toque cables energizados con sus manos o con herramientas. 5. Siempre sostenga las terminales de prueba por sus sus reas aisladas. 6. Tenga en cuenta que algunos componentes se pueden calentar mucho durante la operacin. (Sin embargo, esta no es una condicin normal para el equipo de su curso FACET) Permita siempre que los componentes se enfren antes de proceder a tocarlos o retirarlos del circuito. 7. No trabaje sin supervisin. Asegrese que haya alguien cerca para cortar la potencia y proveer primeros auxilios en caso de un accidente. 8. Desconecte los cables de potencia por la toma, no halando del cable. Revise que el aislamiento no est agrietado o roto en el cable.

Fundamentosdecircuitosdigitales 2 Listo

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Fundamentosdecircuitosdigitales 2 Listo

Enviado por

Direitos autorais:

Formatos disponíveis

Fundamentos de circuitos digitales 2

Unidad 1 Familiarizacin con el tablero

UNIDAD 1 FAMILIARIZACIN CON EL TABLERO