Instituto Tecnolgico de Morelia

Arquitectura de Computadoras Unidad 1

Programa
1 Modelo de arquitecturas de cmputo.
1.1 Modelos de arquitecturas de cmputo.
1.1.1 Clsicas. 1.1.2 Segmentadas. 1.1.3 De multiprocesamiento.

1.2 Anlisis de los componentes.

1.2.1 CPU. 1.2.1.1 Arquitecturas. 1.2.1.2 Tipos. 1.2.1.3 Caractersticas. 1.2.1.4 Funcionamiento.

1.2.2 Memoria.
1.2.2.1 Arquitecturas. 1.2.2.2 Tipos. 1.2.2.3 Caractersticas. 1.2.2.4 Funcionamiento.

1.2.3 Dispositivos de I/O.

1.2.3.1 Arquitecturas. 1.2.3.2 Tipos. 1.2.3.3 Caractersticas. 1.2.3.4 Funcionamiento.

Ordenador o Computadora
Sistema de calculo de propsito general que incorpora una unidad central de proceso, memoria y dispositivos de entrada y salida.
Del Diccionario de Electrnica e informtica Orbis-Marcombo 1986.

Caractersticas
Habilidad para realizar operaciones aritmticas y lgicas. Memoria. Puede retener informacin por un periodo de tiempo dado. Es programable. Efecta una serie de operaciones en un orden determinado. Capacidad de recibir informacin del mundo exterior y entregar resultados de sus clculos.

Jerarqua de un Sistema de Computo

Computadora

Procesador

Subsistema de entrada y salida

CPU

Subsistema de Memoria

ALU

Unidad de Control

Flujo de informacin en el CPU

Control
Subsistema de Memoria

Resultados

Cdigos de Operacin Estado

Unidad de Control

Datos

Control

Unidad Lgica Aritmtica

1.1.1 Modelos de arquitectura de computo clsicas

Arquitectura Mauchly-Eckert (VonNewman)
Concepto de programa almacenado

Procesador Unidad de Control ALU Registros

Bus principal

Memoria Principal Almacena el programa y los datos

Entrada y salida

Arquitectura Harvard
Espacios de memoria de datos y programa separados

Bus de programa Memoria de programa

Procesador Unidad de Control ALU Registros

Bus de datos

Memoria de datos

Entrada y salida

1.1.2 Arquitecturas segmentadas

Las arquitecturas segmentadas aparecieron a mediados de los aos 1960's como una manera de aumentar el rendimiento sin implicar un nivel masivo de paralelismo Durante los aos 1980's fueron una de las ideas centrales de los procesadores RISC, buscando alcanzar el objetivo de que se ejecutara una instruccin cada ciclo de maquina. En Ingls se conocen como pipelined procesors o procesadores entubados

Segmentacin o entubamiento
consiste en dedicar unidades especificas del procesador a cada una de las partes del ciclo de instruccin y ejecutarlas paralelamente Mejora dramticamente el rendimiento debido a que en los procesadores modernos se tienen hasta 14 etapas en el ciclo de instruccin

Segmentacin del cause

La unidad de control se subdivide en dos o ms unidades funcionales, cada una encargada de llevar a cabo una parte del ciclo de instruccin. Se comunican a travs de una cola de instrucciones (Pipeline)

Unidad de Bsqueda

Cola de Instrucciones

Unidad de ejecucin

Segmentacin del cauce(2)

La mejora en el rendimiento no es proporcional al numero de segmentos en el cauce debido a que cada etapa no toma el mismo tiempo en realizarse, adems de que se puede presentar competencia por el uso de algunos recursos como la memoria principal
Espera Espera

Bsqueda

Ejecucin

CPU de multiprocesamiento
SISO (Single Instruction, Single Operand ) computadoras independientes SIMO (Single Instruction, Multiple Operand ) procesadores vectoriales MISO (Multiple Instruction, Single Operand ) No implementado MIMO (Multiple Instruction, Multiple Operand ) sistemas SMP, Clusters

multiprocesamiento
Procesadores vectoriales Son computadoras pensadas para aplicar un mismo algoritmo numrico a una serie de datos matriciales, en especial en la simulacin de sistemas fsicos complejos Sistemas SMP (Simetric Multi Procesesors) Varios procesadores comparten la misma memoria principal y perifricos de I/O, Normalmente conectados por un bus comn

Clusters
Conjuntos de computadoras independientes conectadas en una red de rea local o por un bis de interconexin y que trabajan cooperativamente para resolver un problema

1.2-Anlisis de los componentes

1.2.1 CPU 1.2.1.1- arquitecturas
CISC (Complex Instruction Set Computers) Tienen un nmero amplio de instrucciones y modos de direccionamiento. Se implementan instrucciones especiales que realizan funciones complejas. El nmero de registros del CPU es limitado RISC (Reduced Instruction Set Computers) Solo se cuenta con unas pocas instrucciones y modos de direccionamiento, pero se busca implementarlos de forma muy eficiente y que todas las instrucciones trabajen con todos los modos de direccionamiento. Amplio nmero de registros en el CPU

1.2.1.2 Tipos de CPU

Por tamao del ALU o del Bus de conexin al exterior (8, 16, 32, 64 bits) De cauce segmentado o no segmentado CISC o RISC Von Newan o Harvard Instrucciones enteras y/o de punto flotante

1.2.1.3 Caractersticas de los CPU

Modelo del programador (Conjunto de registros que el programador puede utilizar) Conjunto de instrucciones Modos de direccionamiento Ciclo de instruccin Buses de interconexin

1.2.1.4 Funcionamiento del CPU

Se explicara el funcionamiento de una computadora imaginaria, cuyo funcionamiento bsico es similar al de la mayora de las computadoras de propsito general Contara con una memoria de 4096 palabras de 16 bits cada una (12 bits de direcciones, 16 bits de datos) En cada localidad de memoria se podr almacenar un entero de 16 bits o el cdigo de una instruccin, tambin de 16 bits.

Componentes del CPU

Registro ACC (16 bits) Acumulador, se usar para almacenar uno de los operandos y el resultado de varias de las instrucciones MAR (Memory Address Register 12 bits) Registro de direccin de memoria, selecciona a que localidad de memoria se va a leer o a escribir. MBR (Memory Bus Register 16 bits) Registro de bus de memoria. A travs de l se lee y se escriben los datos.

Componentes del CPU (2)

IR Registro de instruccin (16 bits), guarda el codigo de la instruccin que se esta ejecutando. Flags Registro de Banderas, agrupa a todas las banderas de la ALU en un registro
Z Bandera de Cero O Sobreflujo C Acarreo

PC (Program Counter 16 bits) Contador de programa almacena la direccin de la siguiente instruccin a leer

Codificacin de una instruccin

Cdigo de Instruccin Operacin Operando 1 Operando 2

Operando nico Codigo de Operacin

Cdigos de operacin
Cdigo de Operacin 0h 1h 2h 3h 4h 5h 6h 7h 8h 9h Instruccin LOAD (Carga) STORE (Almacena) ADD (Suma) ADC (Suma con Acarreo) SUB (Resta) OR (Or Bit a Bit) AND (And bit a Bit) XOR (Xor Bit a Bit) SHL (Corrimiento a la Izquierda) SHR (Corrimiento a la derecha) Operacin ACC<-[M] [M]<-ACC ACC<-ACC+[M] ACC<-ACC+[M]+C ACC<-ACC-[M] ACC<-ACC or [M] ACC<-ACC and [M] ACC<-ACC xor [M] ACC<-ACC << 1 ACC<-ACC >> 1

Cdigos de operacin (2)

Cdigo de Operacin Ah Bh Ch Dh Eh Fh Instruccin BRA Bifurcacin o salto BRZ (Bifurca si es Cero) BRC (Bifurca si hay Acarreo) BRO (Bifurca si hay Sobreflujo) Operacin PC<-M Si Z==1 => PC<-M Si C==1 => PC<-M Si O==1 => PC<-M

LDI (Carga Constante Inmediata) ACC <-[PC] PC<-PC+1 STOP Detener la simulacin

Notas: M es el operando LDI se codifica en dos palabras, una una para el cdigo de operacin y otra para la constante inmediata

Ejemplos de Codificacin

Instruccin LD 123h ADD 123h BRA 123h LDI 1234h STOP

Opcode 0h 2h Ah E000h Fh

Operando 123h 123h 123h 1234h No Aplica

Cdigo 0123h 2123h A123h E000h, 1234h F000h

Ciclo de instruccin

Bsqueda de la Instruccin

Decodificacin de la Instruccin

Ejecucin de la Instruccin

Ciclo de instruccin (2)

Bsqueda de instruccin: En esta etapa se lee el cdigo de la siguiente instruccin a ejecutar
PC Contiene la direccin de la instruccin IR<-[PC] (se lee de memoria el cdigo) PC<-PC+1(PC apunta a la siguiente instruccin

Decodificacin de la instruccin
Se separa el contenido de IR en Opcode y Operando Se busca a que instruccin corresponde el Opcode

Bsqueda Instruccin LOAD 023h

Contenido XXXXh Banderas 002h MAR XXXXh 0023h 2024h BUS 0023h MBR 003h 002h PC 0023h IR XXXXh 1234h 4567h Dir. 000h 001h 002h 003h

Acumulador

...
022h 023h 024h

...
XXXXh FFFh

CPU

Memoria

Ejecucin Instruccin LOAD 023h

Contenido XXXXh Banderas 023h MAR XXXXh 0023h 2024h BUS 1234h MBR 003h PC 0023h IR XXXXh 1234h 4567h Dir. 000h 001h 002h 003h

Acumulador 1234h

...
022h 023h 024h

...
XXXXh FFFh

CPU

Memoria

Bsqueda de la Instruccin ADD 024h

Contenido XXXXh Banderas 003h MAR XXXXh 0023h 2024h BUS 2024h MBR 004h 003h 002h PC 2024h IR XXXXh 1234h 4567h Dir. 000h 001h 002h 003h

Acumulador

...
022h 023h 024h

...
XXXXh FFFh

CPU

Memoria

Ejecucin Instruccin ADD 024h

Contenido XXXXh Z=0, C=0, V=0 Banderas 024h MAR XXXXh 0023h 2024h BUS 4567h MBR 004h PC 2024h IR XXXXh 1234h 4567h Dir. 000h 001h 002h 003h

Acumulador 579Bh

...
022h 023h 024h

...
XXXXh FFFh

CPU

Memoria

1.2.2 Memorias
Conjunto de celdas de almacenamiento y sus circuitos asociados Una palabra es el conjunto de bits que puede leerse o escribirse en una sola operacin Un grupo de 8 bits es un byte. Un grupo de 4 bits un Nible Los tamaos de palabra en las memorias suelen ser mltiplos de 8 bis El tamao de la palabra coincide con el numero de terminales de datos que poseen.

Memorias (2)
Las lineas de direcciones sirven para escoger en cual de todas las palabras de la memoria se va a guardar o a leer un dato El nmero de lineas de direcciones se determina por el tamao de la memoria T=2N T - Nmero de palabras o localidades N - Nmero de lineas de direcciones Es comn que el tamao de las memorias se exprese como un mltiplo de las siguientes unidades: 1K = 2^10=1024; 1M = 2^20 = 1024*1024, 1G=2^30 = 1024*1024 *1024

Clasificacin de Memorias
Voltiles: pierden la informacin cuando son desenergizadas (RAM) RAM estatica: Se forma con flip-flops. Rpida pero cara. RAM Dinmica: Se almacenan los datos en la capacitancia parsita de un transistor. Como el capacitor se descarga necesita reescribirse el dato con frecuencia. Alta densidad, baratas pero lentas. No voltiles: conservan la informacin an sin suministro de energa ROM: Se construyen con diodos, datos grabados por el fabricante PROM: Los datos se graban quemando fusibles. EPROM: Similares a la DRAM, guardan los datos en la carga almacenada en la compuerta flotante de un MOSFET especial. Se borran con Luz UV EEPROM y FLASH: Se borran elctricamente

1.3 Dispositivos de I/O

1.1 Arquitecturas (Tcnicas de interfaz)
Escrutinio (Polling) se revisa si el dispositivo requiere atencin peridicamente Interrupciones El dispositivo llama a una rutina de atencin por medio de un mecanismo de hardware especial, interrumpiendo la ejecucin del programa principal Acceso directo a memoria (DMA Direct Memory Access) El dispositivo de entrada/salida toma el control del Bus del procesador y transfiere los datos la memoria directamente.

1.3.1 Tipos
Dispositivos orientados a caracteres Transfieren cantidades pequeas de informacin a la vez, comnmente por medio de escrutinio o interrupciones, el software los mantiene en un buffer hasta que son procesados por el Software Dispositivos orientados a bloques Transfieren la informacin por bloques a la memoria, usando DMA. Es comn que contengan algn tipo de memoria interna para usar como buffer.

1.3.3 Caractersticas
Tipo de comunicacin con la PC
Serie: se comunica un bit a la vez Paralela: se comunica ms de un bit a la vez

Velocidad de transferencia
Latencia: Tiempo que toma en ocurrir la primera transferencia de datos. Ancho de banda. Velocidad de transferencia de datos bits/seg.

1.3.4 Funcionamiento
Teclado Monitor Scaner Disco Flexible Disco Duro Unidad ptica Impresora lser Impresora inyeccin Impresora trmica Ratn Unidades de Cinta Lectores de cdigo de barras Cmara de vdeo Tarjeta de sonido Mdem Mdem ADSL