Você está na página 1de 2

Adriano Vieira da Silva 2 InfoNoite O Que e qual a diferenas entre Risc e Cisc?

Na pesquisa feita a seguir, destacada a importncia de cada um e quais as suas diferenas e semelhanas, que de extrema importncia para entendermos a arquitetura por trs dos computadores. Essas so as arquiteturas RISC e CISC.

RISC
Com a tentativa de minimizar a distncia entre o que a mquina podia realizar e entre o que a programao de alto nvel exigia foi criado outro tipo de processador que privilegiava instrues mais simples, denominado como RISC (Reduced Instruction Set Computer). A arquitetura RISC como o prprio nome j diz, tem como principal objetivo simplificar as instrues de modo que elas possam ser executadas mais rapidamente. Cada instruo executa apenas uma operao, que so todas do mesmo tamanho, tem poucos formatos, e todas as operaes aritmticas devem ser executadas entre registradores (dados da memria no podem ser utilizados como operandos). Praticamente todos os conjuntos de instrues (para qualquer arquitetura) lanados desde 1982 tm sido RISC, ou alguma combinao entre RISC e CISC. Essa arquitetura diferentemente da arquitetura CISC, mais antiga, possua uma reduo no nmero de instrues que era em torno de 50, j que uma mquina CISC continha em torno de 200 a 300 instrues. Outra grande vantagem dessa arquitetura e que a sua execuo era feita diretamente no hardware, o que resultou em uma maior velocidade na execuo das instrues. Isso ocorria porque a arquitetura RISC somente fazia uso das instrues CISC que eram utilizadas com mais frequncia (instrues simples). Por outro lado a desvantagem dessa arquitetura era que no havia compatibilidade com os computadores e softwares da poca.

CISC
a arquitetura capaz de executar um conjunto complexo de instrues, sua interpretao era feita atravs de microinstrues, e com isso a sua execuo mais lenta. As Mquinas CISC (Complex Instruction Set Computer) tm um conjunto de instrues grandes, de tamanhos variveis, com formatos complexos, e apesar de um processador CISC ser capaz de executar centenas de instrues diferentes, apenas algumas so usadas freqentemente. O uso de micro programao era uma caracterstica que permitia aos projetistas implementar instrues complexas em hardware e muitas dessas instrues so bastante complicadas, executando mltiplas operaes quando uma nica instruo dada (por exemplo, possvel realizar um loop complexo usando apenas uma operao assembly). Outras caractersticas dessa arquitetura era a reduo de custos globais do sistema, reduo dos custos de desenvolvimento de software e da quantidade dos mesmos, diminuindo a distncia entre a linguagem humana e de mquina, e aumentando a

eficincia dos programas escritos em linguagem de alto nvel, melhorando a compactao do cdigo facilitando a deteco e correo de erros.
Citado por lvaro Borges, Danilo Junior foi dito: Examinando do ponto de vista um pouco mais prtico, a vantagem da arquitetura CISC que j temos muitas das instrues guardadas no prprio processador, o que facilita o trabalho dos programadores de linguagem de mquina; disponibilizando, assim, praticamente todas as instrues que sero usadas em seus programas. Os processadores CISC tm a vantagem de reduzir o tamanho do cdigo executvel por j possuirem muito do cdigo comum em vrios programas, em forma de uma nica instruo. A Tabela mostra as principais diferenas entre essas duas arquiteturas; Risc e Cisc:

RISC Mltiplos conjuntos de registradores, muitas vezes superando 256 Trs operandos de registradores permitidos por instruo (por ex., add R1, R2, R3) Passagem eficiente de parmetros por registradores no chip (processador) Instrues de um nico ciclo (ex. load e store) Controle hardwired (embutido no hardware) Altamente paralelizado (pipelined) Instrues simples e em nmero reduzido Instrues de tamanho fixo Complexidade no compilador Apenas instrues load e store podem acessar a memria Poucos modos de endereamento

CISC nico conjunto de registradores, tipicamente entre 6 e 16 registradores Um ou dois operandos de registradores permitidos por instruo (por ex., add R1, R2) Passagem de parmetros ineficiente atravs da memria Instrues de mltiplos ciclos Controle micro programado Fracamente paralelizado Muitas instrues complexas Instrues de tamanho varivel Complexidade no cdigo Muitas instrues podem acessar a memria Muitos modos de endereamento