UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERIA ELECTRONICA LABORATORIO DE CIRCUITOS DIGITALES II

LABORATORIO No. 1 : Circuitos Latch y Flip - Flop Profesor: Ing. Oscar Casimiro Pariasca I. OBJETIVO: 1. Analizar el principio de funcionamiento de los flip-flops RS, D, JK y T utilizados comercialmente. 2. Identificar las diferencias entre un Flip-Flop y un latch de tipo D. 3. Observar el efecto del reloj en los Flip Flop temporizados y la sincrona de las entradas y salidas. 4. Implementar circuitos utilizando estos dispositivos de almacenamiento. II. MATERIALES y EQUIPO : - Protoboard, cables de conexin. - CI. TTL :7400, 7402, 7404, 7408, 7474, 7475, 7476 , otros flip-flops ( 74112) - Resistencias= 4 x 120 ohm watt; 4 x 1K ohm; leds x 4. - Fuente de c.c. +5 voltios, VOM. III. CUESTIONARIO PREVIO .- (No hay) IV. PARTE EXPERIMENTAL: 1. Latch SR con puertas NOR y NAND Completar la tabla de verdad y el diagrama de seales para los circuitos mostrados. Utilizar compuertas 74LS02 y 74LS00

S 0 0 1 1 S 0 0 1 1

R 0 1 0 1
Tabla 1.a.

Q Q 0 1 0 Q 1 1 0 Q
Tabla 1.b.

Q Q 1 0 0 Q 1 0 1 Q

R 0 1 0 1

2. Obtenga la tabla de verdad, para este circuito. Simule el pulso de reloj con el interruptor CLK. Anote los resultados en la siguiente tabla 1.2. Compare las dos tablas: Cul es la diferencia?. Concluya. - En el siguiente circuito latch SR con puertas NAND, verificar que responde a la misma tabla de verdad:

Qt 0 0 0 0 1 1 1 1

CLK=0 CLK=1 R S Qt+1 Qt+1 Qt+1 Qt+1 0 0 0 1 0 1 0 1 0 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 0 1 1 0 1 0 1 0 1 0 0 1 1 1 1 0 1 1 Tabla 1.2: Tabla de verdad para la celda RS temporizada

3. Verificar la tabla de verdad de un Flip Flop tipo D (Implementado a partir de un S-R). Tenga cuidado de establecer en el circuito las condiciones iniciales correctas. Observe que se tiene una entrada de reloj activa por nivel 1 Anote los resultados en la tabla. Tenemos en este caso algn estado de indeterminacin?

CLK 0 0 0 0 1 1 1 1

Qt 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1

Qt+1 0 0 1 1 0 1 0 1

Qt+1 1 1 0 0 1 0 1 0

4. Latch D y Flip-Flop D Los conceptos de latch y Flip-Flop a veces son tomados (errneamente) como sinnimos. La principal diferencia radica en que un latch responde al nivel (ya sea alto o bajo) de una seal de reloj, mientras que un Flip-Flop solo lo hace nicamente en las transiciones (ascendentes o descendentes). - Verificar la operacin del flip flop 74LS74 - tipo D. Verificar las entradas de PRESET y CLEAR. Mostrar un diagrama de tiempos para las seales D, CK y Q. - Verificar la operacin del latch 74LS75 - tipo D. Mostrar un diagrama de tiempos para las seales D, EN y Q. 4. Flip-Flop JK - Verificar la operacin del flip flop 74LS76 y del 74LS112. Cmo es la frecuencia de la seal de salida respecto a la seal de entrada?

V. CUESTIONARIO FINAL: 1. Explique las diferencias entre sistemas lgicos secuenciales sncronos y asncronos?. Los sistemas lgicos secuenciales sncronos, requieren una seal de control procedente de un generador externo al propio circuito, que funciona como llave, de modo que si no se aplica dicha seal no se hacen efectivos los valores presentes en las entradas. Este mtodo se emplea cuando el sistema electrnico es complejo y los tiempos de conmutacin de los diversos dispositivos que lo constituyen son distintos. La seal de control, tambin denominada reloj (Clock, o Clock Pulse en ingles), se aplica a las entradas del mismo nombre de cada bloque integrado para sincronizar la transmisin de datos 0 informacin a travs del sistema. La frecuencia de la seal elctrica debe adaptarse a la velocidad de conmutacin del dispositivo ms lento del circuito. En cambio, los sistemas lgicos secuenciales asncronos no poseen entrada de reloj, y los cambios en las variables de estado interno y en los valores de salida se producen, sencillamente, al variar los valores de las entradas del circuito.

2. Indique la diferencia entre los latches y los flip-flops Todos los diseadores usan el nombre de flip-flop para un dispositivo secuencial que muestre sus entradas y cambia sus salidas en tiempos determinados por una seal de reloj. Por otro parte el nombre latch se usa para los dispositivos secuenciales que monitorea de forma continua todas sus entradas y cambia sus salidas en cualquier tiempo independientemente de la seal de reloj. Esto es que, un flip-flop utiliza como entrada CK una seal de pulso mientras que el latch utiliza una seal de nivel. 3. Generacin del flanco de un pulso: En el circuito mostrado utilizamos el retardo de la puerta NOT que limita la frecuencia de trabajo, para conseguir que el pulso efectivo del reloj CK dure unos poco nanosegundos. Cmo solucionara si el retardo impuesto por la puerta NOT no fuese suficiente?

4. Explique el funcionamiento del flip-flop RS sncrono implementado con puertas NAND? Cmo deben ser los pulsos de reloj? . Muestre con una tabla de verdad. Qu sucede con las salidas si, mientras el pulso de reloj Ck est en 1, se producen cambios en las entradas S y/o R? Explique el caso cuando un biestable es activado con flancos de pulsos de reloj. Cul es la ecuacin caracterstica de un biestable RS sncrono?

Dispositivo de almacenamiento no temporal de 14 estados (alto y bajo), cuyas entradas principales, permiten al ser activadas:

R: el borrado (reset en ingls), puesta a 0 nivel bajo de la salida. S: el grabado (set en ingls), puesta a 1 nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la ltima operacin de borrado o grabado. En ningn caso deberan activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a bajo, si el flip-flop est construido con puertas NOR, o a alto, si est construido con puertas NAND. El problema de que ambas salidas queden al mismo estado est en que al desactivar ambas entradas no se podr determinar el estado en el que quedara la salida. Por eso, en las tablas de verdad, la activacin de ambas entradas se contempla como caso no deseado (N. D.).

Biestable RS (Set Reset) sncrono:

Adems de las entradas R y S, posee una entrada C de sincronismo cuya misin es la de permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable sncrono a partir de una asncrona EEAHHH, junto con su esquema normalizado:

Circuito Biestable RS sncrono a) y esquema normalizado b).

5. Explique el funcionamiento del flip-flop JK con seal de reloj. Muestre la tabla de verdad . Cul es su ecuacin caracterstica?

Ecuacin Caracterstica:

6. Explique para qu se utilizan las entradas de prefijacin asncronas ( Preset Clear) ( Set Reset ) en los flip-flops?. Pese al carcter sncrono de los flip-flops enunciados en este apartado, estos circuitos tambin posee entradas de carcter, sncrono. Dicha denominacin proviene del hecho de que actan independientemente del valor que tenga la seal de reloj. Normalmente, suele haber dos entradas asincronas

.CLEAR, 0 RESET. Pone a "0" la salida del flip-flop. .SET,O PRESET. Pone a "1" la salida del flip-flop

Estas entradas se suelen utilizar para inicializar el sistema, dando a los biestables el valor deseado, para que luego evolucionen.

7. Muestre una tabla resumen con las ecuaciones caractersticas obtenidas a partir de las tablas de verdad para los biestables SR, JK, D , T Biestable JK:

Biestable Tipo D:

Biestable Tipo T:

10. Muestre los smbolos de los flip-flops de acuerdo a la norma ANSI/IEEE.