Tema2 Estructura Sistemas Basados en Microprocesador

Departamento de Sistemas Informticos Universidad de Castilla La Mancha
Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009
Tema 2 La Estructura de los Sistemas Basados en Microprocesador
Resumen de contenidos
1.- Objetivos 2.- Unidades funcionales del sistema basado en microprocesador 2.1.- La unidad de memoria principal 2.1.1.- Memoria cach 2.2.- La unidad central de proceso 2.3.- La unidad de Entrada/Salida 2.3.1.- Tcnicas de sincronizacin de la E/S 2.3.2.- Tcnicas de transferencia de datos 3.- Ejemplo de sistema basado en microprocesador: Personal Computer 3.1.- Sistema de buses de un PC 3.2.- Sistema de memoria de un PC 3.3.- E/S en un PC 4.- Bibliografa
1.- Objetivos
Comprender la filosofa y estructura de los sistemas basados en microprocesador (P). Conocer las tcnicas usadas para la sincronizacin y la transferencia de datos en la unidad de entrada/salida. Trasladar los conceptos al caso del ordenador personal (PC):
Distinguir los componentes principales de un PC. Saber distinguir los tipos de buses en un PC. Tipos de memoria en un PC. E/S en un PC y acceso a sus puertos.
1.- Objetivos 2.- Unidades funcionales del sistema basado en microprocesador 2.1.- La unidad de memoria principal 2.2.- La unidad central de proceso 2.3.- La unidad de Entrada/Salida 2.3.1.- Tcnicas de sincronizacin de la E/S 2.3.2.- Tcnicas de transferencia de datos 3.- Ejemplo de sistema basado en microprocesador: Personal Computer 4.- Bibliografa
4
2.- Unidades funcionales del sistema basado en microprocesador

Las unidades funcionales en un sistema con microprocesador son:
La Unidad Central de Proceso La Unidad de Memoria Principal La Unidad de Entrada/Salida
Perifricos
CPU
UNIDAD CENTRAL DE PROCESO
MEMORIA PRINCIPAL
UNIDAD DE E/S
BUSES
5
2.- Unidades funcionales del sistema basado en microprocesador

Los buses son un conjunto comn de lneas elctricas que interconectan entre s las unidades funcionales (CPU, memoria, entrada/salida), permitiendo la comunicacin entre las mismas. Podemos distinguir tres tipos de buses:
El bus de datos, por el que circulan los datos entre los distintos elementos. El bus de direcciones, por el que circulan las direcciones de memoria o un nmero de puerto de E/S. El bus de control, es el conjunto de lneas que permite a la CPU controlar los modos de funcionamiento de los dems elementos.
Hay que sealar que un bus no es una unidad funcional, sino el sistema de interconexin entre distintas unidades funcionales.
6
1.- Objetivos 2.- Unidades funcionales del sistema basado en microprocesador 2.1.- La unidad de memoria principal 2.1.1.- Memoria cach 2.2.- La unidad central de proceso 2.3.- La unidad de Entrada/Salida 2.3.1.- Tcnicas de sincronizacin de la E/S 2.3.2.- Tcnicas de transferencia de datos 3.- Ejemplo de sistema basado en microprocesador: Personal Computer 4.- Bibliografa
2.1 La unidad de memoria principal

La memoria es la unidad encargada de almacenar toda la informacin manejada por el sistema basado en P (instrucciones y datos). La informacin con la que trabaja el sistema basado en P se almacena realmente en distintos niveles de la memoria, clasificados en funcin de la rapidez de acceso y del coste econmico. A esta clasificacin se le llama jerarqua de memoria.
Rpido Caro
Memorias cache (RAM esttica) Memoria principal (RAM dinmica)

Lento
Memoria secundaria (discos duros, cintas, ...)
Barato
8
Coste por bit
Registros (RAM esttica) Velocidad

La calidad y el precio de la memoria atiende a mltiples parmetros: volatilidad, velocidad, capacidad, etc.. Para abaratar costes, la memoria de un computador suele ser heterognea, lo que origina su distribucin segn una estructura jerrquica:
Disminuye el coste por byte
registros cach
Aumenta el tiempo de acceso
memoria principal disco duro unidad de CD-ROM

Cantidad de memoria
9

As pues, los dos tipos ms importantes de memoria son:
Memoria principal o central: que es la que corresponde a esta unidad funcional y que contiene los programas y todos o parte de los datos que estn siendo utilizados en un momento determinado. Memoria externa o secundaria: que realmente se conecta como un perifrico a la unidad de entrada y salida. Es permanente y contiene todos los programas y datos que no se estn utilizando en un momento dado (p.e. disco duro, cdrom, cintas, etc.).
10

La memoria principal es un conjunto de celdas capaces de almacenar cada una un bit. Un bit (binary digit) puede valer 0 1. Las celdas de memoria se agrupan en conjuntos de 8, 16 32 bits llamados palabras.
Normalmente este tamao suele coincidir con la cantidad de informacin que es capaz de tratar al mismo tiempo el procesador. El conjunto de lneas utilizadas para la transmisin de una palabra se denomina bus de datos.
Cada palabra de la memoria se distingue por su direccin o posicin en la memoria:

El conjunto de lneas utilizadas para identificar una palabra se denomina bus de direcciones.
11

Para controlar la operacin de acceso a la memoria tenemos:
Las lneas de RD (lectura) y WR (escritura) indican a la memoria la operacin a realizar. Con la seal READY la memoria indica que la operacin ha terminado. Estas lneas forman parte del bus de control.
Bus de control
RD WR READY
Memoria
Bus de direcciones
Decod
0 0 0 1 1 0 0 0
0 0 1 0 0 1 0 0
0 0 0 0 0 1 1 0
1 1 1 0 0 1 1 0
1 1 1 0 0 1 1 1
1 1 1 1 0 1 1 0
0 1 0 0 0 1 1 1
1 0 1 0 1 1 1 1
0 1 2 3 4 5 6 7
0 0 1 0
0 0 0 0
0 0 1 0
0 0 0 0
0 1 1 0
0 0 1 0
0 1 0 1
0 0 0 0
28 29 30 31
Bus de datos
12

Adems de estas seales suele haber otras para hacerle saber al chip de memoria que se quiere trabajar con l: CHIP SELECT (/CS), CHIP ENABLE (/CE), OUTPUT ENABLE (/OE), etc. Para leer el contenido de una posicin de memoria haremos:
Posicin 0 DIRECCIN (A1A0)
11000011 01000000 00001111 10101010

13
00 2
CS
Posicin 1
Selector
DATOS (D7...D0)
Posicin 2
11000011 8
1
R/W
Posicin 3

Para escribir en una posicin de memoria haremos:
Posicin 0 DIRECCIN (A1A0)
11000011 01000000 00001111 11001100 10101010

Posicin 3 Posicin 2 Posicin 1 DATOS (D7...D0)
10 2
CS
Selector
11001100 8
1
R/W
14

La unidad de medida de la capacidad de los dispositivos de almacenamiento es el byte (8 bits). Por ejemplo: 2 kposiciones x 8 tambin 2kbytes
1 Kbyte 1 Mbyte 1 Gbyte 1.024 bytes 1.024 Kbytes = 1.048.576 bytes 1.024 Mbytes = 1.048.576 Kbytes = 1.073.741.824 bytes
Mltiplos habituales de la cantidad de memoria
15

Clasificacin de las memorias de semiconductores (usadas para construir la memoria principal): Memorias de lectura/escritura
Voltiles Memorias de material semiconductor No Voltiles RAM Estticas RAM Dinmicas ROM PROM EPROM EEPROM
Memorias de slo lectura

16

La memoria est compuesta por celdas de 1 bit. SRAM (Static RAM)
El valor almacenado en un celda se mantiene en un par de puertas lgicas. Tacceso = 2 25 nanoseg Coste = 100 250 $/MByte Tamao = 4 a 6 transistores
R Q
S
Latch SR
S 0 0 1 1 R 0 1 0 1 Q(t+1) Q(t) 0 1
No se usa
Pentium II Memoria cach de tecnologa SRAM
17

DRAM (Dynamic RAM)
El valor almacenado en un celda se mantiene como una carga en un condensador. Requiere un refresco Tacceso = 60 120 nanoseg Lnea de palabra Coste = 5 10 $/MByte Transistor de paso Tamao = 1transistor Condensador
Mdulos DIMM 128 Mbytes de memoria DRAM
Lnea de bit
18

Patillaje y esquema lgico de dos chips de memoria comerciales RAM
A7 A6 A5 A4 A3 A2 A1 A0 I/O1 I/O2 I/O3 VSS 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 VCC A8 A9 WE OE A10 CS I/O8 I/O7 I/O6 I/O5 I/O4
EPROM
A7 A6 A5 A4 A3 A2 A1 A0 O1 O2 O3 VSS 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 VCC A8 A9 Vpp OE A10 CE O8 O7 O6 O5 O4
Otros cdigos: 28 para las EEPROM (Ej: 2816)
4 0 1 6
2 7 1 6
A0 -A 10 D0 -D 7 RD WR CS
RAM 2K*8
EPROM 2K*8
16 kbits, 2 kbytes
RAM
19

Actividad:
Para una memoria del tipo 27256:
Qu tipo de memoria es? Cuntas lneas (pines) de direccin tiene?. Cuntos bits es capaz de almacenar?. Cuntos bytes es capaz de almacenar?. Cul es el valor hexadecimal de su primera y ltima direccin?
20
1.- Objetivos 2.- Unidades funcionales del sistema basado en microprocesador 2.1.- La unidad de memoria principal 2.1.1.- Memoria cach 2.2.- La unidad central de proceso 2.3.- La unidad de Entrada/Salida 2.3.1.- Tcnicas de sincronizacin de la E/S 2.3.2.- Tcnicas de transferencia de datos 3.- Ejemplo de sistema basado en microprocesador: Personal Computer 4.- Bibliografa
21
2.1.1.- Memoria cach

La jerarqua de memoria proporciona la capacidad de la memoria de nivel inferior unida a la velocidad de la memoria de nivel superior.
Memoria principal
Procesador
Registros
Cach
Disco duro
22

La mejora de prestaciones que se consigue debido a la jerarqua de memoria se apoya en los principios de localidad:
Espacial: es alta la probabilidad de que el siguiente dato pedido por el procesador ocupe la posicin consecutiva a la del ltimo solicitado. Temporal: es alta la probabilidad de que un dato vuelva a ser solicitado por el procesador dentro de un tiempo.
Las lecturas y escrituras entre cach y memoria principal no se hacen byte a byte, sino por bloques mltiplos del tamao de palabra:
Ejemplo: tamao de bloque de cache de 32 palabras y un tamao de palabra de 4 bytes
Tamao Bloque Cache = 32 palabras 4 bytes = 128 bytes palabra
23

Hay varios mtodos para decidir en qu posicin de cach se ubica un determinado bloque:
Mapeo directo: cada bloque de memoria tiene una posicin fija asignada en cach.
Se calcula en base a ciertos bits de la direccin de memoria. Por ejemplo: para una cach de 16 bloques podremos utilizar los 4 ltimos bits de la direccin de memoria.
Direccin de memoria: 1100101010101011

Plantea conflictos entre dos bloques de memoria principal que deban ir a la misma posicin de cach.
Asociativa: cuando un bloque de memoria puede estar en cualquier posicin de la cach:

Evita los conflictos entre bloques. Hace la cach ms complicada.
24

Asociativa por conjuntos: cada bloque tiene varias posiciones de cach donde puede ubicarse:
Al nmero de posiciones donde puede ubicarse un bloque de memoria lo llamamos el nmero de vas. Ejemplo: asociativa de 2 vas, de 4 vas, etc. Una cach asociativa de una va sera de mapeo directo. Para una cach de N bloques una organizacin asociativa de N vas sera totalmente asociativa.
La jerarqua de memoria consigue mejorar el tiempo medio de acceso a memoria: T Tiempo de acceso a memoria
AM
TAM = TSA + m TPF
TSA Tiempo de servicio en caso de acierto m Tasa de fallos de cach TPF Tiempo de penalizacin
Mejorando cualquiera de estos factores conseguiremos mejorar el tiempo acceso a memoria.
25

Actividad 1: Tenemos un procesador con un nivel de memoria cach. Para uno de nuestros programas hemos medido que el 20% de los accesos a cach causan fallo. Si el tiempo de leer de cach son 2 ciclos y de memoria principal 100 ciclos, cul es el tiempo medio de acceso a memoria de nuestro programa? Actividad 2: Para mejorar el caso anterior hemos decidido incorporar un segundo nivel de cach del que se puede leer en tan slo 10 ciclos. Volvemos a medir ahora y los aciertos en los accesos al segundo nivel de cach suponen un 90%. Cul es el tiempo medio de acceso a memoria de nuestro programa? Actividad 3: Nuestro programa ejecuta un total de 1256 instrucciones, de las cuales el 20% acceden a memoria. Suponiendo que las otras tardan de media 4 ciclos, cul es la mejora obtenida al incorporar el segundo nivel de cach?
26
27
2.2 La unidad central de proceso

Recibe seales de estado y datos del resto de unidades y emite seales de control y datos al resto de unidades. Registros especficos
MAR (Memory Address Register, registro de direcciones de memoria): direccin de memoria a la que se est accediendo. MDR (Memory Data Register, registro de datos de memoria): datos ledos/escritos de/en memoria. IR (Instruction Register, registro de instruccin): instruccin que actuamente se est ejecutando. PC (Program Counter, contador de programa): direccin de la siguiente instruccin a ejecutar.
MAR PC IR UC
R0 R1 R2 R3
MDR
ALU
CPU
28

Estructura y funcionamiento de la CPU:
RELOJ RESET BUS DE DIRECCIONES UNIDAD CENTRAL DE PROCESO
BANCO DE REGISTROS
Reset
Iniciar PC PC=0
Traer a RI dato direccin PC
R1 00011110
...
UNIDAD ARITMTICOLGICA
BUS DE DATOS n BUS DE CONTROL
PC = PC+1 Analizar Instruccin Realizar Operacin
Rn 00010010
PC RI
01010010 11110010
UNIDAD DE CONTROL
PC=Program Counter RI=Registro de Intruccin

29

Codificacin de la instruccin ensamblador MOV R1, 12h (Inicializa el registro R1 con el valor 12h): R1
0001 0010 En registro de 8 bits
El valor 12h (Hexadecimal)
1011000100010010
MOV, se desea guardar un dato En el registro 1, que es R1
30

La conexin entre la unidad central de proceso y la memoria principal:
W R R D R E A D Y
C P U
U n id a d d e C o n tro l
M e m o r ia
0 1 0 1 0 1 1 1
M D R
M A R
D e c o d
B u s d e d ir e c c io n e s
B u s d e d a to s
X1 X2 RESET OUT SOD SID TRAP RST 7.5 RST 6.5 RST 5.5 INTR INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 VSS
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
VCC HOLD HLDA CLK RESET IN READY IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8
P
D0-D7 A0-A15
RD WR READY
Memoria
Bus de datos 8 Bus de direcciones 16 D0-D7 A0-A15
RD WR READY
88 05
31
32
2.3 La unidad de Entrada/Salida

Mecanismo que permite al sistema basado en microprocesador conectar los dispositivos perifricos (teclados, pantallas, discos, ...). La CPU identifica a los dispositivos de E/S por su direccin; hay dos posibilidades:
Usar un nico espacio de direcciones para memoria y E/S (E/S mapeada en memoria). Dir 0
Ej. Motorola 68000 instruccin MOV Dir M Mem. Principal + E/S
Usar un espacio de direcciones separado. Habr un mapa de memoria y otro de E/S.

Dir 0 Ej. Intel Pentium instrucciones MOV y IN/OUT Mem. Principal Dir M Dir N Dir 0 E/S
33

Elementos involucrados en el sistema de E/S
Software
Aplicacin Driver
Hardware
Controlador Registros:
1 0 1 0 1 0 1 1 0 0 1 0 1 0 0 1
Perifrico
El controlador es manejado por la CPU leyendo/escribiendo en los registros (Estado, Control, Datos). Los registros de todos los controladores del sistema tienen direcciones diferentes que la CPU especifica para distinguir a unos de otros.
34

Los registros internos del controlador se pueden clasificar en tres tipos:
De estado: proporcionan informacin de la situacin actual en la que se encuentra el controlador. De control: permiten programar el funcionamiento del controlador. De datos: se usan para transferencia de informacin.
En cuanto a las tcnicas de sincronizacin podemos distinguir:

Polling o encuesta de estado. Interrupcin.
En cuanto a la transferencia de datos, podemos hacerla:

Por programa. Por acceso directo a memoria (DMA).
35
36
2.3.1 La unidad de E/S: Tcnicas de sincronizacin

Polling o encuesta de estado:
Inicio Si
Quiere algo A? Perifrico A Perifrico B Perifrico C
Servicio para A
CPU
No
Quiere algo B?
Si
Servicio para B
No
Quiere algo C?
Si
Servicio para C
No
Programa principal
37

Interrupcin: CPU Perifrico A
A Inicio
Programa principal Servicio para A
Retorno
Servicio de interrupcin (manejador)

38

Respecto a la tcnica de interrupcin:
Es necesario que la CPU conozca la direccin donde estn las rutinas de tratamiento de todas las interrupciones. Para permitir que en ciertas circunstancias no se puedan dar determinadas interrupciones las podemos enmascarar. Tiene la ventaja de que la CPU no pierde tiempo con las unidades de E/S hasta que es estrictamente necesario.
39
40
2.3.2 La unidad de E/S Tcnicas de transferencia de datos

Las dos principales tcnicas de transferencia de datos son:
La transferencia por programa
Se realiza con un bucle en el programa. Dificulta que la CPU realice otras tareas (espera ocupada). Adecuada a perifricos lentos.
El acceso directo a memoria (DMA)

Un circuito especial (controlador de DMA) aprovecha el bus cuando la CPU no lo usa. La CPU programa el circuito DMA y no vuelve a intervenir en la transferencia. Adecuada para transferir gran cantidad de datos en poco tiempo. El controlador del DMA (CDMA) acta como controlador del bus y supervisa las transferencias de informacin.
41
2.3.2 La unidad de E/S Tcnicas de transferencia de datos

Sistema DMA
SUBSISTEMA DE ENTRADA/SALIDA Controlador Controlador
MEMORIA
DMA
E/S
CPU
42
Perifrico
DIRECCION
DATOS
HOLDA
ESCRITURA
HOLD
LECTURA
1.- Objetivos
2.- Unidades funcionales del sistema basado en microprocesador 2.1.- La unidad de memoria principal 2.2.- La unidad central de proceso 2.3.- La unidad de Entrada/Salida 2.3.1.- Tcnicas de sincronizacin de la E/S 2.3.2.- Tcnicas de transferencia de datos 3.- Ejemplo de sistema basado en microprocesador: Personal Computer 3.1.- Sistema de buses de un PC 3.2.- Sistema de memoria de un PC 3.3.- E/S en un PC 4.- Bibliografa
43
3.- Ejemplo sistema basado en microprocesador Personal Computer

En 1971 se produjo una innovacin sensacional, cuando Intel desarroll su procesador 4004, que era el primer chip que contena todos los componentes de la CPU en un nico chip: haba nacido el microprocesador. El Intel 4004 poda sumar dos nmeros de 4 bits y multiplicar slo con sumas sucesivas. El siguiente paso importante en la evolucin de los microprocesadores fue en 1972 con el Intel 8008, que era el primer procesador de 8 bits y era casi dos veces ms complejo. Pero el paso ms importante fue la salida en 1974 del Intel 8080, que era el primer procesador de propsito general: era un procesador de 8 bits, ms rpido, con un conjunto de instrucciones ms completo y mayor capacidad de direccionamiento.
44

Sobre la misma poca empezaron a desarrollarse los procesadores de 16 bits, pero no salen al mercado hasta finales de los 70, siendo uno de los ms importantes el Intel 8086. Este tipo de procesadores fueron los utilizados para la construccin del ordenador personal (PC). El siguiente paso en esta tendencia ocurri en 1981, cuando los Laboratorios Bell y Hewlett-Packard desarrollaron microprocesadores de 32 bits. En 1985 Intel lanz su microprocesador de 32 bits, el 80386. Desde entonces la innovacin en los procesadores sigue siendo constante, reemplazndose cada generacin cada dos o tres aos. El PC es posiblemente el computador ms ampliamente usado.
45
Evolucin de los microprocesadores de Intel:

Velocidad Anchura Nmero de M em oria M em oria de reloj de palabra Transistores direccionable virtual Procesad ores de la dcada de los 70 4004 15/11/71 4 bits 2300 640 bytes 108KHz 8008 1/4/72 8 bits 3500 16 Kbytes 8080 1/4/74 2M Hz 8 bits 6000 64 Kbytes 8086 8/678 5, 8 y 10M Hz 16 bits 29000 1 M byte 8088 1/6/79 5 y 8M Hz 8 bits Procesad ores de la dcada de los 80 80286 1/2/82 6 - 12.5 M Hz 16 bits 134000 16 M B 1 GB 386D X 17/10/85 32 bits 16 - 33 M Hz 275000 4 GB 64 TB 386SX 16/6/88 16 bits 486D X 10/4/89 25 - 50 M Hz 32 bits 1.2M Procesad ores de la dcada de los 90 486SX 22/4/91 16 33 M Hz 1.2M 64 GB 32 bits 4 MB Pentium 22/3/93 60 166 M Hz 3.1M Pentium Pro 1/11/95 150 200 M Hz 5.5M 64 GB Pentium II 7/5/97 200 300 M Hz 7.5M 64 TB Celeron 15/4/98 266-500 M Hz 4 GB 64 bits Pentium II Xeon 29/6/98 450 M Hz 64 GB Pentium III 26/2/99 450 600 M Hz 9.5 M Pentium III X eon 17/3/99 500 M Hz Procesad ores del siglo X X I Pentium 4 20/10/2000 400 M Hz 64 bits 42 M 64 GB 64 TB Continuas mejoras en los procesadores Celeron, Pentium III, Pentium III Xeon y Pentium 4 que an les hacen permanecer en el mercado
46
Fecha de Introd uccin

Cuadro resumen con algunos de los datos de los procesadores Intel
Procesador Reloj (Mhz) Bus direc/datos Bus E/S 8088 4,77 20/8 ISA-8 8086 4,77 20/16 ISA-8 80286 6-20 24/16 ISA-8, ISA-16 80386, SX 12-50 32/32 ISA, EISA 80486SX,DX-N 25--100 32/32 ISA, EISA, VLOCAL, PCI Pentium, II, III,... 60-2000 32/64 ISA, PCI
Evolucin de la familia PC basada en microprocesadores Intel 80x86
47
Actividad en grupo
Sea un computador con una CPU tipo Pentium. A partir de los datos mostrados en la tabla anterior, se pide: 1.- Indicar el valor hexadecimal de la primera y la ltima direccin de memoria que puede direccionar la CPU. 2.- Cuntos bytes es capaz de direccionar en memoria principal fsica? (Hay un byte por cada posible direccin). 3.- Para cada acceso a memoria principal, cuantos bytes puede acceder de forma simultnea?. Solucin
48
Conectores 3.- Ejemplo sistema basado en P IDE/Floppy Personal Computer Conectores ... Alimentacin
BIOS/Batera
Bus AGP
Bus PCI Bus EISA
Intel Slot 1
Mdulos de memoria DIMM
Chipset
49
50
1.- Objetivos 2.- Unidades funcionales del sistema basado en microprocesador 2.1.- La unidad de memoria principal 2.2.- La unidad central de proceso 2.3.- La unidad de Entrada/Salida 2.3.1.- Tcnicas de sincronizacin de la E/S 2.3.2.- Tcnicas de transferencia de datos 3.- Ejemplo de sistema basado en microprocesador: Personal Computer 3.1.- Sistema de buses de un PC 3.2.- Sistema de memoria de un PC 3.3.- E/S en un PC 4.- Bibliografa
51
3.1.- Sistema de buses de un PC

Esquema simplificado de un PC tipo Pentium
CPU
Coprocesador Matemtico
Perifricos
Memoria Principal
Cache 1er nivel
ROM
Bus PCI
Controlador de buses de E/S
Bus ISA
RAM dinmica Cache 2 nivel
BUS DE CONTROL BUS DE DATOS BUS DE DIRECCIONES

52

La jerarqua de buses para un PC
Se aisla el trfico de E/S del trfico con MM y CPU porque van por buses distintos
53

A lo largo de la historia del PC podemos encontrar muchos tipos de buses, de muy diversas caractersticas. Algunos de los ms importantes son:
ISA (Industry Standard Architecture) EISA (Enhaced ISA) VLB (Vesa Local Bus) PCI (Peripherical Component Interconnect) AGP (Accelerated Graphics Port) PCMCIA (Personal Computer Memory Card International Association) SCSI (Small Computer System Interface) Bus serie USB: Universal Serial Bus Bus serie FIREWIRE (IEEE 1394)
54

1. Bus XT: Presentaba el mismo ancho de bus (8 bits) y operaba a la misma velocidad de reloj (4.77 MHz) que el propio procesador i8088. Hoy en da est obsoleto.
55

2. Bus ISA: En 1984 IBM presenta el PC AT (con el procesador Intel 80286) Rompa la aparentemente inquebrantable relacin entre bus y microprocesador. Haca funcionar el reloj de la CPU ms rpido que el reloj del bus. El bus que incorpor el AT tiene 16 bits y funciona a 8.33 Mhz. En 1988, este diseo se denomin oficialmente ISA (Industry Standard Arquitecture). El bus ISA ofrece un mximo de 16 MB/s, suficiente para conectar un mdem o una tarjeta de sonido, pero muy poco para una tarjeta de vdeo. Las ranuras ISA miden unos 14 cm y su color suele ser negro. 3. Bus EISA: Dado que el mercado necesitaba un bus compatible ISA ms rpido, la mayora de fabricantes establecieron las especificaciones del bus EISA (Extended ISA) que ensanchaba la ruta de datos hasta 32 bits. Por compatibilidad con ISA este bus funciona a 8.33MHz, ofreciendo un mximo de 32 MB/s.
56
Tanto ISA como EISA son estndares obsoletos en la actualidad.

57

4. Bus VLB: un modelo de efmera vida; se empez a usar en los i486 y se dej de usar en los primeros tiempos del Pentium. Por un lado los procesadores Intel 80486 y por otro la invasin en el mercado de los sistemas grficos como Windows hicieron necesario la aparicin de un nuevo tipo de bus. Al manejarse grficos en color se producan grandes cuellos de botella al pasar del procesador al bus ISA (el 80486 funcionaba a 33 Mhz y el bus ISA a 8.33 Mhz). La solucin era enlazar el adaptador grfico y otros perifricos seleccionados directamente al microprocesador. Aparecen los buses locales. El Vesa Local Bus (VLB) usa 32 bits y permite una velocidad de 33 Mhz (mximo 50Mhz) con 160 MB/s. Las ranuras VLB son largusimas, unos 22 cm, y su color suele ser negro, a veces con el final del conector en marrn u otro color.
58

5. Bus PCI: En 1992 Intel present un nuevo bus local llamado PCI, que aunque en principio no mejor el rendimiento del VLB, super las carencias que presentaba este bus que estaba orientado al diseo de los procesadores 80486. La velocidad del bus PCI era inicialmente de 33 Mhz y funcionaba a 32 bits, consiguiendo hasta 133 MB/s. En la revisin PCI 2.0 su velocidad de transferencia alcanzaba los 66 MHz, empleando 64 bits y consiguiendo hasta 512 MB/s. Otra caracterstica de este tipo de bus es la posibilidad de que se le conecten tarjetas que funcionen a distintos voltajes. Las ranuras PCI miden unos 8,5 cm y generalmente son blancas.
59

5. Bus PCI:
La versin actual y ltima del bus PCI es el PCI-X

Desarrollado inicialmente por Compaq, HP e IBM. Multiplica por 4 la velocidad de la tecnologa actual de bus PCI. PCI-X es totalmente compatible con los equipos que funcionan con el estndar PCI tanto a 33 MHz como a 66 MHz. Arquitectura de 64 bits. Reloj a 133 Mhz. Velocidades de transferencia superiores al Gbyte/seg.
60
El bus PCI es un bus muy utilizado en la actualidad, pero con poco futuro a medio plazo.
61

6. Bus AGP: Se dedica exclusivamente a conectar tarjetas grficas, por lo que slo suele haber una ranura AGP. Es una extensin del bus PCI y en trminos muy simples, una conexin directa entre el subsistema grfico y el sistema de memoria. Ha sufrido varias revisiones que han ido aumentando la tasa de transferencia desde los 264 MB/s originales hasta los 533 MB/s (AGP 2X) o incluso algo ms de 1 GB/s en AGP 4X. La ranura AGP mide unos 8 cm. Las placas base actuales tienden a tener el mayor nmero de conectores PCI posible, manteniendo uno o dos conectores ISA por motivos de compatibilidad con tarjetas antiguas (esto cada vez ms inusual) y usando AGP slo para el vdeo.
62

7. Interfaz SCSI:
(Small Computer System Inteface) No se conecta directamente al microprocesador sino a otro bus (Ejemplo: al PCI).
SCSI 1: utilizado durante los aos 80
8 lneas de datos a 5 Mhz, 5 MB/s. Hasta 7 dispositivos conectados en cadena.
SCSI 2: mejora realizada a principios de los 90

16 32 lneas de datos a 10 Mhz. 20 MB/s o 40 MB/s. Hasta 7 dispositivos conectados en cadena. Permite mayores velocidades:
Ultra3 SCS: 80 MB/s. Wide Ultra3 SCSI: 160 MB/s.
Bus (ISA, EISA, MCA, PCI, VLB) SCSI SCSI Host Adapter Host Adapter Unidad SCSI Unidad SCSI
Conectores: 50 pines (primitivos) y 68 pines (modernos).
Bus SCSI
SCSI 3: el utilizado en la actualidad.
Unidad SCSI Unidad SCSI
Unidad SCSI Unidad SCSI
63

Los sistema SCSI emplean una estructura de bus separado del bus del sistema, evitando las limitaciones propias del bus del PC. SCSI host adapter: establece la conexin con el bus del sistema (AT, EISA o Mac). Permite conectar hasta 7 dispositivos SCSI, en una distancia mxima de 6 metros, y cada uno de ellos identificado por un nmero (SCSI-ID, entre 0 y 7). Todos los dispositivos son inteligentes (ROM para parmetros de funcionamiento). El host adapter es el dispositivo ms importante de la cadena SCSI; posee su propia BIOS, pudiendo sobrepasar las limitaciones de la ROM BIOS del sistema. El intercambio de datos puede llevarse a cabo: entre el host adapter y una unidad SCSI, o entre dos dispositivos SCSI sin intervencin de la CPU (ej. unidad de cinta y HD).
64

8. Bus USB (1995): se trata de un bus serie de alta velocidad, permitiendo la conexin en caliente de hasta 127 dispositivos. La versin inicial trabajaba con velocidades de hasta 1,5 MB/s, mientras que la revisin USB 2.0 multiplica por 40 dicha cantidad llegando hasta los 60 MB/s.
9. Bus IEEE 1394 (FireWire o i-Link): se trata de un bus serie de alta velocidad, bajo coste y fcil de implementar. Permite conexin en caliente y est enfocado a perifricos de vdeo y audio. Pueden conectarse hasta 63 dispositivos en un mismo puerto usando conexin en cadena (Daisy Chain). Consigue velocidades de hasta 50 MB/s, esperando llegar en un futuro prximo hasta los 125 GB/s.
65

Estndar de Conexin Puerto serie Puerto paralelo estndar USB 1.1 P. Paralelo ECP/EPP IDE SCSI-1 SCSI-2(Fast SCSI) SCSI-3 (Ultra SCSI) Ultra IDE Wide Ultra SCSI Ultra 2 SCSI Velocidad MBytes/seg 0,014 0,115 1,5 3 3,3 16,7 5 10 20 33 40 40 IEEE 1394 (FireWire, i-Link) USB 2.0 Wide Ultra 2 SCSI Ultra 3 SCSI IEEE 1394b (en desarrollo) Wide Ultra 3 SCSI Canal de fibra ptica 12,5 50 60 80 80 100-150 160 100-400
Fast Wide SCSI (Wide SCSI) 20
Fuente: PC actual mayo 2002

66

En concreto el sistema de buses para un Pentium III es:
67
68
3.2.- Sistema de memoria de un PC

En un PC coexisten los siguientes tipos de memoria semiconductora:
ROM de tipo PROM, EPROM Flash EPROM que BIOS tipo constituye el denominado BIOS. Flash EPROM RAM esttica formando parte de las memorias cache. Se emplean para acelerar los accesos al resto de memoria. Puede estar Pentium II Memoria integrada en el propio cach de procesador. tecnologa SRAM RAM dinmica donde se almacenan los programas y los datos tratados por la CPU. Constituye la mayor parte de la memoria principal del PC.
69

Los mdulos de memoria RAM pueden aparecer en 2 formatos (SIMM y DIMM), segn el n de conectores que tenga el mdulo para conectarse a la placa base del ordenador. El nmero de conectores depende del bus de datos del microprocesador.
SIMM: (Single In-line Memory Module):
Pueden ser de 30 72 contactos. Los de 30 contactos pueden manejar 8 bits cada vez, por lo que en un 386 486, que tiene un bus de datos de 32 bits, necesitamos usarlos de 4 en 4 mdulos iguales. Miden unos 8,5 cm (30 c.) 10,5 cm (72 c.) y sus zcalos suelen ser de color blanco. Los SIMMs de 72 contactos, ms modernos, manejan 32 bits, por lo que se usan de 1 en 1 en los 486; en los Pentium se hara de 2 en 2 mdulos (iguales), porque el bus de datos de los Pentium es el doble de grande (64 bits).
70

DIMM: (Dual In-line Memory Module):
Ms alargados (unos 13 cm), con 168 contactos y en zcalos generalmente negros. Llevan dos muescas para facilitar su correcta colocacin. Pueden manejar 64 bits de una vez, por lo que pueden usarse de 1 en 1 en los Pentium, AMD K6 y superiores. Existen para voltaje estndar (5 voltios) o reducido (3.3 V).
71

La memoria DRAM suele tener una velocidad tpica de 70 80 nanosegundos, tiempo ste que tarda en vaciarse para poder dar entrada a la siguiente serie de datos. En cuanto a los tipos de memoria DRAM, hay muchsimos. Algunos de los ms comunes son: FPM: (Fast Page): evoluciona directamente de la DRAM, aunque algo ms rpida (60 70 ns.). Usada hasta con los primeros Pentium. Fsicamente aparece como SIMMs de 30 72 contactos.
EDO o EDO-RAM: (Extended Data Output-RAM):

Es una evolucin de la FPM. Permite mover un bloque completo de memoria a la cach del procesador. Permite empezar a introducir nuevos datos mientras los anteriores estn saliendo, lo que tambin la hace algo ms rpida. Fue muy comn en los primeros Pentium y AMD K6. Su velocidad estaba entre 40 y 60 ns. Se instalaba sobre todo en SIMMs de 72 contactos, aunque existe en forma de DIMMs de 168.
72

SDRAM (Synchronous-RAM):
Funciona de manera sincronizada con la velocidad de la placa (de 50 a 66 MHz), por lo que debe ser rapidsima, de unos 10 a 25 ns. Slo se presenta en forma de DIMMs de 168 contactos.
PC100: memoria SDRAM capaz de funcionar a 100 MHz. PC133: o SDRAM de 133 MHz. SGRAM: Es un tipo de SDRAM adaptada para su utilizacin en tarjetas grficas. DDR-SDRAM Double Data Rate SDRAM. RIMM Rambus Inline Memory Module.
73

DDR-SDRAM: (Double Data Rate):
184 contactos (necesitan placas base y chipset especiales). Ms rpida que la SDRAM convencional. Apropiada hasta frecuencias de 133 Mhz. DDR transfiere datos en ambos flancos de reloj, no slo en el primero como los modelos anteriores. Con 133 Mhz fsicos consigue 266 Mhz efectivos y a menor coste. Propuesta DDR-II (2003) llegar hasta 400 Mhz (2x200).
74

RAMBUS (RDRAM):
Memoria desarrollada por Intel, con lo que los fabricantes deben pagarle derechos. Es un tipo de memoria de 64 bits que puede producir rfagas de 2ns y puede alcanzar tasas de transferencia en torno a los 800 MHz. 184 contactos (necesitan placas base y chipset especiales). Cambio en el modo de funcionamiento. Funciona a mayor frecuencia que las DDR. Los mdulos de memoria se llaman RIMM (Rambus DRAM inline memory modules). Inicialmente eran muy caras, por lo que tenan poca cota de mercado, y aunque ha bajado el precio pero sigue siendo ms cara que la DDR. Este tipo de memoria la incorporan las consolas Nintendo 64.
75

La tendencia actual en los ordenadores personales es utilizar memoria DDR, quedando la memoria RAMBUS para diseos ms especficos que necesitan alcanzar mejores prestaciones.
76
1.- Objetivos
2.- Unidades funcionales del sistema basado en microprocesador 2.1.- La unidad de memoria principal 2.2.- La unidad central de proceso 2.3.- La unidad de Entrada/Salida 2.3.1.- Tcnicas de sincronizacin de la E/S 2.3.2.- Tcnicas de transferencia de datos 3.- Ejemplo de sistema basado en microprocesador: Personal Computer 3.1.- Sistema de buses de un PC 3.2.- Sistema de memoria de un PC 3.3.- E/S en un PC 4.- Bibliografa
77
3.3.- E/S de un PC
En un PC los dispositivos de E/S estn en direcciones diferentes a las de la memoria principal. Hay por tanto dos espacios de direccionamiento:
El espacio de direcciones de la memoria. El espacio de direcciones de los puertos de E/S.
Cada controlador de dispositivo mostrar sus registros en unas determinadas direcciones de E/S.
78
3.3.- E/S de un PC
Mapa de E/S con las direcciones habituales de algunos controladores
Elemento Controlador DMA (8237A-5) Controlador de interrupciones (8259A) Temporizador Teclado (8042) Reloj de tiempo real (MC146818) Controlador de interrupciones 2 (8237A-5) Controlador DMA 2 (8237A-5) Controlador disco fijo Adaptador juegos (Joystick) Conexin impresora paralelo 2 Segunda conexin serie Tarjeta red Conexin impresora paralelo 1 Pantalla grfica/color Controlador disquetes Primera conexin en serie Rango direcciones (hexadecimal) 000-01F 020-03F 040-05F 060-06F 070-07F 0A0-0BF 0C0-0DF 1F0-1F8 200-207 278-27F 2F8-2FF 360-36F 378-37F 3D0-3DF 3F0-3F7 3F8-3FF
79
3.3.- E/S de un PC
Mapa de direcciones de E/S mostrado por Windows.
80
3.3.- E/S de un PC
Para aadir nuevos perifricos necesitaremos un controlador. Se puede recurrir a las tarjetas de expansin. Ser necesario reservar una zona de E/S o confiar en los mecanismos Plug-and-Play para una configuracin automtica.
Conector bus ISA-16 Conectores bus PCI
Tarjeta grfica en formato ISA-16
81
3.3.- E/S de un PC
La familia Intel 80x86, y por tanto el PC, puede gestionar 256 interrupciones. Hay cuatro grupos:
Las de la CPU a travs de sus patillas (hardware). Las del controlador de interrupciones 8259. Las internas de la CPU por fallos aritmticos o depuracin. Las interrupciones software de la CPU (instrucciones mquina).
FUNCIN Hardware Internas Hardware Externas BIOS (Basic Input/Output System) MS-DOS Programas y aplicaciones usuario NUM. INTERRUPCIN 00h - 07h 08h - 0Fh 70h - 77h 10h - 1Fh 40h - 4Fh 20h - 3Fh 50h 6Fh 78h - FFh
82
3.3.- E/S de un PC
Esquema fsico del sistema de interrupciones hardware CPU Intel 80x86
RESET NMI INTR IRQ0 IRQ1 IRQ2 IRQ3 IRQ4 IRQ5 IRQ6 IRQ7
RESET: inicializacin de la CPU NMI: Interrupcin no enmascarable INTR: Interrupcin enmascarable

Lnea interrupcin IRQ0 IRQ1 IRQ2 IRQ8* IRQ9* IRQ10* IRQ11* IRQ12* IRQ13* IRQ14* IRQ15* IRQ3 IRQ4 IRQ5 IRQ6 IRQ7 Vector INT 8h INT 9h INT 70h INT 71h INT 72h INT 73h INT 74h INT 75h INT 76h INT 77h INT 0Bh INT 0Ch INT 0Dh INT 0Eh INT 0Fh Descripcin temporizador teclado conexin en cascada 2 8259 reloj de tiempo real
INT
BUS DE DATOS
Intel PIC 8259A
coprocesador matemtico disco duro puerto serie COM2 puerto serie COM1 puerto paralelo disquete puerto paralelo
83
(*) 2 8259 en cascada
84
4.- Bibliografa
Fundamentos de los Computadores Pedro de Miguel Anasagasti. Ed. Thomson, 2004.
Explica con claridad los conceptos bsicos sobre computadores. Adecuado para comprender la estructura del computador y fcil de entender.
PC Interno 5. Michael Tisher, Bruno Jennrich. Ed. Marcombo, 1.996.

Amplia gua sobre el PC y la programacin a bajo nivel. Indicada para empezar a conocer la programacin directa de los dispositivos del PC, el uso directo de servicios del sistema operativo y el aprovechamiento de algunos drivers. Nivel alto.
85
Actividad en grupo: Solucin

Sea un computador con una CPU tipo Pentium. A partir de los datos mostrados en la tabla anterior, se pide: 1.- Indicar el valor hexadecimal de la primera y la ltima direccin de memoria que puede direccionar la CPU.
0000 0000h y FFFF FFFFh
2.- Cuntos bytes es capaz de direccionar en memoria principal fsica? Bus Direcciones de 32 bits, 232 = 4 Gbytes 3.- Para cada acceso a memoria principal, cuantos bytes puede acceder de forma simultnea?.
Bus Datos 64 bits, 8 posiciones
86

Tema2 Estructura Sistemas Basados en Microprocesador

Enviado por

Dados do documento

Descrição original:

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Tema2 Estructura Sistemas Basados en Microprocesador

Enviado por

Direitos autorais:

Formatos disponíveis

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

Tema 2 La Estructura de los Sistemas Basados en Microprocesador

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.- Unidades funcionales del sistema basado en microprocesador

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.- Unidades funcionales del sistema basado en microprocesador

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.1 La unidad de memoria principal

Memorias cache (RAM esttica) Memoria principal (RAM dinmica)

Memoria secundaria (discos duros, cintas, ...)

Coste por bit

Registros (RAM esttica) Velocidad

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.1 La unidad de memoria principal

Aumenta el tiempo de acceso

memoria principal disco duro unidad de CD-ROM

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.2 La unidad de memoria principal

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.1 La unidad de memoria principal

Cada palabra de la memoria se distingue por su direccin o posicin en la memoria:

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.1 La unidad de memoria principal

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.1 La unidad de memoria principal

11000011 01000000 00001111 10101010

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.1 La unidad de memoria principal

11000011 01000000 00001111 11001100 10101010

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.1 La unidad de memoria principal

Mltiplos habituales de la cantidad de memoria

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.1 La unidad de memoria principal

Memorias de slo lectura

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.1 La unidad de memoria principal

Pentium II Memoria cach de tecnologa SRAM

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Escuela de Ingenieros Industriales de Albacete - Informtica Industrial 2008-2009

2.1 La unidad de memoria principal

Departamento de Sistemas Informticos Universidad de Castilla La Mancha

Cada palabra de la memoria se distingue por su direccin o posicin en la memoria:

Asociativa: cuando un bloque de memoria puede estar en cualquier posicin de la cach:

Mejorando cualquiera de estos factores conseguiremos mejorar el tiempo acceso a memoria.

Usar un espacio de direcciones separado. Habr un mapa de memoria y otro de E/S.

En cuanto a las tcnicas de sincronizacin podemos distinguir:

En cuanto a la transferencia de datos, podemos hacerla: